文档库 最新最全的文档下载
当前位置:文档库 › 微电子器件复习提纲

微电子器件复习提纲

微电子器件复习提纲
微电子器件复习提纲

微电子器件期末复习提纲

(I)考试题型:填空题(20分),PN结大题(20分),双极晶体管大题(36分),MOSFET 大题(24分)。

2、3、4各章分数比例为26:44:30。

(II)第2章PN结部分复习重点

1.利用泊松方程推导电场分布函数以及分布图,耗尽区宽度;

2.推导自PN结空间电荷区以及自建电场的形成原因;

3.建电势的表达式(不止一种方法,自己总结);

4.平衡、正偏和反偏状态下PN结的能带图,准费米能级变化趋势;

5.正向电压下PN结的电流成分,电子和空穴扩散电流的表达式;

6.反向饱和电流(公式,物理意义,影响因素);

7.正偏和反偏状态下PN结中性区少子分布曲线以及边界条件;

8.薄基区二极管的定义,各区少子分布函数以及分布曲线;

9.大注入和小注入的含义,大注入自建电场产生的原因;

10.PN结的几种击穿方式(击穿条件,物理过程,温度系数),提高击穿电压的方式;

11.势垒电容和扩散电容产生的过程以及区别,降低势垒电容方法。

(III)第3章双极晶体管部分复习重点

1.双极晶体管的四种工作状态,每一种工作状态的少子分布图以及能带图(均匀基

区和缓变基区);

2.晶体管内部各种电流成分及其传输过程;

3.晶体管端口电流的组成成分,端口电流的数学关系;

4.共基极和共发射极放大系数的定义以及二者的关系;

5.发射极注入效率γ、基区输运系数β*以及电流放大系数α的定义,哪些措施可以

提高γ、β*和α?

6.用电荷控制法推导基区输运系数和基区渡越时间;

7.基区输运系数的物理意义;

8.缓变基区自建电场的形成过程,自建电场表达式的数学推导;

9.小电流时放大系数下降的原因;

10.发射区重掺杂效应及其物理原因;

11.共基极和共射极的输出特性曲线,利用曲线如何测量放大系数;

12.基区宽度调变效应(Early效应)的物理原因,此时的输出特性曲线的几何意义,

如何利用输出曲线测量Early电压以及提高Early电压的方法;

13.I EBO、I CBO、I CEO、I ES、I CS以及BV CBO、BV CEO的含义;

14.负阻特性曲线以及物理解释;

15.基区穿通效应的含义,如何提高穿通电压,穿通电压的提高与其他电学参数的

矛盾,基区穿通对I CEO-V CE特性的影响;

16.基极电阻的组成部分,计算缓变基区的方块电阻;

17.倒向晶体管放大系数小于正向晶体管放大系数的原因。

(IV)第4章MOSFET部分复习重点

1.N/P MOSFET的剖面图与工作原理;

2.什么是增强型和耗尽型;各自的转移特性曲线;

3.MOSFET输出特性曲线每段的特点;

4.V G=V T时能带图,强反型的定义,推导强反型表面势的表达式;

5.MOS结构的阈值电压详细推导,改变阈值电压的方式;

6.衬底偏置效应及其物理解释;

7.亚阈摆幅的定义和意义,减小压阈摆幅的方法;

8.阈值电压与温度的关系(温度系数的意义);

9.MOSFET的源漏击穿的2种机理;

10.跨导和漏导的定义以及几何意义(斜率)。

【注】

1.可以参考08-14年电子科技大学微电子器件的考研填空题来巩固复习各章的零散

知识点;

2.以下课后习题需要思考和练习:

第2章:2-3,2-7,2-18

第3章:3-1,3-2,3-6

第4章:4-1,4-4,4-6

集成电路课程设计(CMOS二输入及门)

) 课程设计任务书 学生姓名:王伟专业班级:电子1001班 指导教师:刘金根工作单位:信息工程学院题目: 基于CMOS的二输入与门电路 初始条件: 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) & 1、课程设计工作量:2周 2、技术要求: (1)学习Cadence IC软件和L-Edit软件。 (2)设计一个基于CMOS的二输入的与门电路。 (3)利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 布置课程设计任务、选题;讲解课程设计具体实施计划与课程设计报告格式的要求;课程设计答疑事项。 | 学习Cadence IC和L-Edit软件,查阅相关资料,复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作,完成课设报告的撰写。 提交课程设计报告,进行答辩。 指导教师签名:年月日系主任(或责任教师)签名:年月日

目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)

微电子器件_刘刚前三章课后答案

课后习题答案 1.1 为什么经典物理无法准确描述电子的状态?在量子力学 中又是用什么方法来描述的? 解:在经典物理中,粒子和波是被区分的。然而,电子和光子是微观粒子,具有波粒二象性。因此,经典物理无法准确描述电子的状态。 在量子力学中,粒子具有波粒二象性,其能量和动量是通过这样一个常数来与物质波的频率ω和波矢建立联系的,即 c h p h E ====υω υ 上述等式的左边描述的是粒子的能量和动量,右边描述的则是粒子波动性的频率ω和波矢。 1.2 量子力学中用什么来描述波函数的时空变化规律? 解:波函数ψ是空间和时间的复函数。与经典物理不同的是,它描述的不是实在的物理量的波动,而是粒子在空间的概率分布,是一种几率波。如果用()t r ,ψ表示粒子的德布洛意波的振幅,以()()()t r t r t r ,,,2 ψψψ*=表示波的强度,那么,t 时刻在r 附近的小体积元z y x ???中检测到粒子的概率正比于()z y x t r ???2,ψ。

1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。 解:如图1.3所示,从能带的观点 来看,半导体和绝缘体都存在着禁 带,绝缘体因其禁带宽度较大 (6~7eV),室温下本征激发的载流子 近乎为零,所以绝缘体室温下不能 导电。半导体禁带宽度较小,只有1~2eV ,室温下已经有一定数量的电子从价带激发到导带。所以半导体在室温下就有一定的导电能力。而导体没有禁带,导带与价带重迭在一起,或者存在半满带,因此室温下导体就具有良好的导电能力。 1.4 为什么说本征载流子浓度与温度有关? 解:本征半导体中所有载流子都来源于价带电子的本征激发。由此产生的载流子称为本征载流子。本征激发过程中电子和空穴是同时出现的,数量相等,i n p n ==00。对于某一确定的半导体材料,其本征载流子浓度为kT E V C i g e N N p n n ==002 式中,N C ,N V 以及Eg 都是随着温度变化的,所以,本征载流子浓度也是随着温度变化的。 1.5 什么是施主杂质能级?什么是受主杂质能级?它们有何异同?

微电子工艺复习重点

20XX级《微电子工艺》复习提纲 一、衬底制备 1.硅单晶的制备方法。 直拉法悬浮区熔法 1.硅外延多晶与单晶生长条件。 任意特定淀积温度下,存在最大淀积率,超过最大淀积率生成多晶薄膜,低于最大淀积率,生成单晶外延层。 三、薄膜制备1-氧化 1.干法氧化,湿法氧化和水汽氧化三种方式的优缺点。 干法氧化:干燥纯净氧气 湿法氧化:既有纯净水蒸汽有又纯净氧气 水汽氧化:纯净水蒸汽 速度均匀重复性结构掩蔽性 干氧慢好致密好 湿氧快较好中基本满足 水汽最快差疏松差 2.理解氧化厚度的表达式和曲线图。 二氧化硅生长的快慢由氧化剂在二氧化硅中的扩散速度以及与硅反应速度中较慢的一个因素决定;当氧化时间很长时,抛物线规律,当氧化时间很短时,线性规律。 3.温度、气体分压、晶向、掺杂情况对氧化速率的影响。 温度:指数关系,温度越高,氧化速率越快。 气体分压:线性关系,氧化剂分压升高,氧化速率加快 晶向:(111)面键密度大于(100)面,氧化速率高;高温忽略。 掺杂:掺杂浓度高的氧化速率快; 4.理解采用干法热氧化和掺氯措施提高栅氧层质量这个工艺。 掺氯改善二氧化硅特性,提高氧化质量。干法氧化中掺氯使氧化速率可提高1%-5%。 四、薄膜制备2-化学气相淀积CVD 1.三种常用的化学气相淀积方式,在台阶覆盖能力,呈膜质量等各方面的优缺点。 常压化学气相淀积APCVD:操作简单淀积速率快,台阶覆盖性和均匀性差 低压化学气相淀积LPCVD:台阶覆盖性和均匀性好,对反应式结构要求不高,速率相对 低,工作温度相对高,有气缺现象 PECVD:温度低,速率高,覆盖性和均匀性好,主要方式。 2.本征SiO2,磷硅玻璃PSG,硼磷硅玻璃BPSG的特性和在集成电路中的应用。 USG:台阶覆盖好,黏附性好,击穿电压高,均匀致密;介质层,掩模(扩散和注入),钝化层,绝缘层。 PSG:台阶覆盖更好,吸湿性强,吸收碱性离子 BPSG:吸湿性强,吸收碱性离子,金属互联层还有用(具体再查书)。 3.热生长SiO2和CVD淀积SiO2膜的区别。 热生长:氧来自气态,硅来自衬底,质量好

832微电子器件-电子科技大学2015硕士入学考试真题

电子科技大学 2015年攻读硕士学位研究生入学考试试题电子科技大学2016年硕士研究生入学考试初试自命题科目及代码汇总 ?111单独考试政治理论 ?241法语(二外) ?242德语(二外) ?243日语(二外) ?244英语(二外仅日语方向) ?288单独考试英语 ?601数学分析 ?602高等数学 ?613分子生物学 ?615日语水平测试 ?616公共管理综合 ?621英语水平测试 ?622心理学综合 ?623新闻传播理论 ?625宪法学 ?688单独考试高等数学 ?689西方行政史 ?690中国近现代史 ?691政治学原理 ?692数学物理基础?694生物学综合 ?694生物学综合 ?695口腔综合 ?804行政法与行政诉讼法学 ?805新闻传播实务 ?806行政管理综合 ?808金融学基础 ?809管理学原理 ?811大学物理 ?812地理信息系统基础 ?813电磁场与电磁波 ?814电力电子技术 ?815电路分析基础 ?818固体物理 ?820计算机专业基础 ?821经济学基础 ?824理论力学 ?825密码学基础与网络安全 ?830数字图像处理 ?831通信与信号系统 ?832微电子器件 ?834物理化学 ?835线性代数 ?836信号与系统和数字电路 ?839自动控制原理 ?840物理光学 ?845英美文学基础知识及运用 ?846英语语言学基础知识及运用 ?847日语专业基础知识及应用 ?852近代物理基础 ?853细胞生物学 ?854国际政治学 ?855辩证唯物主义和历史唯物主 义 ?856测控通信原理 ?857概率论与数理统计 ?858信号与系统 ?859测控通信基础 ?860软件工程学科基础综合

CMOS模拟集成电路课程设计

电子科学与技术系 课程设计 中文题目:CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名:张德龙 学号: 1207010128 专业名称:电子科学与技术 指导教师:宋明歆 2015年7月4日

CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展,人们生活水平不断提高,使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲,集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来,集成电路产业的地位越来越重要,它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真

目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)

1.概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图,并用T-spice生成电路文件,然后经过一系列添加操作进行仿真模拟,计算相关参数、分析电路性质,在W-edit中使电路仿真图像,最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1

微电子技术前沿复习(带答案的哦)

微电子前沿复习提纲 看一些微电子技术发展的知识 1.请给出下列英文缩写的英文全文,并译出中文: CPLD: Complex Programmable Logic Device复杂可编程逻辑器件 FPGA: Field-Programmable Gate Array 现场可编程门阵列 GAL:generic array logic 通用阵列逻辑 LUT: Look-Up-Table 显示查找表 IP: Intellectual Property 知识产权 SoC: System on Chip 片上系统 2.试述AGC BJT器件实现AGC特性的工作原理; 试说明为什么 AGC BJT的工作频率范围受限? AGC 即自动增益控制(Automatic Gain Control) ? AGC BJT器件实现AGC特性的工作原理:当输入增加时,输出会同时增加,我们 可利用双极型晶体管的大注入效应和大电流下的基区扩展--kirk效应,衰减增益, 使放大系数降低,则达到了稳定输出的目的。 ?工作频率范围受限原因: 1) 、自动增益控制特性与频率特性是相矛盾,实现AGC需要基区展宽,而器件 的工作频率与基区宽度的平方成反比,要实现大范围的自动增益控制,要求 宽基区,使得工作频率范围受限。 2) 、实现AGC要求基区大注入,基区掺杂浓度低时,易于发生大注入效应,而基 区掺杂浓度动愈低,器件高频噪声愈差,使得工作频率范围受限。 3.为什么双栅MOSFET具有良好的超高频(UHF)特性? 双栅MOSFET结构如图: 1) 、双栅MOS的端口 Gl靠近源极,对应的基区宽度短,加高频信号,称信号栅,可以实现超高频。 G2靠近漏极,对应的基区宽度较宽,有良好的AGC性能,加固定偏置或AGC电压,作增益控制栅。 2) 、它通过第二个栅极G2交流接地, 可在第一个栅极G1和漏极D之间起到有效的 静电屏蔽作用, 从而使得栅极与漏极之间的反馈电容(是Miller电容)大大减小,则 提高了频率。 4.为什么硅栅、耐熔金属栅能实现源漏自对准,而铝栅不行?实现

微电子电路课程设计

课程设计报告 微电子电路 带有源负载的共源极放大器与带有源负载的cascode 放大器 集成电路设计 目录 1.课程设计目的···································页码3 2.课程设计题目描述和要求·························页码3 3.设计思路·······································页码4 4.带有源负载的共源极放大器设计过程及结果·········页码5 5.带有源负载的cascode放大器设计过程及结果·······页码7 6.心得体会·······································页码9 7.参考书目·······································页码9

2 1.课程设计目的 深刻理解课本上学到的知识,建立各个章节的知识体系之间的联系。 加强动手能力和运用课本知识理论解决问题的能力。 对于放大器的性能和参数有更深刻的理解和掌握。 2.课程设计题目描述和要求 分析如图这样的带有源负载的共源极放大器与带有源负载的cascode 放大器的开环增益,3dB 频宽,单位增益频率。其中负载电容为3PF ,电源电压为5V ,要求CS 放大器的开环增益大于30dB ,cascode 放大器的开环增益大于60 dB 。对仿真结果进行分析,功耗小于2mW 。 Vdd C

3 Vdd C 3.设计思路:根据题目要求来计算以cs 放大器为例 ⑴功率不超过2mW ,电源为 5v ,得到总电流不能超过400uA 。 ⑵开始分配给ID 的电流为50u 运用了镜像电流源,电流大小之比为2,在长度一定时候的宽度之比也是2,故在右边电路的id 为100u ⑶根据公式 对于n 管来说,预估一个过驱动电压0.4v (大约0.2-0.5v )均可。计算出来n 管宽长比为11.26,取11。因为实验中给定了n 管的阈值电压为0.723v ,所以,可以确定栅源电压为1.1v 左右。 对于p 管来说,预估一个过驱动电压为0.5v (大约0.2-0.5v )均可。经过计算,p 管的宽长比为11.59,取12 。

微电子工艺习题总结(DOC)

1. What is a wafer? What is a substrate? What is a die? 什么是硅片,什么是衬底,什么是芯片 答:硅片是指由单晶硅切成的薄片;芯片也称为管芯(单数和复数芯片或集成电路);硅圆片通常称为衬底。 2. List the three major trends associated with improvement in microchip fabrication technology, and give a short description of each trend. 列出提高微芯片制造技术相关的三个重要趋势,简要描述每个趋势 答:提高芯片性能:器件做得越小,在芯片上放置得越紧密,芯片的速度就会提高。 提高芯片可靠性:芯片可靠性致力于趋于芯片寿命的功能的能力。为提高器件的可靠性,不间断地分析制造工艺。 降低芯片成本:半导体微芯片的价格一直持续下降。 3. What is the chip critical dimension (CD)? Why is this dimension important? 什么是芯片的关键尺寸,这种尺寸为何重要 答:芯片的关键尺寸(CD)是指硅片上的最小特征尺寸; 因为我们将CD作为定义制造复杂性水平的标准,也就是如果你拥有在硅片某种CD的能力,那你就能加工其他所有特征尺寸,由于这些尺寸更大,因此更容易产生。 4. Describe scaling and its importance in chip design. 描述按比例缩小以及在芯片设计中的重要性 答:按比例缩小:芯片上的器件尺寸相应缩小是按比例进行的 重要性:为了优电学性能,多有尺寸必须同时减小或按比例缩小。 5. What is Moore's law and what does it predict? 什么是摩尔定律,它预测了什么 答:摩尔定律:当价格不变时,集成电路上可容纳的晶体管数,月每隔18个月便会增加1倍,性能也将提升1倍。 预言在一块芯片上的晶体管数大约每隔一年翻一番。 第二章 6. What is the advantage of gallium arsenide over silicon? 砷化镓相对于硅的优点是什么 答:优点:具有比硅更高的电子迁移率;减小寄生电容和信号损耗的特性;集成电路的速度比硅电路更快;材料的电阻率更大。 7. What is the primary disadvantage of gallium arsenide over silicon? 砷化镓相对于硅的主要缺点是什么 答:主要缺点:缺乏天然氧化物;材料的脆性;成本比硅高10倍;有剧毒性在设备,工艺和废物清除设施中特别控制。

微电子工艺技术 复习要点4-6

第四章晶圆制造 1. CZ法提单晶的工艺流程。说明CZ法和FZ法。比较单晶硅锭CZ、MCZ和FZ三种生长方法的优缺点。 1、溶硅 2、引晶 3、收颈 4、放肩 5、等径生长 6、收晶。 CZ法:使用射频或电阻加热线圈,置于慢速转动的石英坩埚内的高纯度电子级硅在1415度融化。将一个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中,籽晶表面得就浸在熔融的硅中并开始融化,籽晶的温度略低于硅的熔点。当系统稳定后,将籽晶缓慢拉出,同时熔融的硅也被拉出。使其沿着籽晶晶体的方向凝固。 FZ法:即悬浮区融法。将一条长度50-100cm 的多晶硅棒垂直放在高温炉反应室,加热将多晶硅棒的低端熔化,然后把籽晶溶入已经熔化的区域。熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间,然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。此时靠近籽晶晶体一端的熔融的硅开始凝固,形成与籽晶相同的晶体结构。当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒CZ法优点:单晶直径大,成本低,可以较好控制电阻率径向均匀性。缺点:石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响,易引入氧、碳杂质,不易生长高电阻率单晶 FZ法优点:1、可重复生长,单晶纯度比CZ法高。2、无需坩埚石墨托,污染少。3、高纯度,高电阻率,低碳,低氧。缺点:直径不如CZ法,熔体与晶体界面复杂,很难得到无位错晶体,需要高纯度多晶硅棒作为原料,成本高。 MCZ:改进直拉法优点:较少温度波动,减轻溶硅与坩埚作用,降低了缺陷密度,氧含量,提高了电阻分布的均匀性 2.晶圆的制造步骤【填空】 1、整形处理:去掉两端,检查电阻确定单晶硅达到合适的掺杂均匀度。 2、切片 3、磨片和倒角 4、刻蚀 5、化学机械抛光 3. 列出单晶硅最常使用的两种晶向。【填空】 111.100. 4. 说明外延工艺的目的。说明外延硅淀积的工艺流程。 在单晶硅的衬底上生长一层薄的单晶层。 5. 氢离子注入键合SOI晶圆的方法 1、对晶圆A清洗并生成一定厚度的SO2层。 2、注入一定的H形成富含H的薄膜。 3、晶圆A翻转并和晶圆B键合,在热反应中晶圆A的H 脱离A和B键合 4、经过CMP和晶圆清洗就形成键合SOI晶圆 6. 列出三种外延硅的原材料,三种外延硅掺杂物【填空】 6名词解释:CZ法提拉工艺、FZ法工艺、SOI、HOT(混合晶向)、应变硅 CZ法:直拉单晶制造法。FZ法:悬浮区融法。SOI:在绝缘层衬底上异质外延硅获得的外延材料。HOT:使用选择性外延技术,可以在晶圆上实现110和100混合晶向材料。应变硅:通过向单晶硅施加应力,硅的晶格原子将会被拉长或者压缩不同与其通常原子的距离。 第五章热处理工艺

半导体器件与工艺课程设计

课程设计 课程名称微电子器件工艺课程设计 题目名称 PNP双极型晶体管的设计 学生学院___ 材料与能源学院___ _ 专业班级 08微电子学1班 学号 3108008033 学生姓名____ 张又文 __ _ 指导教师魏爱香、何玉定 ___ 2011 年 7 月 6 日

广东工业大学课程设计任务书 题目名称 pnp 双极型晶体管的设计 学生学院 材料与能源学院 专业班级 微电子学专业08级1班 姓 名 张又文 学 号 3108008033 一、课程设计的内容 设计一个均匀掺杂的pnp 型双极晶体管,使T=300K 时,β=120。V CEO =15V,V CBO =80V.晶体管工作于小注入条件下,最大集电极电流为I C =5mA 。设计时应尽量减小基区宽度调制效应的影响。 二、课程设计的要求与数据 1.了解晶体管设计的一般步骤和设计原则 2.根据设计指标设计材料参数,包括发射区、基区和集电区掺杂浓度N E , N B ,和N C , 根据各区的掺杂浓度确定少子的扩散系数,迁移率,扩散长度和寿命等。 3.根据主要参数的设计指标确定器件的纵向结构参数,包括集电区厚度W c ,基本宽度W b ,发射区宽度W e 和扩散结深X jc , 发射结结深X je 等。 4.根据扩散结深X jc , 发射结结深X je 等确定基区和发射区预扩散和再扩散的扩散温度和扩散时间;由扩散时间确定氧化层的氧化温度、氧化厚度和氧化时间。 5.根据设计指标确定器件的图形结构,设计器件的图形尺寸,绘制出基区、发射区和金属接触孔的光刻版图。 6. 根据现有工艺条件,制定详细的工艺实施方案。 7.撰写设计报告 三、课程设计应完成的工作 1. 材料参数设计

微电子器件刘刚前三章课后答案

课后习题答案 1.1 为什么经典物理无法准确描述电子的状态?在量子力学 中又是用什么方法来描述的? 解:在经典物理中,粒子和波是被区分的。然而,电子和光子是微观粒子,具有波粒二象性。因此,经典物理无法准确描述电子的状态。 在量子力学中,粒子具有波粒二象性,其能量和动量是通过这样一个常数来与物质波的频率ω和波矢建立联系的,即 c h p h E ηη====υ ω υ 上述等式的左边描述的是粒子的能量和动量,右边描述的则是粒子波动性的频率ω和波矢。 1.2 量子力学中用什么来描述波函数的时空变化规律? 解:波函数ψ是空间和时间的复函数。与经典物理不同的是,它描述的不是实在的物理量的波动,而是粒子在空间的概率分布,是一种几率波。如果用()t r ,ψ表示粒子的德布洛意波的振幅,以 ()()()t r t r t r ,,,2 ψψψ*=表示波的强度,那么,t 时刻在r 附近的小体 积元z y x ???中检测到粒子的概率正比于()z y x t r ???2,ψ。

1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。 解:如图1.3所示,从能带的观点来看,半导体和绝缘体都存在着禁带,绝缘体因其禁带宽度较大(6~7eV),室温下本征激发的载流子近乎为零,所以绝缘体室温下不能 导电。半导体禁带宽度较小,只有1~2eV ,室温下已经有一定数量的电子从价带激发到导带。所以半导体在室温下就有一定的导电能力。而导体没有禁带,导带与价带重迭在一起,或者存在半满带,因此室温下导体就具有良好的导电能力。 1.4 为什么说本征载流子浓度与温度有关? 解:本征半导体中所有载流子都来源于价带电子的本征激发。由此产生的载流子称为本征载流子。本征激发过程中电子和空穴是同时出现的,数量相等,i n p n ==00。对于某一确定的半导体材料,其本征载流子浓度为kT E V C i g e N N p n n ==002 式中,N C ,N V 以及Eg 都是随着温度变化的,所以,本征载流子浓度也是随着温度变化的。 1.5 什么是施主杂质能级?什么是受主杂质能级?它们有何异同?

半导体集成电路工艺复习

第一次作业: 1,集成时代以什么来划分?列出每个时代的时间段及大致的集成规模。答: 类别时间 数字集成电路 模拟集成电路MOS IC 双极IC SSI 1960s前期 MSI 1960s~1970s 100~500 30~100 LSI 1970s 500~2000 100~300 VLSI 1970s后期~1980s后期>2000 >300 ULSI 1980s后期~1990s后期 GSI 1990s后期~20世纪初 SoC 20世纪以后 2,什么是芯片的集成度?它最主要受什么因素的影响? 答:集成度:单个芯片上集成的元件(管子)数。受芯片的关键尺寸的影响。 3,说明硅片与芯片的主要区别。 答:硅片是指由单晶生长,滚圆,切片及抛光等工序制成的硅圆薄片,是制造芯片的原料,用来提供加工芯片的基础材料;芯片是指在衬底上经多个工艺步骤加工出来的,最终具有永久可是图形并具有一定功能的单个集成电路硅片。 4,列出集成电路制造的五个主要步骤,并简要描述每一个步骤的主要功能。 答:晶圆(硅片)制备(Wafer Preparation); 硅(芯)片制造(Wafer Fabrication):在硅片上生产出永久刻蚀在硅片上的一整套集成电路。硅片测试/拣选(Die T est/Sort):单个芯片的探测和电学测试,选择出可用的芯片。 装配与封装(Assembly and Packaging):提供信号及电源线进出硅芯片的界面;为芯片提供机械支持,并可散去由电路产生的热能;保护芯片免受如潮湿等外界环境条件的影响。 成品测试与分析(或终测)(Final T est):对封装后的芯片进行测试,以确定是否满足电学和特性参数要求。 5,说明封装的主要作用。对封装的主要要求是什么。 答:封装的作用:提供信号及电源线进出硅芯片的界面;为芯片提供机械支持,并可散去由电路产生的热能;保护芯片免受如潮湿等外界环境条件的影响。 主要要求:电气要求:引线应当具有低的电阻、电容和电感。机械特性和热特性:散热率应当越高越好;机械特性是指机械可靠性和长期可靠性。低成本:成本是必须要考虑的比较重要的因素之一。 6,什么是芯片的关键尺寸?这种尺寸为何重要?自半导体制造业开始以来,芯片的关键尺寸是如何变化的?他对芯片上其他特征尺寸的影响是什么? 答:芯片上器件的物理尺寸被称为特征尺寸;芯片上的最小的特征尺寸被称为关键尺寸,且被作为定义制造工艺水平的标准。 为何重要:他代表了工艺上能加工的最小尺寸,决定了芯片上的其他特征尺寸,从而决定了芯片的面积和芯片的集成度,并对芯片的性能有决定性的影响,故被定义为制造工艺水平的标准。

《微电子制造原理和技术》课程设计大纲-09

微电子制造原理与技术》课程设计大纲 一、课程名称:《微电子制造原理与技术》课程设计 开课专业:电子科学与技术 学分/总学时:2学分,2周 实验(上机)学时:40 先修课程:半导体工艺原理与技术,数字电路,专业实验,集成电路设计 制定人:李金华 制定时间:2009.12.28 二、课程的目的和任务 课程设计是学完一门课后应用本课程知识及以前的知识积累而进行的综合性、开放性、设计性的实践训练,是培养学生工程意识和创新能力的重要环节,是检验学生灵活和牢固掌握知识的重要手段。基于上述认识,决定开设《半导体工艺原理与技术》的课程设计实践环节。所以开设本课程的目的是,通过对本课程的实践,更加牢固和全面地掌握信息功能薄膜材料的制备方法和在微电子器件,特别是在集成电路工艺中的应用。通过本课程的训练,可以将《半导体工艺原理与技术》与《集成电路设 计》、《专业实验》更好地结合起来,使学生掌握更加全面的专业技能。由于电子科学与技术专业的学生学过了《集成电路设计》,希望学生能在这二周时间内得到一定的IC 设计与工艺锻炼,为以后的求职创造条件。 三、课程内容和基本要求 本课程设计的主要内容是将《半导体工艺原理与技术》的课程内容与《集成电路设计》、《专业实验》、《薄膜材料与薄膜技术》课程结合,结合LEDIT 软件的应用,作简单CMOS器件的版图和工艺设计。 本课程设计选择了35个简单实用的CMOS器件与典型工艺,要求学生通过对本课程和已学课程的复习,也可上网检索和阅读参考资料,从器件原理、逻辑图,用当前世界通用的集成电路设计软件LEDIT 设计版图。结合已学过的知识设计该器件的版图与工艺。对基础比较好的学生,可以对已经列出的35 个简单器件或工艺标准作合理提升,相应的课题将利用难度系数来提高成绩。

832微电子器件考试大纲详细

考试科目832微电子器件考试形式笔试(闭卷) 考试时间180分钟考试总分150分 一、总体要求 主要考察学生掌握“微电子器件”的基本知识、基本理论的情况,以及用这些基本知识和基本理论分析问题和解决问题的能力。 二、内容 1.半导体器件基本方程 1)半导体器件基本方程的物理意义 2)一维形式的半导体器件基本方程 3)基本方程的主要简化形式 2.PN结 1)突变结与线性缓变结的定义 2)PN结空间电荷区的形成

4)耗尽区宽度、内建电场与内建电势的计算5)正向及反向电压下PN结中的载流子运动情况6)PN结的能带图 7)PN结的少子分布图 8) PN结的直流伏安特性 9)PN结反向饱和电流的计算及影响因素 10)薄基区二极管的特点

11)大注入效应 12)PN结雪崩击穿的机理、雪崩击穿电压的计算及影响因素、齐纳击穿的机理及特点、热击穿的机理13)PN结势垒电容与扩散电容的定义、计算与特点 14)PN结的交流小信号参数与等效电路 15)PN结的开关特性与少子存储效应

2)基区输运系数与发射结注入效率的定义及计算 3)共基极与共发射极直流电流放大系数的定义及计算 4)基区渡越时间的概念及计算 5)缓变基区晶体管的特点 6)小电流时电流放大系数的下降 7)发射区重掺杂效应 8)晶体管的直流电流电压方程、晶体管的直流输出特性曲线图

9)基区宽度调变效应 10)晶体管各种反向电流的定义与测量 11)晶体管各种击穿电压的定义与测量、基区穿通效应12)方块电阻的概念及计算

13)晶体管的小信号参数 14)晶体管的电流放大系数与频率的关系、组成晶体管信号延迟时间的四个主要时间常数、高频晶体管特征频率的定义、计算与测量、影响特征频率的主要因素

课程设计微电子器件与工艺课程设计报告

课程设计微电子器件与工艺课程设计报告

目录 1.设计任务及目标 (1) 2.课程设计的基本内容 (1) 2.1 pnp双极型晶体管的设计 (1) 2.2 设计的主要内容 (1) 3.晶体管工艺参数设计 (2) 3.1 晶体管的纵向结构参数设计 (2) 3.1.1 集电区杂质浓度的确定 (2) 3.1.2 基区及发射区杂质浓度 (3) 3.1.3 各区少子迁移率及扩散系数的确定 (3) 3.1.4 各区少子扩散长度的计算 (4) 3.1.5 集电区厚度的选择 (4) 3.1.6 基区宽度的计算 (4) 3.1.7 扩散结深 (6) 3.1.8 表面杂质浓度 (7) 3.2晶体管的横向设计 (8) 3.3工艺参数的计算 (8) 3.3.1 基区磷预扩时间 (8) 3.3.2基区磷再扩散时间计算 (8) 3.3.3 发射区硼预扩时间计算 (9) 3.3.4 发射区硼再扩散时间计算 (9) 3.3.5 基区磷扩散需要的氧化层厚度 (10) 3.3.6 发射区硼扩散需要的氧化层厚度 (11) 3.3.7 氧化时间的计算 (11) 3.3.8设计参数总结 (12) 4晶体管制造工艺流程 (13) 4.1硅片及清洗 (15) 4.2氧化工艺 (16)

4.3光刻工艺 (17) 4.3.1光刻原理 (17) 4.3.2具体工艺流程 (18) 4.3.3硼的扩散 (19) 4.3.4磷的扩散 (20) 5 版图 (20) 6总结 (23) 7参考文献 (23)

微电子器件与工艺课程设计报告 ——pnp 双极型晶体管的设计 1、课程设计目的与任务 《微电子器件与工艺课程设计》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课之后开出的有关微电子器件和工艺知识的综合应用的课程,使我们系统的掌握半导体器件,集成电路,半导体材料及工艺的有关知识的必不可少的重要环节。 目的是使我们在熟悉晶体管基本理论和制造工艺的基础上,掌握晶体管的设计方法。要求我们根据给定的晶体管电学参数的设计指标,完成晶体管的纵向结构参数设计→晶体管的图形结构设计→材料参数的选取和设计→制定实施工艺方案 晶体管各参数的检测方法等设计过程的训练,为从事微电子器件设计、集成电路设计打下必要的基础。 2、课程设计的基本内容 2.1 pnp 双极型晶体管的设计 设计一个均匀掺杂的pnp 型双极晶体管,使T=300K 时,β=120。V CEO =15V,V CBO =80V.晶体管工作于小注入条件下,最大集电极电流为I C =5mA 。设计时应尽量减小基区宽度调制效应的影响。 2.2 设计的主要内容: (1)了解晶体管设计的一般步骤和设计原则。 (2)根据设计指标选取材料,确定材料参数,如发射区掺杂浓度N E ,,基区掺 杂浓度N B ,集电区掺杂浓度N C ,根据各区的掺杂浓度确定少子的扩散系数,迁移率,扩散长度和寿命等。 (3)根据主要参数的设计指标确定器件的纵向结构参数,如集电区厚度W c , 基区宽度W b ,发射极宽度W e 和扩散结深X jc ,发射结结深等。 (4)根据结深确定氧化层的厚度,氧化温度和氧化时间;杂质预扩散和再扩散 的扩散温度和扩散时间。 (5)根据设计指标确定器件的图形结构,设计器件的图形尺寸,绘制出基区、 发射区和金属接触孔的光刻版图。

√增强载流子迁移率是新一代微电子器件和电路发展的重要方向

增强载流子迁移率是新一代微电子器件和电路发展的重要方向 (作者:Xie Meng-xian,电子科技大学微固学院) (1)集成电路发展状况: 作为微电子技术的主体——集成电路,它的发展已经经历了若干个重要阶段,从小规模、中规模,到大规模、乃至超大规模、特大规模等。微电子技术的这种长足的进步,在很大程度上就是在不断努力地缩短场效应器件的沟道长度,这主要是通过改善微电子工艺技术、提高加工水平来实现的。尽管现在沟道长度已经可以缩短到深亚微米、乃至于纳米尺寸了,但是要想再继续不断缩短沟道长度的话,将会受到若干因素的限制,这一方面是由于加工工艺能力的问题,另一方面是由于器件物理效应(例如短沟道效应、DIBL效应、热电子等)的问题。因此,在进一步发展微电子技术过程中,再单只依靠缩短沟道长度就很不现实、甚至也可能了,则必须采用新的材料、开发新的工艺和构建新的器件结构,才能突破因缩短沟道所带来的这些限制。 实际上,从集成电路的发展趋势来看,大体上可以划分为三大阶段: ①K时代(Kbit,KHz):微细加工的时代(不断缩短有效尺寸)~“微米时代”; ②M时代(Mbit,MHz):结构革命的时代(不断改进器件和电路结构)~“亚微米时代”; ③G时代(Gbit,GHz):材料革命的时代(不断开发新材料、新技术)~“10纳米时代”。 现在已经开始进入G时代,因此,在不断开发新技术的同时,特别值得注意的是新材料的开发;不仅要开发新型的半导体材料(例如宽禁带半导体、窄禁带半导体、大极性半导体等),而且也要开发各种新型的辅助材料(例如高K、低K介质材料,Cu电极材料,新型表面钝化材料等)。器件和电路研究者应该多加注意新材料的开发应用;而新材料研究者应该多加注意往器件和电路的应用上下功夫。 在新的材料和工艺技术方面现在比较受到重视的是高介电常数(高K)材料和Cu互连技术。当沟道长度缩短到一定水平时,为了保持栅极的控制能力,就必须减小栅极氧化层厚度(一般,选取栅氧化层厚度约为沟道长度的1/50),而这在工艺实施上会遇到很大的困难(例如过薄的氧化层会出现针孔等缺陷);因此就采用了高介电常数的介质材料(高K材料)来代替栅极氧化物,以减轻制作极薄氧化层技术上的难度。另外,沟道长度缩短带来芯片面积的减小,这相应限制了金属连线的尺寸,将产生一定的引线电阻,这就会影响到器件和电路的频率、速度;因此就采用了电导率较高一些的Cu来代替Al作为连线材料,以进一步改善器件和电路的信号延迟性能。可见,实际上所有这些高K材料和Cu互连等新技术的采用都是不得已而为之的,并不是从半导体材料和器件结构本身来考虑的。 显然,为了适应器件和电路性能的提高,最好的办法是另辟途径,应该考虑如何进一步发挥半导体材料和器件结构的潜力,并从而采用其他更有效的技术措施来推动集成电路的发展。现在已经充分认识到的一种有效的技术措施就是着眼于半导体载流子迁移率的提高(迁移率增强技术)。 (2)迁移率增强技术: 迁移率(μ)是标志载流子在电场作用下运动快慢的一个重要物理量,它的大小直接影响到半导体器件和电路的工作频率与速度。 对于双极型晶体管而言,高的载流子迁移率可以缩短载流子渡越基区的时间,使特征频率(f T)提高,能够很好的改善器件的频率、速度和噪音等性能。 对于场效应晶体管而言,提高载流子迁移率则具有更加重要的意义。因为MOSFET的最大输出电流——饱和漏极电流I DS可表示为:

微电子工艺技术 复习要点答案(完整版)

第四章晶圆制造 1.CZ法提单晶的工艺流程。说明CZ法和FZ法。比较单晶硅锭CZ、MCZ和FZ三种生长方法的优缺点。 答:1、溶硅2、引晶3、收颈4、放肩5、等径生长6、收晶。CZ法:使用射频或电阻加热线圈,置于慢速转动的石英坩埚内的高纯度电子级硅在1415度融化(需要注意的是熔硅的时间不宜过长)。将一个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中,籽晶表面得就浸在熔融的硅中并开始融化,籽晶的温度略低于硅的熔点。当系统稳定后,将籽晶缓慢拉出,同时熔融的硅也被拉出。使其沿着籽晶晶体的方向凝固。籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。 FZ法:即悬浮区融法。将一条长度50-100cm 的多晶硅棒垂直放在高温炉反应室。加热将多晶硅棒的低端熔化,然后把籽晶溶入已经熔化的区域。熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间,然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。此时靠近籽晶晶体一端的熔融的硅开始凝固,形成与籽晶相同的晶体结构。当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒。 CZ法优点:①所生长的单晶的直径较大,成本相对较低;②通过热场调整及晶转,坩埚等工艺参数的优化,可以较好的控制电阻率径向均匀性。缺点:石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响,易引入氧、碳杂质,不易生长高电阻率单晶。 FZ法优点:①可重复生长,提纯单晶,单晶纯度较CZ法高。②无需坩埚、石墨托,污染少③高纯度、高电阻率、低氧、低碳④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。缺点:直径不如CZ法,熔体与晶体界面复杂,很难得到无位错晶体,需要高纯度多晶硅棒作为原料,成本高。 MCZ:改进直拉法优点:较少温度波动,减轻溶硅与坩埚作用,降低了缺陷密度,氧含量,提高了电阻分布的均匀性 2.晶圆的制造步骤【填空】 答:1、整形处理:去掉两端,检查电阻确定单晶硅达到合适的掺杂均匀度。 2、切片 3、磨片和倒角 4、刻蚀 5、化学机械抛光 3. 列出单晶硅最常使用的两种晶向。【填空】 答:111和100. 4. 说明外延工艺的目的。说明外延硅淀积的工艺流程。 答:在单晶硅的衬底上生长一层薄的单晶层。 5. 氢离子注入键合SOI晶圆的方法 答:1、对晶圆A清洗并生成一定厚度的SO2层。2、注入一定的H形成富含H的薄膜。3、晶圆A翻转并和晶圆B键合,在热反应中晶圆A的H脱离A和B键合。4、经过CMP和晶圆清洗就形成键合SOI晶圆 6. 列出三种外延硅的原材料,三种外延硅掺杂物【填空】 7、名词解释:CZ法提拉工艺、FZ法工艺、SOI、HOT(混合晶向)、应变硅 答:CZ法:直拉单晶制造法。FZ法:悬浮区融法。SOI:在绝缘层衬底上异质外延硅获得的外延材料。HOT:使用选择性外延技术,可以在晶圆上实现110和100混合晶向材料。应变硅:通过向单晶硅施加应力,硅的晶格原子将会被拉长或者压缩不同与其通常原子的距离。 第五章热处理工艺 1. 列举IC芯片制造过程中热氧化SiO2的用途?

电子科技大学《微电子器件》课程教学大纲

电子科技大学 《微电子器件》课程教学大纲 课程编号:65030145适用专业:电子科学与技术 集成电路设计与集成系统 学时数:72(含实验12)学分数:4.5 先修课程:《半导体物理》 考核方式:考试 执笔者:张庆中编写日期:2006年4月 一、课程性质和任务 本课程的授课对象是“电子科学与技术(微电子技术方向)”专业和“集成电路设计与集成系统”专业的本科生,属于专业方向选修课。本课程的目的是使学生掌握二极管、双极型与场效应晶体管的基本理论,这些内容都是本领域高级专业技术人员所必须掌握的。本课程同时也是本专业其它后续课程如《集成电路原理》等的先修课程。 二、课程教学内容和要求 1、理论教学(60学时) 基本半导体方程(3学时): 掌握一维形式的泊松方程、电子与空穴的电流密度方程、电子与空穴的连续性方程,掌握基本半导体方程的主要简化形式。 PN结(18学时): 了解突变结与线性缓变结、PN结的平衡状态,理解空间电荷区的形成,了解耗尽近似的适用性(自学),掌握内建电场与扩散电势差、PN结在正向及反向电压下的能带图、少子分布与伏安特性,理解正向导通电压、大注入效应,掌握PN结的击穿特性、PN结的势垒电容与扩散电容、交流小信号参数与等效电路、PN结的开关特性。 这部分内容的重点是PN结空间电荷区的形成、耗尽层宽度与扩散电势差的推导与计算、PN结伏安特性的推导、势垒电容与扩散电容的概念及其计算、PN结的交流小信号参数与等效电路、少子存储效应、雪崩击穿的概念及击穿电压的计算。 这部分内容的难点是PN结内建电场的计算、少子分布的推导与少子分布图、大注入时的内建电场与Webster效应、扩散电容表达式的推导、雪崩倍增因子的推导等。 双极型晶体管(25学时): 了解均匀基区与缓变基区,理解晶体管的基区输运系数与发射结注入效率,掌握晶体管的直流电流放大系数,理解发射区重掺杂效应,

微电子工艺课程设计

微电子工艺课程设计 一、摘要 仿真(simulation)这一术语已不仅广泛出现在各种科技书书刊上,甚至已频繁出现于各种新闻媒体上。不同的书刊和字典对仿真这一术语的定义性简释大同小异,以下3种最有代表性,仿真是一个系统或过程的功能用另一系统或过程的功能的仿真表示;用能适用于计算机的数学模型表示实际物理过程或系统;不同实验对问题的检验。仿真(也即模拟)的可信度和精度很大程度上基于建模(modeling)的可信度和精度。建模和仿真(modeling and simulation)是研究自然科学、工程科学、人文科学和社会科学的重要方法,是开发产品、制定决策的重要手段。据不完全统计,目前,有关建模和仿真方面的研究论文已占各类国际、国内专业学术会议总数的10%以上,占了很可观的份额。 集成电路仿真通过集成电路仿真器(simulator)执行。集成电路仿真器由计算机主机及输入、输出等外围设备(硬件)和有关仿真程序(软件)组成。按仿真内容不同,集成电路仿真一般可分为:系统功能仿真、逻辑仿真、电路仿真、器件仿真及工艺仿真等不同层次(level)的仿真。其中工艺和器件的仿真,国际上也常称作“集成电路工艺和器件的计算机辅助设计”(Technology CAD of IC),简称“IC TCAD”。

二、 综述 这次课程设计要求是:设计一个均匀掺杂的pnp 型双极晶体管,使T=346K 时,β=173。V CEO =18V ,V CBO =90V ,晶体管工作于小注入条件下,最大集电极电流为IC=15mA 。设计时应尽量减小基区宽度调制效应的影响。要求我们先进行相关的计算,为工艺过程中的量进行计算。然后通过Silvaco-TCAD 进行模拟。 TCAD 就是Technology Computer Aided Design ,指半导体工艺模拟以及器件模拟工具,世界上商用的TCAD 工具有Silvaco 公司的Athena 和Atlas ,Synopsys 公司的TSupprem 和Medici 以及ISE 公司(已经被Synopsys 公司收购)的Dios 和Dessis 以及Crosslight Software 公司的Csuprem 和APSYS 。这次课程设计运用Silvaco-TCAD 软件进行工艺模拟。通过具体的工艺设计,最后使工艺产出的PNP 双极型晶体管满足所需要的条件。 三、 方案设计与分析 各区掺杂浓度及相关参数的计算 对于击穿电压较高的器件,在接近雪崩击穿时,集电结空间电荷区已扩展至均匀掺杂的外延层。因此,当集电结上的偏置电压接近击穿电压V 时, 集电结可用突变 结近似,对于Si 器件击穿电压为 4 3 13 106- ?=)(BC B N V , 集电区杂质浓度为: 3 4 13 34 13)1106106CEO n CBO C BV BV N β+?=?=()( 由于BV CBO =90所以Nc=*1015 cm -3 一般的晶体管各区的浓度要满足NE>>NB>NC 设N B =10N C ;N E =100N B 则: Nc=*1015 cm -3 ;N B =*1016 cm -3 ;N E =*1018 cm -3 根据室温下载流子迁移率与掺杂浓度的函数关系,得到少子迁移率: s V cm ?==/13002n C μμ;s V cm P B ?==/3302μμ;s V cm N E ?==/1502μμ 根据公式可得少子的扩散系数:

相关文档
相关文档 最新文档