当前位置：文档库 › Interleaver design for short block length

Interleaver design for short block length

Interleaver design for short block length Turbo codes

H.R.Sadjadpour,M.Salehi,N.J.A.Sloane,and G.Nebe

Abstract—The performance of a Turbo code depends on the interleaver design.There are two major criteria that can be considered in the design of an interleaver.Distance spectrum properties of the code and the correlation of the extrinsic information with the input data are the two major criteria in designing an interleaver.This paper describes a new interleaver design based on these two criteria.Simu-lation results compare the new interleaver design to di?er-ent existing interleavers.The distance spectrum properties of the Turbo code are compared for di?erent interleaver choices.A new solution to the interleaver edge e?ects is proposed here.

I.Introduction

T URBO codes[1]have an impressive near Shannon limit error correcting performance.This superior perfor-mance of Turbo codes compared to convolutional codes is only achievable when the length of the interleaver is very large in the order of several thousand bits.For large block size interleaver,most of random interleavers can perform well and it is not necessary to make any e?ort in the de-sign of the interleaver.However,when the length of the interleaver is short,the performance of the Turbo codes degrades substantially up to a point that its bit error rate (BER)performance is worse than the conventional convolu-tional codes.In many applications such as voice,delay is an important issue in choosing a coding scheme.For these ap-plications,large block size interleavers used in Turbo codes are not appropriate.Therefore,it is necessary to design an interleaver for Turbo code that demonstrates good BER performance.For these applications,appropriate choice of interleaver is important to take advantage of coding gains that Turbo code can o?er.several authors have suggested interleaver design for Turbo codes suitable for short inter-leaver size[2-5].

There are two major criteria that can be considered in the design of an interleaver.These two criteria are1)dis-tance spectrum properties of the code,and2)the correla-tion between the soft output of each decoder corresponding to its parity bits and information input data sequence.The second criterion is sometimes referred to as iterative decod-ing suitability(IDS)[2]criterion which is a measure of the e?ectiveness of iterative decoding algorithm and the fact that if the extrinsic information are less correlated to the in-put information data sequence,then the BER performance of iterative decoding algorithm of Turbo code improves. The performance of the Turbo codes at low BER is mainly dominated by the minimum e?ective free distance (d min).It is possible to design an interleaver that increases H.Sadjadpour and N.Sloane are with the AT&T Labs-research, Florham Park,NJ.E-mail:sadjadpour@https://www.wendangku.net/doc/26970503.html,.

M.Salehi is with the department of electrical engineering,North-eastern University.

G.Nebe is with the department of mathematical science,????Uni-versity.this d min.The noise?oor that occurs at moderate signal-to-noise ratios(SNR)is the result of small d min[6].The noise?oor can be lowered by increasing either the inter-leaver size or the d min which the later can be achieved by appropriate choice of interleaver.In our approach,increas-ing d min is a condition in designing the interleaver. Performance evaluation of the Turbo codes is usually based on the assumption that the receiver is a maximum likelihood(ML)decoder.However,Turbo codes utilize an iterative decoding algorithm such as BCJR decoding (MAP)algorithm[7].This approach is sub-optimal com-pared to ML decoding algorithm.The iterative decoding algirthm performs better if the information that is sent to each decoder from the other decoder is less correlated to the input information data sequence.Hokfelt et.al.[3] has suggested an iterative decoding suitability(IDS)crite-rion that can be used in designing the interleaver.In the proposed interleaver design,we have recommended the use of IDS criterion with some modi?cations to the equations. Trellis termination of Turbo codes is critical specially when the interleaver is designed to maximize d min.If this problem is not addressed properly in the design of the code, it can cause a very small value for the d min which subse-quently will degrade the performance of the Turbo code. Some papers address this problem in the design of the in-terleaver[8-10].A simple design criterion can be added to interleaver disign which will take care of this problem. The paper is organized as follows.In section II the general assumptions are described and S-random inter-leaver[11]is described.Our approach is based on S-random interleaver.

II.Problem Statements

An interleaverπis a permutation that maps N input data sequence d1,d2,...,d N into the same sequence of data with a new order,i.e.,i→π(i).If the input data se-quence is d=(d1,d2,...,d N),then d P is the permuted data sequence where P is the interleaving matrix with only one nonzero element equal to one in each column and row. Every interleaver has a corresponding de-interleaver(π?1) that acts on the interleaved data sequence and puts them back into its original order.The de-interleaving matrix is simply the transpose matrix of interleaving matrix,i.e., P T.

A random interleaver is a permutation of N integers that for each i,there is a corresponding random intergerπ(i), without repetition.For large values of N,most random interleavers perform well.However,when the interleaver block size decreases,the performance of the Turbo codes degrades substatially up to a point that its BER perfor-mance is worse than the convolutional codes with similar computational complexity.

2 An S-random interleaver is a semi-random interleaver

that performs almost better than any known interleaver.

Each randomly selected integer is compared to S previously

selected random integers.If the distance between this in-

teger and previously selected random integers is greater

than S,then it is selected.Otherwise,a new random inte-

ger will be chosen and the above condition is tested.This

process repeats untill all N integers are selected in this

random https://www.wendangku.net/doc/26970503.html,puter simulation results have shown

that if S≤ 2,then this process will converge.This

interleaver design assures that the short cycle events are

avoided.Short cycle event occurs when two bits are close

to each other before and after interleaving.

A new interleaver design was recently proposed based on

the performance of iterative decoding algorithm in Turbo

codes[2].Turbo codes utilize an iterative decoding al-

gorithm based on MAP algorithm or any algorithm that

can provide soft output.At each decoding step,some in-

formation related to the parity bits of one decoder is fed

into the next decoder together with the systematic data se-

quence and the parity bits corresponding to that decoder.

Figure1demonstrates the iterative decoding scheme for

Turbo codes.The inputs to each decoder are input data

sequence,d k,the parity bits y1k or y2k,and the logarithm

of likelihood ratio(LLR)associated to the parity bits from

the other decoder(W1k or W2k).All these inputs are utilized

by MAP decoder to create three outputs corresponding to

the weighted versions of these inputs.In?gure1,?d k at the

output of the?rst decoder represents the weighted version

of input data sequence,d k.Also d n in the?gure demon-

strates the fact that the input data sequence is fed into

the second decoder after interleaving.The input to each

decoder from the other decoder is used as a priori proba-

bility in the next decoding step.These information will be

more e?ective in the performance of iterative decoding if it

is less correlated to the input data sequence(or interleaved

input data sequence).Therefore,it is reasonable to use

this criterion for designing the interleaver.For large block

size interleavers,most random interleavers provide a low

correlation between W i k and input data sequence,d k.The

correlation coe?cients,r1

k1,d k

,is de?ned as the correla-

tion coe?cient between W1k

1and d k

.It has been shown

[2]that r1

k1,d k

can be analytically approximated as

?r1 W1

k1,d k

= a exp?c|k1?k2|if k1=k2

0if k1=k2

(1)

a and c are two constants that depend on the encoder feed-back and feedforward polynomials.The correlation coe?-

cients at the output of the second decoder,?r2

W2,d ,is ap-

proximated as

?r2W2,d=1

N?1

2=1

(?r2

,d k

?ˉ?r2W2

,d k

)(3)

where

ˉ?r2

,d k

1=1

(V k

+V k

)(5)

A low value of IDS is an indication that correlation proper-

ties between W1and d are equally spread along the data

sequence of length N.An interleaver design based on the

IDS condition is suggested in[12].

III.2-step S-random Interleaver Design

A new interleaver design,2-step S-random interleaver,

is presented here based on the S-random interleaver that

described earlier.The2-step S-random interleaver is de-

signed under the constraint to increase the minimum e?ec-

tive free distance of the Turbo code while decreasing the

correlation properties between the information input data

sequence,d k,and W i k.Hokfelt et.al[2,12]presented IDS

criterion to evaluate this correlation properties.The two

vectors that are used for the computation of IDS,namely

V k

and V k

,are very similar criterion and for almost all in-

terleavers,it is su?cient to only use V k

.However,we can

de?ne a new criterion as decreasing the correlation after

the third decoding step,the correlation between feedback

extrinsic information and from second decoder and input

information data sequence.In this regard,the new V (new)

can be de?ned as

?r 2

W2,d

(?r1W1,d+?r1W1,d P?r1W1,d P T)(6)

×(I+

?r1W1,d P?r1W1,d)

V (new)

can be de?ned similar to(3)based on(6).The

new iterative decoding suitability(IDS1)is then de?ned

IDS1=

(?r2

W2,d )2and(?r 2W2,d)2.Therefore,we recommend to add

this criterion to the iterative decoding suitability.

IDS2=

(IDS1+IDS2)(9)

We have decided to use(9)as one of the conditions for optimization of the interleaver.

As we described earlier,S-random interleavers avoid short cycle events.This criterion,guarantees that two bits close to each other before interleaving,will have a mini-mum distance of S after interleaving.More precisely,for information data sequence i and j,π(i)andπ(j)represent their interleaved location in the permuted data sequence. S-random interleaver will guarantee that if|i?j|≤S, then|π(i)?π(j)|>S.In the extreme case,ifπ(j)=j and the above condition satis?es,j→π(j)is a valid as-signment for the S-random interleaver.This situation can degrade the performance of the iterative decoding of the Turbo codes.The larger the distance between j andπ(j), the smaller the correlation between the extrinsic informa-tion from the second decoder and input information data sequence.Based on the above argument,we have decided to introduce an additional constraint,S2,which is de?ned as the minimum permissible distance between j andπ(j) for all j=1,2,...,N.

Unlike[12]that the interleaver design is based on IDS cri-terion,we design our interleaver in two stages.In the?rst stage,we design an interleaver that satis?es S-random cri-terion together with the S2condition.In the second stage, we try to increase the minimum e?ective free distance[13] of the Turbo code by utilizing the IDS(new)condition.The design is as follows:

Step1:Design an interleaver of length N that for all inte-ger values of i choose its correspondingπ(i)without repe-tition and having the following two properties:

?For all i and j if|i?j|≤S1=?|π(i)π(j)|>S1.?For all i andπ(i),then|i?π(i)|>S2.

Step2:Choose a pre-determined minimum e?ective free distance code[13]d min1.Find all input data se-quences of length N and weight≤w det such that d min< d min1.Suppose one of these input data sequences of length N and weight w1has the following non-zero in-

terleaver pairs(i1,π(i1)),(i2,π(i2)),...,(i w

1,π(i w

))with

d min,w

j=i1+1and?nd the pair(j,π(j)).Interchange the interleaver pairs(i1,π(i1))and(j,π(j))to create a new in-terleaver,i.e.,(i1,π(j))and(j,π(i1)).Compute the new

IDS,IDS

(new),based on the new interleaver design.if

IDS

(new)≤IDS(new),the new interleaver design will re-

place the previous one.Otherwise,set j=j+1and continue this search until a new interleaver with smaller IDS

(new)

is found.Repeat this operation for all input data sequences that have d min

It is well known[13-14]that the feedback polynomial used for each recursive systematic convolutional code as constituent encoder should be selected a primitive poly-nomial.Primitive polynomials used for Turbo codes ex-hibits better spectrum distance properties.Next section describes a theorem to?nd all weight w det input data se-quences that are divisible by a primitive polynomial.

IV.Polynomials Divisible by a Primitive

Polynomial

Let R=GF(2)[X]be the ring of polynomials with bi-nary coe?cients,and let p(X)∈R be a primitive irre-ducible polynomial of degree m>1.We wish to determine all the polynomials f(X)∈R which have low weight and are divisible by p(X).(The weight of a polynomial is the number of nonzero terms.)

Choose a zeroαof p(X).Thenαgenerates GF(2m) as a?eld.Since p(X)is primitive,by de?nition the min-imal n>0withαn=1is n=2m?1.Note that the nonzero elements of GF(2m)are precisely the n zeros of the polynomial X n?1.

Since p(X)is irreducible,a polynomial f(X)∈R is di-visible by p(X)if and only if f(α)=0.If i,j∈N satisfy i≡j(mod n),thenαj=αi,hence X i+X j is divisible by p(X).Let T2be the set of polynomials X i+X j∈R with0≤i

Let H be the Hamming single-error-correcting code with generator polynomial p(X),and let A w be the set of code-words of H of weight w,written in the usual way as poly-nomials of degree

A polynomial f(X)∈R of weight w is divisible by p(X)if and only if f(X)can be written as

f(X)=g(X)+h(X),

where g(X)∈T2i,h(X)∈R has weight j,the terms in g(X)and h(X)are disjoint,π(h(X))∈A j,2i+j=w,and πmeans“read exponents mod n”.

Proof:

“?”Let f(X)=g(X)+h(X)be as in the theorem.

Sinceπ(h(X))is divisible by p(X),one hasπ(h)(α)= h(α)=0.Therefore g(X)∈T2i and h(X)are both

divisible by p(X)and so is f(X).By construction the weight of f(X)is w=2i+j.

“?”Let f(X)∈R be divisible by p(X).Then f(X)can be written as f(X)=g(X)+h(X),where no pair of terms in h(X)has exponents that are congruent mod-ulo n and g(X)∈T2i for some i,where g(X)consists of pairs of terms of f(X)in which the exponents are congruent modulo n.By construction g(X)and hence h(X)is divisible by p(X),whenceπ(h(X))∈A j for some j.Again by construction the weight of h(X) is the weight ofπ(h(X))and the weigth of f(X)is 2i+j=w.

Remark Note that the polynomials g(X)and h(X)are not necessarily unique.But one may de?ne g(X)by start-ing from the highest exponent of f(X)and always taking the?rst term that?ts to make the decomposition unique. We discuss the?rst few values of w individually,and illustrate by taking m=3,n=7and p(X)=X3+X+1. Then H is a Hamming code of length7,containing7words of weight3,7of weight4,and1word of weight7. Weight w=1No monomials are divisible by p(X). Weight w=2A weight two polynomial is divisible by p(X)if and only if it is in T2.

Examples:1+X7,X4+X39.

General form:f(X)=X i+X i+7j,i≥0,j≥1. Weight w=3A weight three polynomial is divisible by p(X)if and only if it reduces to a weight3codeword in H when the exponents are read mod n.

Example:The7words in A3are the cyclic shifts of p(X) itself.So for instance X32+X16+X8is divisible by p(X), since it reduces to X4+X2+X=Xp(X)∈A3. General form:f(X)=X i+7j+X i+1+7k+X i+3+7l, i,j,k,l∈Z,i+7j,i+1+7k,i+3+7l≥0.

Weight w=4A polynomial of weight4is divisible by p(X)if and only if it is in T4,or it reduces to an element of A4when the exponents are read mod n.

Examples:1+X7+X10+X17∈T4,1+X2+X3+X4∈A4.

Weight w=5A polynomial of weight5is divisible by p(X)if and only if it is a disjoint sum of an element of T2 and something which reduces to an element of A3. Example:X15+X8+X3+X+1.

Weight w=6A polynomial of weight6is divisible by p(X)if and only if either it is in T6,or if it is the disjoint sum of an element of T2and something which reduces to an element of A4.

Examples:X9+X8+X7+X2+X+1∈T6,X7+X5+ X4+X3+X+1∈T2⊕A4.

V.Simulation Results

The

References

[1] C.Berrou,A.Glavieux,and P.Thitimajshima,”Near Shannon

Limit Error-Correcting Coding and Decoding:Turbo Codes,”

Proceeding of IEEE ICC93,pp.1064-1070.

[2]J.Hokfelt,O.Edfors,and T.Maseng,”Turbo Codes:Correlated

Extrinsic Information and its Impact on Iterative Decoding Per-formance,”Proceeding of IEEE VTC’99,Houston,Texas.[3] A.K.Khandani,”Group Structure of Turbo Codes with Appli-

cations to the Interleaver Design,”Intrenational Symposium on Information Theory,pp.421,August1998.

[4]O.Y.Takeshita and D.J.Costello,Jr.,”New Classes of Alge-

braic Interleavers for Turbo Codes,”Intrenational Symposium on Information Theory,pp.419,August1998.

[5]H.Herzberg,”Multilevel Turob Coding with Short Interleavers,”

IEEE Journal on selected areas in Communications,vol.16,no.

2,pp.303-309,February1998.

[6]L.C.Perez,J.Seghers,and D.J.Costello,”A Distance Spectrum

Interpretation of Turbo Codes,”IEEE Trans.on Information Theory,vol.42,No.6,pp.1698-1709,November1996.

[7]L.Bahl,J.Cocke,F.Jelinek,and J.Raviv,”Optimum decoding

of linear codes for minimizing symbol error rate,”IEEE Trans.

on Inf.Theory,vol.IT-20,pp.284-287,Mar.1974.

[8]W.Blackert,E.Hall,and S.Wilson,”Turbo code termination

and interleaver conditions,”Electronics Letters,vol.31,pp.

2082-2084,November1995.

[9] A.S.Barbulescu and S.S.Peitrobon,”Terminating the trellis of

Turbo codes in the same state,”Electronic Letters,vol.31,pp.

22-23,January1995.

[10]M.C.Reed and S.S.Peitrobon,”Turbo code termination schemes

and a novel alternative for short frames,”Seventh IEEE Inter-nation Symposium on Personal,Indoor,and Mobile Communi-cations,1996.

[11]S Dolinar and D.Divsalar,”Weight Distribution for Turbo codes

Using Random and Nonrandom Permutations,”JPL Progress report42-122,pp.56-65,August15,1995.

[12]J.Hokfelt,O.Edfors,and T.Maseng,”Interleaver Design for

Turbo Codes Based on the Performance of Iterative Decoding,”

Proceeding of IEEE ICC’99,Vancouver,Canada.

[13]S.Benedetto and G.Montorsi,”Design of Parallel Concatenated

Convlolutional Codes,”IEEE Trans.on Comm.,vol.44,no.5, pp.591-600,May1996.

[14]L.C.Perez,J.Seghers,and D.J.Costello,”A Distance Spectrum

Interpretation of Turbo Codes,”IEEE Trans.on Information Theory,vol.42,no.6,pp.1698-1709,November1996.

Allegro表贴类元件焊盘与封装制作

手工制作表贴类元件封装 1贴片元件焊盘制作 1.1打开 Pad Designer PCB Editor Utilities > Pad Desig ner 1.2Layers 选项勾选 Signle layer mode （ Parameters 选项不做设置）可在Parameters>Summary 查看到Single Mode: on，制作贴片类元件焊盘必须勾选。 1.3BEGIN LAYER 顶层（焊盘实体）：在Regular Pad （常规焊盘）中，选择Geometry下拉列表，确认焊盘的型状，输入焊盘的width、height。（注意：贴片类元件焊盘Thermal Relief > Anti Pad选择Null。）焊盘形状： Null （空）、Circle （圆形）、Square （正方形）、Oblong （椭圆形）、Rectangle （长方形）、Octagon （八边形）、Shape （形状、任意形状） 1.4PASTEMASK_TOP 钢网层、锡膏防护层：印锡膏用，为非布线层，与BEGIN LAYER的设置一致。 1.5SOLDERMASK_TOP 阻焊层：绿油开窗（就是焊盘与绿油中间位置，没铜皮也没绿油），焊盘尺寸比BEGIN LAYER大（IPC 7351标准），自已设置大2mil。（这里的2mil是指边到边，如果是个正方形焊盘，那么soldermask的边长比焊盘的实际边长要大4mil，BGA的焊盘也不例外。） 1.6焊盘保存 File下拉菜单中，选择Save/Save as，保存焊盘（保存至symbols文件夹内），焊盘制作完成。 2贴片元件封装制作 2.1打开 PCB Editor PCB Editor >Allegro PCB Desig n GXL 2.2新建封装符号 File> New，弹出New Drawing对话框，Drasing Name输入新建圭寸装的名称，点击Browse 选择圭寸装存放的路径，Drawing Type 选择Package symbol。 2.3设置制作封装的图纸尺寸、字体设置图纸尺寸:Setup>Desig n Parameter Editor>Desig n ，Comma nd parameters 中Size 选择Other，Accuracy （单位精度）填4 ；将Extents 中：Left X、Lower Y （绝对坐标，中心原点，都设置为图纸大小的一半，这样就保证原点在图纸正中间位置）进行设置；图纸尺寸一般可设置为Width （600mil ）、Height （600mil），这样制作为元件封装，可减小存储空间。字体设置： 2.4设置栅格点大小Setup>Grid，Spacingx、y 方便封装制作。 2.5加载已制作好的焊盘Layout>P in 右侧Options选项 Connect （有电气属性）：勾Or Text Seup Width Hraght 、」 1mil，Offsetx、y 设 0，，将栅格设置为1mil， 2l^https://www.wendangku.net/doc/26970503.html, 3|38.0Q 4147.00 5BG.OO 占驗庐nic |25.0C |3fli0 ESOO /b.UU lf l 11 - t- n |93.0Q [riTno 131.00 ■I11 Fl 1药B ia& iio iiri i i i

手工绘制元件封装

DUPLICATE”的空元件封装，如图2所示图1 元件封装向导图2 库中显示空元件封装名光标指到该封装名称处，单击鼠标右键，在弹出的菜单中执行的对话框中更改封装名称为“DIP16”，然后单击对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行高中资料试卷调整试验；通电检查所有

图4 封装库参数设置对话框在该对话框中，板面参数分组设置：Unit 】(度量单位)：用于设置系统度量单位。系统提供了两种度量单位，即公制)，系统默认为英制。、管路敷设技术定盒位置保护层防腐跨接地线弯曲半径标高等，要求技术交底。管线敷设技术中包含线槽、管架等多项方式，为解决高中语文电气课件中管壁薄、接口不严等问题，合理利用管线敷设技术。线缆敷设原则：在分线盒处，当不同电压回路交叉时，应采用金属隔板进行隔开处理；同一线槽内，强电回路须同时切断习题电源，线缆敷设完毕，要进行检查和检测处理。、电气课件中调试校对图纸，编写复杂设备与装置高中资料试卷调试方案，编写重要设备高中资料试卷试验方案以及系统启动方案；对整套启动过程中高中资料试卷电气设备进行调试工作并且进行过关运行高中资料试卷技术指导。对于调试过程中高中资料试卷技术问题，作为调试人员，需要在事前掌握图纸资料、设备制造厂家出具高中资料试卷试验报告与相关技术资料，并且了解现场设备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。、电气设备调试高中资料试卷技术中资料试卷工况进行自动处理，尤其要避免错误高中资料试卷保护装置动作，并且拒绝动作，来避免不必要高中资料试卷突然停机。因此，电力高中资料试卷保护装置调试技术，要求电力保护装置做到准确灵活。对于差动保护装置高中资料试卷调试技术是指发电机一变压器组在发生内部故障时，需要进行外部电源高中资料试卷切除从而采用高中资料试卷主要保护装置。

ad绘制元件封装操作总结

发光二极管：颜色有红、黄、绿、蓝之分，亮度分普亮、高亮、超亮三个等级，常用的封装形式有三类：0805、1206、1210 二极管：根据所承受电流的的限度，封装形式大致分为两类，小电流型（如1N4148）封装为1206，大电流型（如IN4007）暂没有具体封装形式，只能给出具体尺寸：5.5 X 3 X 0.5 电容：可分为无极性和有极性两类，无极性电容下述两类封装最为常见，即0805、0603；而有极性电容也就是我们平时所称的电解电容，一般我们平时用的最多的为铝电解电容，由于其电解质为铝，所以其温度稳定性以及精度都不是很高，而贴片元件由于其紧贴电路版，所以要求温度稳定性要高，所以贴片电容以钽电容为多，根据其耐压不同，贴片电容又可分为A、B、C、D四个系列，具体分类如下：类型封装形式耐压 A 3216 10V B 3528 16V C 6032 25V D 7343 35V 拨码开关、晶振：等在市场都可以找到不同规格的贴片封装，其性能价格会根据他们的引脚镀层、标称频率以及段位相关联。电阻：和无极性电容相仿，最为常见的有0805、0603两类，不同的是，她可以以排阻的身份出现，四位、八位都有，具体封装样式可参照MD16仿真版，也可以到设计所内部PCB库查询。注： A\B\C\D四类型的封装形式则为其具体尺寸,标注形式为L X S X H 1210具体尺寸与电解电容B类3528类型相同 0805具体尺寸：2.0 X 1.25 X 0.5 1206具体尺寸：3.0 X 1.5 0X 0.5 ***规则印制电路板（PCB）是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB的密度越来越高。PCB 设计的好坏对抗干扰能力影响很大。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子产品的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法，遵守PCB设计的一般原则，并应符合抗干扰设计的要求。一、 PCB设计的一般原则要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、造价低的PCB，应遵循以下的一般性原则： 1.布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则：（1）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。

如何绘制贴片元件封装

1、我们建议自己创建的元件库保存在另外的磁盘分区，这样的好处是如果在Protel DXP软件出现问题或操作系统出现问题时，自己创建的元件库不可能因为重新安装软件或系统而丢失，另外对元件库的管理也比较方便和容易。 2、对于自己用手工绘制元件时必须注意元件的焊接面在底层还是在顶层，一般来讲，贴片元件的焊接面是在顶层，而其他元件的焊接面是在底层（实际是在MultiLayer层）。对贴片元件的焊盘用绘图工具中的焊盘工具放置焊盘，然后双击焊盘，在对话框将Saple(形状)中的下拉单修改为Rectangle（方形）焊盘，同时调整焊盘大小X-Size 和Y-Size为合适的尺寸，将Layer(层)修改到“Toplayer”（顶层），将Hole Size(内经大小)修改为0mil,再将Designator中的焊盘名修改为需要的焊盘名，再点击OK就可以了。有的初学者在做贴片元件时用填充来做焊盘，这是不可以的，一则本身不是焊盘，在用网络表自动放置元件时肯定出错，二则如果生产PCB板，阻焊层将这个焊盘覆盖，无法焊接，请初学者们特别注意。 3、在用手工绘制封装元件和用向导绘制封装元件时，首先要知道元件的外形尺寸和引脚间尺寸以及外形和引脚间的尺寸，这些尺寸在元件供应商的网站或供应商提供的资料中可以查到，如果没有这些资料，那只有用千分尺一个尺寸一个尺寸地测量了。测量后的尺寸是公制，最好换算成以mil为单位的尺寸(1cm= 1000/2.54=394mil 1mm=1000/25.4=39.4mil),如果要求不是很高，可以取1cm=400mil,1mm=40mil。 4、如果目前已经编辑了一个PCB电路板，那么单击【Design】/【Make PCB Library】可以将PCB电路板上的所有元件新建成一个封装元件库，放置在PCB文件所在的工程中。这个方法十分有用，我们在编辑PCB文件时如果仅仅对这个文件中的某个封装元件修改的话，那么只修改这个封装元件库中的相关元件就可以了，而其他封装元件库中的元件不会被修改。

PCB电路板PPCB元件封装和库制作图文详解

PowerPCB元件封装制作图文详解！新手一定要看！ PowerPCB元件封装制作图文详解！ ***************************************************我们习惯上将设计工作分为三大阶段，指的是前期准备阶段、中间的设计阶段以及后期设计检查与数据输出阶段。前期准备阶段的最重要的任务之一就是制作元件，制作元件需要比较专业的知识，我们会在下一部教程中专门介绍。但是学会了做元件只是第一步，因为元件做好后还必须保存起来，保存的场所就是我们现在要讨论的元件库，而且在PowerPCB中只有将元件存放到元件库中之后，才能调出使用。因此做元件与建元件库操作是密不可分的，有时还习惯将两个操作合而为一，统称为建库。建库过程中的重要工作之一就是对元件库的管理，可以想像一个功能强大的元件库,至少要能满足设计者的下列几方面的要求:必须能够随意新建元件库、具有较强的检索功能、可以对库中的内容进行各种编辑操作、可以将元件库中的内容导入或者是导出等等。下面我们将分几小节对PowerPCB元件库的各种管理功能进行详细讨论。一，PowerPCB元件库基本结构 1.元件库结构在深入讨论之前，有必要先熟悉PowerPCB的元件库结构，在下述图9-1已经打开的元件库管理窗口下，我们可以清晰地看到四个图标，它们分别代表

PowerPCB的四个库，这是PowerPCB元件库的的一个重要特点。换句话说，每当新建一个元件库时，其实都有四个子库与之对应。有关各个库的含义请仔细阅读图9-1说明部分。图9-1各元件库功能说明例如我们新建了一个名为FTL的库后，在Padspwr的Lib目录下就会同时出现四个名称相同但后缀名各异的元件库，如图9-2分别为： FTL.pt4：PartType元件类型库 FTL.pd4：PartDecal元件封装库 FTL.ld4：CAE逻辑封装库 FTL.ln4：Line线库这是Padspwr的Lib目录下的所有元件库的列表，在这里可以找到所有元件库，包括系统自带的与客户新建的库。

Altium画元件封装

电子系科协硬件部新版的Altium Designer10.0，针对于此版本的（也适用于更低的版本）如何画元件封装的问题，在此特作超详细的图文教程，以便广大学子可以更好的学习和使用Altium Designer10.0这个软件。在此，大家只要跟着下面的教程一步一步的操作，就可以学会画封装的操作了下面就以LM2586S 为例，为大家详细讲解LM2586S封装的画法。一．目的：学会用Altium Designer 建立自己的原件库，并在里面画自己所需的元件件原理图和封装。二．软件环境：Altium Designer 10.0 三．准备：LM2596S 的PFD 说明书。四．操作步骤： A.打开Altium Designer 10.0 新建元件库工程。 1（选项File——NEW——project——integrated Library）另存到指定文件夹，命名为my_Library。 B.向my_Library 工程中添加原理图库文件和PCB 库文件，修改命名。 1（在处点右键选Add New to Projiect ------ Schematic Library）

Project -----PCB Library ,创建后修改另存命名。） 3（创建后的结果，记得保存） C. 在 alpha.Schlib 原理图库文件中画 LM2596S 原理图 1 点击左下方 SCH Library 2 （在处右键 Add New

2为添加一个元件原理图模型，命名为LM2596S 保存 3双击LM2596S 4修改Default Designater 为LM2596S,修改Comment为3.3v,点OK

手工绘制元件封装

年月日实训课题：手工绘制元件封装实训教师：课时：6 教学目标知识目标 1 掌握手工绘制元件封装库的流程。 2 熟悉手工绘制元件封装菜单和工具栏的基本使用。技能目标 1 掌握PCB元件库的制作；PCB元件库的调用；焊盘、过孔大小与实物尺寸关系。 2 熟悉手工绘制元件封装菜单和工具栏的基本使用。德育目标技能要点重点难点关键点设备及器材注意事项教学反思青岛胶南珠山职业学校实训课教案

实训指导过程手工绘制双列直插元件封装一、实验内容手工绘制如下图1所示双列直插元件DIP16封装图1 双列直插封装二、实验步骤 1新建元件封装库单击菜单File/New/ Library /PCB Library，进入元件库编辑器。 2 新建元件执行菜单命令Tools/New Component，弹出如图1所示的界面。然后单击按钮取消元件封装向导，进入手工制作环境，这时库里面会出现一个默认名为“PCB COMPONENT_1-DUPLICATE”的空元件封装，如图2所示图1 元件封装向导图2 库中显示空元件封装名光标指到该封装名称处，单击鼠标右键，在弹出的菜单中执行Rename命令，在随后弹出如图3的对话框中更改封装名称为“DIP16”，然后单击按钮，此时库中显示输入新元件封装名称“DIP16”。

图3 更改元件封装名称 3 设置元件封装参数 1) 执行菜单命令Tools/Library Options，系统将弹出图4所示的封装库参数设置对话框。图4 封装库参数设置对话框 2) 在该对话框中，板面参数分组设置：【Measurement Unit】(度量单位)：用于设置系统度量单位。系统提供了两种度量单位，即Imperial(英制)和Metric(公制)，系统默认为英制。【Snap Grid】(栅格)：用于设置移动栅格。移动栅格主要用于控制工作空间中的对象移动时的栅格间距，用户可以分别设置X、Y向的栅格间距。【Component Grid】(元件栅格)：用于设置元件移动的间距。【Electrical Grid】(电气栅格)：主要用于设置电气栅格的属性。【Visible Grid】(可视栅格)：用于设置可视栅格的类型和栅距。【Sheet Position】(图纸位置)：该操作选取项用于设置图纸的大小和位置。 4 放置元件 1）确定基准点。执行菜单Edit/Jump/Location命令，系统将弹出如图5所示的对话框，在X/Y-Location编辑框中输入原点坐标值(0，0)，单击“OK”按钮，光标指向原点位置。这是因为在元件封装编辑时，需要将基准点设定在原点位置。 2）放置焊盘。单击绘图工具栏中的按钮，光标变为十字，中间带有一个焊盘，随着光标的移动，焊盘跟着移动。移动到适当的位置后，单击鼠标将其定位。相邻焊盘间距为100 mil，两列焊盘之间的间距为300 mil。根据尺寸要求，连续放置16个焊盘，如图6所示。

画元件封装PCB制作流程

Protel Dxp画元件封装及注意事项 1.进入画封装页面：File-----New-----PCB Librariy 2.画封装，最重要的是画出的要和实际的元件大小一致，否则做出来的板子就插不上元件。所以设置合理的参数是很有必要的。打开参数设置窗口：在页面中点击右键-----Option… ----->Library Option…就是Board Options窗口。先把度量单位改为“米”制：在measurement unit中把imperial为 metric。 Snap Grid是设置鼠标每移动一格的距离。我一般把X、Y都设成1mil，移动的距离最小，也就是精度最高的。 visible grid为可视网格。就是页面中显示的格子的大小，元件用毫米还量度就足够了，所以grid 1和grid 2都设置成1mm（要自己输入1mm）。即可视网格边长为1毫米。这样用尺子量好元件大小时，在这里画就很容易知道画出来的线的长度，而不必要再用工具“Place Standard Dimension”测量了。其它的都才用默认就可以。 3.接下来的一步也很重要，就是一定要在页面的中心画元件封装，否则画出来的封装在PCB页面中就会出现这样的情况：点击那个元件封装，鼠标居然跑到其它地方去了，这样就很难布局好元件。这种现象主要是因为画的封装的中心偏了。解决办法很简单，先点击一个焊盘“Place Pad”，然后按住键盘的“Ctrl+End”键，这时鼠标箭头会自动跑到页面中心，放下那个焊盘做为标记。这样，就可以以那个焊盘为中心画封装啦。画完再把那个定位的焊盘删掉即可。 ProtelDXP 元件库锦集

实验4 Protel99SE PCB元件封装的绘制

本科实验报告课程名称：电路CAD 实验项目：Protel99SE PCB元件封装的绘制实验四Protel99SE PCB元件封装的绘制一、实验目的 1．掌握PCB元件封装的编辑与使用； 2．掌握通过手工方式和系统内置的向导，新元件封装的制作方法与操作步骤； 3. 掌握对元件封装库进行管理的基本操作； 4. 掌握SCH元件与对应的PCB元件的引脚编号不一致问题的解决方法。二、实验内容 1、在实验一创建的.ddb文件中建立一个新的PCB元件封装库文件，在该文件中分别绘制以下各元件封装。（1）给出发光二极管的SCH元件，如图1(a)所示。人工绘制如图1(b)、(c)所示的发光二极管封装LED，其中：图1(b)中第二组可视栅格大小为20mil，两个焊盘的间距为180mil，焊盘的编号为1、2，焊盘直径为60mil，通孔直径为30mil；图1(c)中两个焊盘的X-Size和Y-Size都为60mil，Hole Size为30mil，阳极的焊盘为方形，编号为A，阴极的焊盘为圆形，编号为K，外形轮廓为圆形，半径为120mil，并绘出发光指示。

图1(a) 发光二极管的SCH元件图1(b) 发光二极管封装LED 图1(c) 发光二极管的PCB （2）NPN型三极管的SCH元件，如图2(a)所示，其对应元件封装选择TO-5，如图2(b)所示。由于在实际焊接时，TO-5的焊盘1对应发射极，焊盘2对应基极，焊盘3对应集电极，它们之间存在引脚的极性不对应问题，请修改TO-5的焊盘编号，使它们之间的保持一致，并重命名为TO-5A，如图2(c)。图2(a) NPN型三极管的SCH元件图2(b) NPN型三极管的封装TO-5 图2(c) TO-5A （3）用PCB元件生成向导绘制如图3所示的贴片元件封装LCC16，焊盘采用系统默认值。图3 贴片元件封装LCC16 （4）用PCB元件生成向导绘制SOP封装。元件命名为SOP1，如图4(a)所示。尺寸要求如图4(b)所示。

用AD6.9绘制贴片元件封装

如何绘制贴片元件封装 1、我们建议自己创建的元件库保存在另外的磁盘分区，这样的好处是如果在Protel DXP软件出现问题或操作系统出现问题时，自己创建的元件库不可能因为重新安装软件或系统而丢失，另外对元件库的管理也比较方便和容易。 2、对于自己用手工绘制元件时必须注意元件的焊接面在底层还是在顶层，一般来讲，贴片元件的焊接面是在顶层，而其他元件的焊接面是在底层（实际是在MultiLayer层）。对贴片元件的焊盘用绘图工具中的焊盘工具放置焊盘，然后双击焊盘，在对话框将Saple(形状)中的下拉单修改为Rectangle（方形）焊盘，同时调整焊盘大小X-Size和Y-Size为合适的尺寸，将Layer(层)修改到“Toplayer”（顶层），将Hole Size(内经大小)修改为0mil,再将Designator中的焊盘名修改为需要的焊盘名，再点击OK就可以了。有的初学者在做贴片元件时用填充来做焊盘，这是不可以的，一则本身不是焊盘，在用网络表自动放置元件时肯定出错，二则如果生产PCB板，阻焊层将这个焊盘覆盖，无法焊接，请初学者们特别注意。 3、在用手工绘制封装元件和用向导绘制封装元件时，首先要知道元件的外形尺寸和引脚间尺寸以及外形和引脚间的尺寸，这些尺寸在元件供应商的网站或供应商提供的资料中可以查到，如果没有这些资料，那只有用千分尺一个尺寸一个尺寸地测量了。测量后的尺寸是公制，最好换算成以mil为单位的尺寸(1cm= 1000/2.54=394mil 1mm=1000/25.4=39.4mil),如果要求不是很高，可以取1cm=400mil,1mm=40mil。 4、如果目前已经编辑了一个PCB电路板，那么单击【Design】/【Make PCB Library】可以将PCB电路板上的所有元件新建成一个封装元件库，放置在PCB文件所在的工程中。这个方法十分有用，我们在编辑PCB文件时如果仅仅对这个文件中的某个封装元件修改的话，那么只修改这个封装元件库中的相关元件就可以了，而其他封装元件库中的元件不会被修改。

Altium-designer元件形式及对应封装

Protel DXP是Altium公司(前身是Protel公司)于2002年推出的最新版本的电路和电路板软件开发平台，它提供了比较丰富的PCB（元件封装）库，本文就PCB库使用的一些问题简单地探讨一下，和朋友们共勉。一、Protel DXP中的基本PCB库： Protel DXP的PCB库的确比较丰富，与以前的版本不同的是：Protel DXP中的原理图元件库和PCB板封装库使用了不同的扩展名以视区分，原理图元件库的扩展名是.SchLib，PCB 板封装库的扩展名.PcbLib，它们是在软件安装路径的“\Library\...”目录下面的一些封装库中。根据元件的不同封装我们将其封装分为二大类：一类是分立元件的封装，一类是集成电路元件的封装，下面我们简单分别介绍最基本的和最常用的几种封装形式： 1、分立元件类：电容：电容分普通电容和贴片电容：普通电容在Miscellaneous Devices.IntLib库中找到，它的种类比较多，总的可以分为二类，一类是电解电容，一类是无极性电容，电解电容由于容量和耐压不同其封装也不一样，电解电容的名称是“RB.*/.*”，其中.*/.*表示的是焊盘间距/外形直径，其单位是英寸。无极性电容的名称是“RAD-***”，其中***表示的是焊盘间距，其单位是英寸。贴片电容在\Library\PCB\Chip Capacitor-2 Contacts.PcbLib中，它的封装比较多，可根据不同的元件选择不同的封装，这些封装可根据厂家提供的封装外形尺寸选择，它的命名方法一般是CC****-****，其中“-”后面的“****”分成二部分，前面二个**是表示焊盘间的距离，后面二个**表示焊盘的宽度，它们的单位都是10mil，“-”前面的“****”是对应的公制尺寸。电阻：电阻分普通电阻和贴片电阻：普通电阻在Miscellaneous Devices.IntLib库中找到，比较简单，它的名称是“AXIAL -***”，其中***表示的是焊盘间距，其单位是英寸。贴片电阻在Miscellaneous Devices.IntLib库中只有一个，它的名称是“R2012-0806”，其含义和贴片电容的含义基本相同。其余的可用贴片电容的封装套用。二极管：二极管分普通二极管和贴片二极管：普通二极管在Miscellaneous Devices.IntLib库中找到，它的名称是“DIODE -***”，其中***表示一个数据，其单位是英寸。贴片二极管可用贴片电容的封装套用。三极管：普通三极管在Miscellaneous Devices.IntLib库中找到，它的名称与Protel99 SE 的名称“TO-***”不同，在Protel DXP中，三极管的名称是“BCY-W3/***”系列，可根据三极管功率的不同进行选择。连接件：连接件在Miscellaneous Connector PCB.IntLib库中，可根据需要进行选择。其他分立封装元件大部分也在Miscellaneous Devices.IntLib库中，我们不再各个说明，但必须熟悉各元件的命名，这样在调用时就一目了然了。 2、集成电路类： DIP：是传统的双列直插封装的集成电路； PLCC：是贴片封装的集成电路，由于焊接工艺要求高，不宜采用； PGA：是传统的栅格阵列封装的集成电路，有专门的PGA库； QUAD：是方形贴片封装的集成电路，焊接较方便； SOP：是小贴片封装的集成电路，和DIP封装对应； SPGA：是错列引脚栅格阵列封装的集成电路； BGA：是球形栅格阵列封装的集成电路；其他：除此而外，还有部分新的封装和上述封装的变形，这里就不再一一说明了。

Altium Designer画元件封装

画LM2586S封装一．目的：学会用Altium Designer建立自己的原件库，并在里面画自己所需的元件件原理图和封装。二．软件环境：Altium Designer6.9 三．准备：LM2596S的PFD说明书。四．操作步骤： A.打开Altium Designer6.9新建元件库工程。 1（选项File——NEW——project——integrated Library）另存到指定文件夹，命名为my_Library。 B.向my_Library工程中添加原理图库文件和PCB库文件，修改命名。 1（在处点右键选Add New to Projiect------Schematic Library）

Project-----PCB Library,创建后修改另存命名。） 3（创建后的结果，记得保存）

C.在alpha.Schlib原理图库文件中画LM2596S原理图 1点击左下方SCH Library 2为添加一个元件原理图模型，命名为LM2596S保存 3双击LM2596S 4修改Default Designater为LM2596S,修改Comment为3.3v,点OK

5查看LM2596S说明书了解LM2596S基本资料

基本描述：长400mil，宽180mil，管脚数5，管脚直径35mil，管脚间距67mil。1mm=39.370079mil,100mil=2.54mm 1---Vin 2---Vout 3---GND 4---FB 5---ON/OFF 6画LM2596s外框点Place----Rectangle

pads 元件封装制作

PowerPCB元件制作在PowerPCB的元件库来说，很多人都会混淆一个问题，就是Part type和Part Decal 这两个概念。简单地说，放在PCB上面大家看得到的就是Part Decal，Part Type表示元件类型，是供导入网络表时对应的，这个和allegro中的symbol和drawing是一个意思。举个简单的例子，我在原理图中放了一颗电解电容假设名叫CE1，我就定它的footprint为CE1。而我在PCB中对这个电解电容做了两个对应的封装，一个叫CE1H11，这个是立式安装形式，另一个叫CE1L11，代表卧式封装。如果没有一个Part Type的东西也许我们会很困难去对应，但在PowerPCB中有了这个，我就定义一个Part Type叫做CE1，这个type指向立式和卧式两个封装，设一个优先，这样在导入网表的时候会抓到这个Type，两个封装就同时调用，PCB 布局的时候我们就可以根据需要自由地选择封装了。具体的作法在后面会讲到，我们先理解一下这个概念就可以了。对于PowerPCB中元件的制作，主要有以下一些方面的东西要注意 1. PAD的制作； 2. 丝印的制作； 3. 元件高度的定义； 4. Part type的对应；其中前面三项都是制作Part Decal，现在我们具体地讲一下元件制作的详细步骤。一．元件Decal的制作元件Decal的制作可以用手动的，对于一些标准件可以用系统提供的wizard来做。我们可以有两种方式进入元件Decal编辑窗口。 1. 打开PowerPCB，选择Tools?Decal Editor 2. 打开PowerPCB后，选择File?library…