数字倍频电路的研究与应用

摘要

本论文重点介绍了锁相环集成电路 CD4046的内部结构功能及特点 ,并给出在高倍锁相倍频器中的应用。叙述了锁相环的结构特点、工作原理及其应用，给出了一种利用锁相集成电路 CD4046及计数分频器CD4518 实现的310及3100倍频电路。

对各种倍频器进行了分析, 重点叙述了三极管倍频器和宽带倍频器, 并给出了典型工程应用的倍频电路。

并分别重点介绍了基于DDS的数字倍频器

利用DDS并结合等精度频率测量原理实现了周期性信号的数字倍频。倍频时通过单片机测出输入信号频率．并根据倍频系数算出倍频信号频率．最后利用DDS来产生所需的倍频信号。对倍频的原理、信号倍频的准确度作了理论分析，并通过实验验证了设计的正确性。

介绍了基于VHDL的数字倍频器

数字倍频电路的工作原理 ,分析了倍频器产生误差的原因 ,然后给出用 VHDL语言来实现数字倍频器的方法 ,并用 Max + plusⅡ通过仿真进行了验证。

以及单片数字锁相倍频电路

采用 AT89C2051单片机设计了一种单片锁相倍频电路，利用片内定时器和数字算法实现了对输入信号的同步锁相和倍频，并输出倍频信号。实验结果验证了设计的正确性。

最终CD4046集成锁相环路在脉宽测量装置中作为锁相倍频器的应用实例即一个64倍锁相倍频器

关键字：CD4046集成锁相环路，VHDL的数字倍频器，DDS的数字倍频器，三极管倍频器和宽带倍频器，单片锁相倍频电路。

Abstract

This paper focuses on the internal structure of PLL ICs CD4046 functions and features, and gives the lock in the high-power

With doubler application. PLL described the structural characteristics of the work and its application, gives a count of using a lock divider CD4518 IC CD4046 and realized 3 100 3 10 and the multiplier circuit

Various frequency multipliers are analyzed in this paper. Both triode frequency multiplier and broadband frequency multiplier techniques are covered in detail. In addition, some typical multiplying circuits for engineering usage are given.

Has realized the digital-frequency-multiplication of periodic signal based on the DDS and equal-precision frequency measurement ．The MCU determines the input signal frequency and calculates the frequency-multiplication-signal’s frequency according to the frequency multiplication number ，and produces the frequency-multiplication-signal’s using

DDS .The frequency multiplication principle and accuracy are analyzed, and has confirmed the design accuracy through the experiment．

Introduced digital frequency multiplier of circuits operating principle, an analysis of frequency multi2-plier have a reason for the error, and then gives by VHDL language to realize digital frequency multiplier method ,and Max + plus Ⅱ verifies through the simulation.

A single- chip digital phase-locking8051frequency- multiplier circuit is designed based on the AT89c2051.The circuit can track the input signal in- phase and output the frequency-multiplier signal. It is verified by the experiment results that VCC design is correct.

The necessity of that to provide a driving clock for the double-integrating A/D convertor by a phase locked loop frequency double is presented. And the double frequency error is analyzed and discussed emphatically. Finally, some useful conclusions are given.

At last, CD4046 integrated phase-locked loop in the final pulse width measuring device as an application example PLL frequency multiplier is a phase-locked frequency multiplier 64 times.

Keywords: CD4046 integrated phase-locked loop, digital frequency multiplier of circuits operating principle, the digital-frequency-multiplication of periodic signal based on the DDS, riode frequency multiplier and broadband frequency multiplier techniques, single- chip digital phase-locking8051frequency- multiplier.

目录

摘要...................................................................................................................... 错误！未定义书签。ABSTRACT.......................................................................................................... 错误！未定义书签。目录...................................................................................................................... 错误！未定义书签。

1. 绪论.................................................................................................................... 错误！未定义书签。

1.1数字倍频器技术现状 ................................................................................. 错误！未定义书签。

1.2数字倍频器研制的意义 (4)

2. 设计任务............................................................................................................ 错误！未定义书签。

2.1设计任务 ..................................................................................................... 错误！未定义书签。

2.2论文内容 ..................................................................................................... 错误！未定义书签。

3. CD4046组成的310及3100倍频器的设计 (6)

3.1数字倍频器的工作原理 (6)

3.2CD4046芯片的介绍 (8)

3.3数字倍频器的设计方法 (12)

3.4CD4518芯片的介绍 (14)

3.5小结 (15)

4. 数字倍频器的分类及研究 ........................................................................... 1错误！未定义书签。

4.1基于DDS的数字倍频器 ........................................................................... 1错误！未定义书签。

4.2基于VHDL的数字倍频器 (20)

4.3锁相环数字倍频器 (24)

4.4小结 (34)

5. 数字倍频器的应用.......................................................................................... 错误！未定义书签。5 5.1CD4046在脉宽测量装置中作为锁相倍频器的应用. (35)

致谢 (36)

参考文献 (37)

1．绪论

1.1数字倍频器的技术现状

1 倍频器的基础及分析实现倍频是以电路的非线性现象为基础,电路的非线性现象可分为电阻非线性和电抗非线性。电阻非线性即阻抗可变, 也就是直流电流与电压之间具有非线性静态关系。例如pn结在射频频率上就呈现这种特性。双极晶体管和砷化镓场效应晶体管均可用作非线性电阻倍频器件。

有关资料证明在实现整数倍倍频时, 采用正的两端非线性电阻, 能达到的最高效率是 , N 为倍频次数。然而在三端非线性电阻倍频器, 如C 类双极晶体管或场效应放大器中,把输出电路调谐到输入频率的N 次谐波时, 可实现有增益的倍频。电路的非线性现象还有电抗非线性, 用电抗非线性时, 有关资料证明其最高理论效率为100%。经典的非线性电抗微波器件应是变容二极管, 利用它与电压有关的耗尽层电容, 该电容在负偏压作用下呈高Q 非线性电抗。在电荷储存二极管 (即阶跃恢复二极管) 的情况下, 非线性来自扩散电容, 所以它在加正偏压的情况下也是很重要的。在容抗与电压有关所有变容管器件中, 根本的机理是电荷与电压的非线性关系。

倍频器是多种多样的, 一般用以下七种方法来实现倍频:

a1 用二极管p n 结的静态非线性V —I关系, 即非线性电阻产生谐波;

b1 用双极晶体管的非线性, 即C 类放大器产生谐波, 同时还有增益;

c1 用As FET 管得到具有增益的倍频器；

d1 用宽带单片放大器的非线性产生谐波,并放大谐波构成宽带倍频器;

e1 振荡器被注入锁定在基准频率的N 次谐波上, 实现倍频;

f1 用变容二极管的非线性电抗实现参量倍频;

g1 用阶跃恢复二极管产生谐波, 做高次倍频。

设计倍频器时, 还应注意倍频器引起的相位噪声变坏和附加噪声的增加。一般说来, 当给定一个倍频次数和与之有关的功率效率后,应合理设计输入频率的射频功率, 使倍器的输出信号的信噪比不应变坏, 以不影响输出相位噪声。做到这一点, 要求输入功率一般并不太大。但是在以获得输出功率为目的的倍频器,其输入功率往往可以达到几瓦, 以获得更高频率的输出功率。以上两种倍频器各有优缺点, 当工作在倍频次数较小情况下, 可以用晶体三极管、FET管及宽带放大器等方法来实现倍频。当倍频次数较高时,

应优先采用阶跃恢复二极管来倍频。晶体三极管, FET 管及宽带放大器等倍频电路, 价格便宜, 简单易行, 一般为变电阻类型,所以电路稳定, 温度特性好。而阶跃恢复二极管为参量倍频, 一般电路复杂, 电路稳定性差,温度特性也差, 但可实现高次倍频。

2 参量倍频器

参量倍频器一般是利用非线性电容, 即电荷与电压的非线性关系来实现, 常用的器件有变容二极管和阶跃恢复二极管。图1 给出了简化的非线性等效电路。图中Cj (V) 为耗尽层电容, Cd (V) 为扩散电容, R j (V) 为非线性结电阻, R S 为串联电阻, CP 为管壳和安装结构电容, L P 为引线电感。变容管倍频一般倍频次数低, 以提高效率获得大输出功率为目的的倍频器。为了有更高的效率, 引入空闲电路等措施, 使电路较复杂。而阶跃恢复二极管倍频器多半用于高次倍频,

图1 变容管、阶跃恢复二极管的非线性等效电路

产生更高的微波功率。详细的分析论证参考资料已有详细分析。一般要有输出带通滤波器, 脉冲发生器及输入功率激励器和输入输出匹配网络组成。因资料较多本文不多述。

3 三极管倍频器

三极管倍频器是利用pn 结的非线性电阻产生谐波, 即C 类放大器输出调谐到N 倍的入频率上。所以这种倍频器单向性、隔离性好,并有增益。三极管倍频器一般由双极晶体管和场效应三极管构成, 倍频次数不可能太高, 一般N 小于20 左右, 30 倍以上不太可能。用双极结晶体管倍频器产生C 波段以下的输出频率是非常简单的, 成本也低, 是频率源中常用的电路, 具体工程适用电路在第6 节中介绍。用场效应三极管倍频器可产生高达几十GHz 的输出频率, 同时提供较高的效率和较宽的工作频带, 不需要空闲电路, 对输入功率要求较低。

4 宽带倍频器

现代频率源中, 尤其频综源, 常常要求宽频带倍频, 参量倍频器很难实现宽带倍频。变电阻倍频器往往受输入输出匹配电路的带宽限制, 带宽也不会太宽。在工程研制过程中, 发现用目前常用的单片宽带放

大器做宽带倍频器效果很好, 成本低, 带宽宽, 可达倍频程。详细电路也由第6 节给出。用单片宽带放大器做宽带倍频器的主要机理是非线性电阻产生谐波, 使输出调谐到谐波上, 由于输入输出电路都是宽带的, 所以可实现宽带倍频。

5 倍频器中的杂散和相噪

有关资料已证明倍频器中的杂散和相噪均按201gN 变坏。在工程实践中也完全证明了这一点, 倍频器的附加相噪并不大。但应注意的是, 当输入相噪很低, 即输入信噪比很高时, 对输入信号处理不当会使相噪变坏。它要求输入信号不应太小。在高次倍频中, 输入信号功率太小, 使倍频后输出信号太小, 影响输出信噪比, 也会使相噪变坏。

6 倍频器电路

二极管倍频电路已广泛应用于各种电子系统中。在低次、高效率倍频电路中, 用三极管

和单片放大器实现会更好。下面推荐一部分工程中常用的倍频电路。

a1 双极晶体管窄带倍频电路由图 2 给出。由图2 看出调整发射极电阻值可实现2 到8 倍频。目前由于晶体三极管性能的提高, 2GHz 以下的电路均可用集总参数来实现。当输入信号较大时, 电路变为图3 所示。调整发射极电阻值, 可使倍频效果最佳。

图2 三极管五倍频电路图

图3 大信号三极管倍频器

b 单片放大器做倍频器, 电路如图 4 所示, 由图4 看出, 调整输出匹配电路, 使输出频率匹配。这种倍频器可实现2～ 5 次倍频。频率可到X 波段。输出加窄带滤波器可实现窄带倍频。不加滤波器或加宽带滤波器可实现宽带倍频器。

图4 单片放大器倍频器

7 结束语

多年来的工程设计和工程实践证明了用三极管和单片放大器倍频效率高, 有增益, 工程稳定性好, 电路简单, 成本低, 容易调整实现。给出的电路都是工程常用电路, 有实用价值。

1.2数字倍频器研制的意义

在信号处理领域，为了得到周期信号的准确频谱，要求截取的数据长度应为信号周期的整数倍，可使用倍频器来实现。倍频器的功能即为在两脉冲之间等间隔地插入一定数量的脉冲，使经过倍频器的信号输出频率为其输入频率的整数倍。对信号实现倍频可以有很多方法，就最简单的倍频来说，可以将一列数字信号进行适当的延迟，然后再与原始信号相异或，生成的信号为原始信号的倍频。数字倍频电路和数字分频电路一样，用于成倍变换数字信号频率即单位时间脉冲数。数字倍频电路由于结构简单，高效地成十倍，百倍。。。提高数字信号频率，在一定特定场合有着重要应用

倍频电路在通信系统及其它电子系统里均有广泛的应用，举例如下

①对振荡器输出进行倍频，得到更高的所需振荡频率。这样，一则可以降低主振的振荡频率，有利于

提高频率稳定度；二则可以大大提高晶振的实际输出频率，因为晶体受条件的限制不可能做到很高频率。

②在调频发射系统里使用倍频电路和混频电路可以扩展调频信号的最大线性频偏。

③采用几个不同的倍频电路对同一个振荡器输出进行倍频，可以得到几个不同频率的输出信号。

④在频率合成器里，倍频电路是不可缺少的组成部分。

2设计任务

2.1设计任务

首先根据所学知识，运用数字电路，首先设计310及3100倍频电路，第二，发挥所学知识，自己选择设计倍频器的应用电路，考虑如何将所设计的倍频应用在具有某种实用功能的装置中。

设计参数：

1.DC电源电压，5V/采用TTL IC or 10V/采用CMOS IC

2.基频 1KHz

3.310倍频及3100倍频

4.设计倍频器的简单应用电路

设计用软件验证数字倍频部分电路工作结果。论述由倍频器构成的实用装置各部分的功能的工作原理，以及设计能达到的技术指标。如产生振荡的基频频率，倍频频率，脉冲幅度，倍频控制等，以及应用设计的用途和有关数据。完成总体框图和电子线路图。用软件模拟（数字电路部分）来验证结果。

2.2论文内容

论文概述研制倍频器的意义，技术现状。首先设计由CD4046组成的310及3100倍频器的设计，数字倍频器的分类和研究，分别论述了基于DDS的数字倍频器，基于VHDL的数字倍频器,锁相环数字倍频电路，最后研究了数字倍频器的应用，并设计出倍频器的简单应用电路。

3.CD404 6组成的310及3100倍频器的设计

3.1数字倍频电路的原理

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。低通滤波器三部分组成,如图1所示。压控振荡器的输出接至相位比较器的一个输入端,其输出频率的高低由低通滤波器上建立起来的平均电压大小决定。施加于相位比较器另一个输入端的外部输入信号与来自压控振荡器的输出信号相比

较,比较结果产生的误差输出电压UΨ正比于和两个信号的相位差,经过低通滤波器滤除高频分量后,得到一个平均值电压。这个平均值电压朝着减小VCO输出频率和输入频率之差的方向变化,直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同,两相位差保持恒定（即同步）称作相位锁定。

pll原理图

CD4046工作原理：输入信号从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号与输入信号作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4及C2滤波后得到一控制电压加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。VCO的输出又经除法器再进入相位比较器Ⅰ，继续与进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相位锁定。若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘述。

●压控振荡器:它附有跟随器 ,输入受禁止端 Ink 控制 ,当 Ink 为高电平时 , VCO 被封锁。

VCO 部分需要一个外接电容 C1 和外接电阻 R1、R2 , 电阻 R1 和电容 C1 决定VCO 的频率范围 , 电阻 R2 可以使 VCO 的频率得到补偿。振荡频率不仅和电源电压有关 ,而且还与外接电阻电容的数值有关。源极跟随器在 VCO 输入电压作用下由脚 10输出解调信号。如果使用这一端时 ,应从脚 10 到 VSS 外接一个电阻 R3(R3 ≥10kΩ) 作为负载 ,如果不使用这个端子 ,可以断开。VCO 输出可以直接与相位比较器连接 , 也可以通过分频器连到相位比较器的输入端。

●相位比较器: 相位比较器 I 是异或门 , 使用时要求输入信号的占空比为50 %, 当输入端无信号时(只有 VCO 信号) ,相位比较器 I 输出 1/ 2VDD 电压 ,使VCO 在中心频率处振荡。相位比较器 I的捕捉范围取决于低通滤波器的特性 ,适当选择低通滤波器可以得到较大的捕捉范围。相位比较器Ⅱ只是在输入信号的上升沿起作用 , 所以不要求波形占空比为50 %。相位比较器Ⅱ的捕捉范围与低通滤波器 RC 的数值无关。

3．2 CD4046芯片的介绍

下图是CD4046的引脚排列，采用16脚双列直插式，各管脚功能：

1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压管负极

CD4046典型应用电路

图6是用CD4046的VCO组成的方波发生器，当其9脚输入端固定接电源时，电路即起基本方波振荡器的作用。振荡器的充、放电电容C1接在6脚与7脚之间，调节电阻R1阻值即可调整振荡器振荡频率，振荡方波信号从4脚输出。按图示数值，振荡频率变化范围在20Hz至2kHz。

CD4046的VCO方波发生器

图 6

图7是CD4046锁相环用于调频信号的解调电路。如果由载频为10kHz组成的调频信号，用400Hz音频信号调制，假如调频信号的总振幅小于400mV时，用CD4046时则应经放大器放大后用交流耦合到锁相环的14脚输入端环路的相位比较器采用比较器Ⅰ，因为需要锁相环系统中的中心频率f0等于调频信号的载频，这样会引起压控振荡器输出与输入信号输入间产生不同的相位差，从而在压控振荡器输入端产生与输入信号频率变化相应的电压变化，这个电压变化经源跟随器隔离后在压控振荡器的解调输出端10脚输出解调信号。当VDD为10V，R1为10kΩ，C1为100pF时，锁相环路的捕捉范围为±0.4kHz。解调器输出幅度取决于源跟随器外接电阻R3值的大小。

CD4046锁相环调频信号的解调电路

图 7

3.3数字倍频电路的设计方法

图8用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时，f2可能不等于f1，假定f2

1脚相位输出端,环路入锁时为高电平,环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端,高电平时禁止,低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端,用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。

图8

4.100倍频电路

图8用CD4046与BCD加法计数器CD4518构成的100倍频电路。刚开机时,f2可能不等于f1,假定

f2

3.4 CD4518芯片的介绍

CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。

CD4518引脚功能(管脚功能)如下：

1CP、2CP：时钟输入端。

1CR、2CR：清除端。

1EN、2EN：计数允许控制端。

1Q0～1Q3：计数器输出端。

2Q0～2Q3：计数器输出端。

Vdd：正电源。

Vss：地。

CD4518是一个同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}.该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。

CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入,此时EN端为高电平（1）,若用时钟下降沿触发,信号由EN输入,此时CP端为低吨平（0）,同时复位端Cr也保持低电平（0）,只有满足了这些条件时,电路才会处于计数状态.否则没办法工作。

将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。需要指出，CD4518未设置进位端，但可利用Q4做输出端。有人误将第一级的Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USS。

3.5 小结

CC4046的14管脚为信号频率输入端，其4脚为压控振荡器振荡信号输出端，3脚为锁相环电路信号输入端。在IC1的4与3脚之间连接有IC2，也就是说，IC2组成的电路连接在IC1的反馈电路之中。

IC2及其外围的引脚连接方式构成了两个分频器，这两个分频器的分频比为100，它的一个计数器将IC1的4脚输出送来的VCO信号经10分频后，再由另一个计数器10分频，所以总分频比为100倍。因此，当在IC1的4脚输入f信号时，在输出端即可得到所需的频率，该频率即为：

F0=100f

如果需要将输入信号的频率扩展10倍，则不必改动IC1,只要用CC4518的一个计数器作10分频，就可以组成10分频

数字时钟显示电路图

数字时钟显示电路图 发布: | 作者: | 来源: liuxianping | 查看:3663次 | 用户关注： 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分别为xl【、xt￡、 m x?X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到 数字时钟以时、分、秒显示时刻，共用六个数码管，本例采用共阳极数码管，用三极管控制电源的通断。 工作原理：6个数码管的字型段输入端(a、b、c、d、e、f，g)全部并接到译码器相应的输出端。 电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分 别为xl【、xt￡、 m x? X2n x2z、x2h x2‘，?，x 、x x 、x 相应的每一位都接到 4个6选1的选择器上，选择器输出共4位接到译码器的输入端(y 、y 、y 、Y )上。数码管及与之对应要显示的计数器，由Q]、、的编码(BCD码)进行循环选择例如，当Q 、 1

、均为?0 时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同 时，六选一选择器对应的输出分别为Y y— y Xs—x X —x 。这时译码器的输 出a，b，??，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点 亮，显示第一个计数器的状态(x 、x 。、xX )。同理，当Q 、Q Q 为001”时，第二 个数码管点亮，显示第二个计数器的状态。依此类推，到第六个数码管断电后，接着第一个又开始点亮。如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时 加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。由于数码管电流很大，一 般小型管各段全亮时，大约要150mA～200mA 采用静电显示，此例中就要大于1A的 电流。这对长期工作的时钟很不经济，对于大型数码管会更加严重。此外，采用动态显示，数 码管的寿命与静态相比也相应延长Ⅳ 倍(本例为6倍)。

数字电路及其应用(一)

数字电路及其应用(一) 编者的话当今时代，数字电路已广泛地应用于各个领域。本报将 在“电路与制作”栏里，刊登系列文章介绍数字电路的基本知识和应用实例。 在介绍基本知识时，我们将以集成数字电路为主，该电路又分TTL和CMOS 两种类型，这里又以CMOS集成数字电路为主，因它功耗低、工作电压范围宽、扇出能力强和售价低等，很适合电子爱好者选用。介绍应用时，以实 用为主，特别介绍一些家电产品和娱乐产品中的数字电路。这样可使刚入门的 电子爱好者尽快学会和使用数字电路。一、基本逻辑电路 1.数字电路 的特点 在电子设备中，通常把电路分为模拟电路和数字电路两类，前者涉及模 拟信号，即连续变化的物理量，例如在24小时内某室内温度的变化量；后者 涉及数字信号，即断续变化的物理量，如图1所示。当把图1的开关K快速通、断时，在电阻R上就产生一连串的脉冲(电压)，这就是数字信号。人们把用来 传输、控制或变换数字信号的电子电路称为数字电路。数字电路工作 时通常只有两种状态：高电位(又称高电平)或低电位(又称低电平)。通常把高电 位用代码“1”表示，称为逻辑“1”；低电位用代码“0”表示，称为逻辑“0”(按正逻 辑定义的)。注意：有关产品手册中常用“H”代表“1”、“L”代表“0”。实际的数字 电路中，到底要求多高或多低的电位才能表示“1”或“0”，这要由具体的数字电 路来定。例如一些TTL数字电路的输出电压等于或小于0.2V，均可认为是逻 辑“0”，等于或者大于3V，均可认为是逻辑“1”(即电路技术指标)。CMOS数字 电路的逻辑“0”或“1”的电位值是与工作电压有关的。讨论数字电路问 题时，也常用代码“0”和“1”表示某些器件工作时的两种状态，例如开关断开代 表“0”状态、接通代表“1”状态。 2.三种基本逻辑电路

数字按键显示电路

目录 摘要 (1) 1.设计内容及要求 (2) 1.1设计的基础要求 (2) 1.2设计的具体要求 (2) 2.电路方案的设计及论证 (2) 2.1电路设计过程分析 (2) 2.2电路的原理框图: (3) 2.3元器件和芯片选择及芯片原理说明 (3) 2.3.1 编码器 (3) 2.3.2 与非门芯片 (4) 2.3.3 与门芯片 (5) 2.3.4 非门芯片 (6) 2.3.5 信号锁存芯片 (7) 2.3.6 译码显示芯片 (9) 2.4 设计电路方案一 (9) 2.4.1 方案一电路图 (10) 2.4.2 原理说明 (10) 2.5设计电路方案二 (11) 2.5.1方案二电路图 (12) 2.5.2 原理说明 (12) 3.硬件电路的设计与制作及调试 (15) 3.1电路仿真 (15) 3.1.1Proteus软件介绍 (15) 3.1.2电路仿真过程及分析 (15) 3.2 电路实物的制作与调试 (19) 3.2.1 电路连接前的注意事项 (19) 3.2.2 电路连接过程 (20) 3.2.3 电路的测试和纠错 (20) 4.设计总结 (21) 5.收获和体会 (22) 参考文献 (23) 附录元件表 (24)

摘要 数字电子技术的应用现在已经渗透到了人们日常生活的各个方面中，了解并运用基础的数字电路知识和技能应当成为当代大学生应掌握的能力之一，同时这也是紧跟时代科技步伐，培养与时俱进精神的一个要求。 本文对一个简单的数字逻辑功能电路进行设计，从最开始的电路功能分析，到电路方案的设计再到电路原理的说明，以及后续的硬件电路的仿真、制作和调试。全面的对所学电工电子技术知识进行一次整合和运用。其中对电路的功能原理和电路的仿真及硬件制作会有重点的介绍，在此基础上介绍仿真所需要的软件、硬件制作时的具体元件的选取等内容。 文章最后就本次电工电子课程设计的过程进行总结，并谈谈得到的收获及感想。 关键字: 按键扫描仿真电路制作

数字电路设计实例

数字电路综合设计案例 8.1 十字路口交通管理器 一、要求 设计一个十字路口交通管理器，该管理器自动控制十字路口两组红、黄、绿三色交通灯，指挥各种车辆和行人安全通过。 二、技术指标 1、交通管理器应能有效操纵路口两组红、黄、绿灯，使两条交叉道路上的车辆交替通行，每次通行时间按需要和实际情况设定。 2、在某条道路上有老人、孩子或者残疾人需要横穿马路时，他们可以举旗示意， 执勤人员按动路口设置的开关，交通管理器接受信号，在路口的通行方向发生转换时，响应上述请求信号，让人们横穿马路，这条道上的车辆禁止通行，即管理这条道路的红灯亮。 3、横穿马路的请求结束后，管理器使道口交通恢复交替通行的正常状态。 三、设计原理和过程： 本课题采用自上而下的方法进行设计。 1．确定交通管理器逻辑功能 ⑴、十字路口每条道路各有一组红、黄、绿灯，用以指挥车辆和行人有序地通行。其中红灯亮表示该条道路禁止通行；黄灯亮表示停车；绿灯亮表示通行。因此，十字路口车辆运行情况有以下几种可能： ①甲道通行，乙道禁止通行； ②甲道停车线以外的车辆禁止通行（必须停车），乙道仍然禁止通行，以便让甲道停车线以内的车辆安全通过； ③甲道禁止通行，乙道通行； ④甲道仍然不通行，乙道停车线以外的车辆必须停车，停车线以内的车辆顺利通行。 ⑵、每条道路的通车时间（也可看作禁止通行时间）为30秒~2分钟，可视需要和实际情况调整，而每条道路的停车时间即黄灯亮的时间为5秒~10秒，且也可调整。 ⑶、响应老人、孩子或残疾人特殊请求信号时，必须在一次通行—禁止情况完毕后， 阻止要求横穿的那条马路上车辆的通行。换句话说，使另一条道路增加若干通行时间。 设S1和S2分别为请求横穿甲道和乙道的手控开关，那么，响应S1或S2的时间必定在甲道通乙道禁止或甲道禁止乙道通两种情况结束时，且不必过黄灯的转换。这种规定是为了简化设计。 由上述逻辑功能，画出交通管理器的示意图如图8-1所示，它的简单逻辑流程图如图8-2所示。示意图中甲道的红、黄、绿灯分别用R、Y、G表示，而乙道的红、黄、绿灯分别用r、y、g表示。简单逻辑流程图中设定通行（禁止）时间为60秒，停车时间为10秒。

数字显示电路设计说明

物理与电子工程学院 《数字电路》课程设计报告书 设计题目：数字显示电路设计 专业：自动化 班级： 10级1班 学生:想 学号: 2110341106 指导教师：胡林 年月日

物理与电子工程学院课程设计任务书 专业：自动化班级： 10级2班

摘要 采用动态扫描的方式实现设计要求。动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并联，段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管的位选线都处于选通状态的话，6位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。 MAX+PLUS II 是一个完全集成化的可编程逻辑环境，能满足用户各种各样的设计需要。它支持Altera公司不同结构的器件，可在多平台上运行。MAX+PLUS II 具有突出的灵活性和高效性，为设计者提供了多种可自由选择的设计方法和工具。 丰富的图形界面，可随时访问的在线帮助文档，使用户能够快速轻松地掌握和使用MAX+PLUSII软件。 MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日完成实现设计项目的多次修改，直至最终设计定型。 MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。 关键词：数字显示电路；动态扫描；段码

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

数字加法显示电路

设计题目：数字加法显示电路 实 验 报 告 班级： 学号： 姓名： 小组成员： 设计日期：2011.5.18

数字加法显示电路 一、设计目的： 通过设计一个四位数字加法显示电路，充分了解与掌握组合逻辑电路的设计过程。以及达到一下目的： 1、掌握电路板的初级焊接技术； 2、掌握组合逻辑电路的基本设计过程与方法； 3、了解基本电子芯片的使用； 4、实现组合逻辑电路设计的理论与实际相结合； 5、可以尝试制作PCB板； 6、进一步学习电路的调试与 二、设计要求： 用加法器，比较器，译码器与七段数码管设计一个四位数字加法显示电路。 要求：使用加法器输入两个两位二进和，通过与比较器比较，实现电子屏幕只能够显示小于10的数字。 三、方案论证与比较： 方案1： 方案2：

方案论证：由于方案2线路较复杂，焊接过程中容易出错。不利于检测单个元器件是否能够正常运行。而方案一中，将比较器输入端高低电平单独连接，便于焊接与控制、调试，故选择方案1。 四、设计原理和电路图： 设计原理：用八个单刀双掷开关通过高低电平控制输入端，再由加法器输出两数之和，输出结果与比较器进行比较，结果小于10则由显示译码器传递数据给七段显示器显示输出数字；若输出结果大于等于10，小于等于15，通过与比较器比较，大于10的不输出，则不显示；若输出结果大于15的，则不参与比较。 电路图：（见附录）。 五、硬件制作与调试： 实验材料：电路板，插槽，七段显示器，加法器（74283），比较器（7485），显示译码器（4511），非门，与门，8个单刀双掷开关，7个200 千欧电阻。 制作过程：根据设计的电路框架结构图，在限有的电路板进行合理的排布。 依据设计原理对照元器件参数合理的连接。其中用万用表，选择 二极管档位对气短数码管测量，找出各个引脚。焊接时尽可能保 证一次焊接，不能直接焊接点进行线路跳焊。完成后用万能表测 有关元件是否有损换。

数字显示电路设计讲课教案

数字显示电路设计

物理与电子工程学院 《数字电路》课程设计报告书 设计题目：数字显示电路设计 专业：自动化 班级： 10级1班 学生姓名:李想 学号: 2110341106 指导教师：胡林 年月日

物理与电子工程学院课程设计任务书 专业：自动化班级： 10级2班

摘要 采用动态扫描的方式实现设计要求。动态扫描显示需要由两组信号来控制：一组是字段输出口输出的字形代码，用来控制显示的字形，称为段码；另一组是位输出口输出的控制信号，用来选择第几位数码管工作，称为位码。各位数码管的段线并联，段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管的位选线都处于选通状态的话，6位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符，就必须采用扫描显示方式，即在某一时刻，只让某一位的位选线处于导通状态，而其它各位的位选线处于关闭状态。同时，段线上输出相应位要显示字符的字型码。这样在同一时刻，只有选通的那一位显示出字符，而其它各位则是熄灭的，如此循环下去，就可以使各位数码管显示出将要显示的字符。 MAX+PLUS II 是一个完全集成化的可编程逻辑环境，能满足用户各种各样的设计需要。它支持Altera公司不同结构的器件，可在多平台上运行。MAX+PLUS II 具有突出的灵活性和高效性，为设计者提供了多种可自由选择的设计方法和工具。 丰富的图形界面，可随时访问的在线帮助文档，使用户能够快速轻松地掌握和使用MAX+PLUSII软件。 MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日内完成实现设计项目的多次修改，直至最终设计定型。MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。 关键词：数字显示电路；动态扫描；段码

数字逻辑与数字系统应用案例、实例

数字逻辑与数字系统 （1）多路彩灯控制器的设计 一、实验目的 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．作为课程实验与毕业设计的过度，课程设计为两者提供了一个桥梁。二、任务和要求 实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。 （1）彩灯控制器设计要求 设计一个8路移存型彩灯控制器，要求： 1. 彩灯实现快慢两种节拍的变换； 2. 8路彩灯能演示三种花型（花型自拟）； 3. 彩灯用发光二极管LED模拟； 4. 选做：用EPROM实现8路彩灯控制器，要求同上面的三点。 （2）课程设计的总体要求 1．设计电路实现题目要求； 2．电路在功能相当的情况下设计越简单越好；

3. 注意布线，要直角连接，选最短路径，不要相互交叉； 4. 注意用电安全，所加电压不能太高，以免烧坏芯片和面包板。 三、设计方案 （1）总体方案的设计 针对题目设计要求，经过分析与思考，拟定以下二种方案： 方案一：总体电路共分三大块。第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。 主体框图如下： 方案二：在方案一的基础上将整体电路分为四块。第一块实现花型的演示； 第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。 并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。 主体框图如下： （2）总体方案的选择 方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。这样设计，其优点在于：设计思想比较简单。元件种类使用少，且

数字电路的应用

数字电路的应用 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。 数字电路是以二值数字逻辑为基础的，其工作信号是离散的数字信号。电路中的电子晶体管工作于开关状态，时而导通，时而截止。数字电路的发展与模拟电路一样经历了由电子管、半导体分立器件到集成电路等几个时代。但其发展比模拟电路发展的更快。从60年代开始，数字集成器件以双极型工艺制成了小规模逻辑器件。随后发展到中规模逻辑器件；70年代末，微处理器的出现，使数字集成电路的性能产生质的飞跃。 数字集成器件所用的材料以硅材料为主，在高速电路中，也使用化合物半导体材料，例如砷化镓等。逻辑门是数字电路中一种重要的逻辑单元电路。TTL 逻辑门电路问世较早，其工艺经过不断改进，至今仍为主要的基本逻辑器件之一。随着CMOS工艺的发展，TTL的主导地位受到了动摇，有被CMOS器件所取代的趋势。近几年来，可编程逻辑器件PLD特别是现场可编程门阵列FPGA的飞速进步，使数字电子技术开创了新局面，不仅规模大，而且将硬件与软件相结合，使器件的功能更加完善，使用更灵活。数字电路或数字集成电路是由许多的逻辑门组成的复杂电路。与模拟电路相比，它主要进行数字信号的处理（即信号以0与1 两个状态表示），因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。一个数字系统一般由控制部件和运算部件组成，在时脉的驱动下，控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器，数字电路可以和模拟电路互相连接。 分类 按功能来分： 1、组合逻辑电路 简称组合电路，它由最基本的逻辑门电路组合而成。特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。 2、时序逻辑电路 简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时

星期历数字显示电路

摘要： 星期历电路实际上是一种7进制计数电路，它可以用普通的数字集成电路来组成，而组成的方法也有多种。以下为采用555定时器产生脉冲信号，然后通过加、减计数器CD40192制成的7进制计数器与CD4511 BCD锁存、7段译码、驱动器相配合组成的星期历电路。 关键词：星期历数 555定时器 CD40192 CD4073 CD4511 Abstract: Calendar week of the circuit is actually a binary counting circuit 7, which can be used to form an ordinary digital integrated circuits, which consists of a variety of methods. Following is a pulse signal generated by timer 555, and then add, subtract 7 into binary counter CD40192 CD4511 BCD counter with latch, 7-segment decoder, matching the composition of the drive circuit calendar week. Key words:week listing the 555 timer ,CD40192,CD4073，CD451 一、555定时器 555定时器是一种模拟电路和数字电路相结合的中规模集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成单稳态触发器和多谐振荡器，以及不需外接元件就可组成施

确定版的50个典型经典应用电路实例分析

电路1简单电感量测量装置 在电子制作和设计，经常会用到不同参数的电感线圈，这些线圈的电感量不像电阻那么容易测量，有些数字万用表虽有电感测量挡，但测量范围很有限。该电路以谐振方法测量电感值，测量下限可达10nH，测量范围很宽，能满足正常情况下的电感量测量，电路结构简单，工作可靠稳定，适合于爱好者制作。 一、电路工作原理 电路原理如图1（a）所示。 图1简单电感测量装置电路图 该电路的核心器件是集成压控振荡器芯片MC1648，利用其压控特性在输出3脚产生频 值，测量精度极高。 率信号，可间接测量待测电感L X BB809是变容二极管，图中电位器VR1对+15V进行分压，调节该电位器可获得不同的电压输出，该电压通过R1加到变容二极管BB809上可获得不同的电容量。测量被测电感L X 时，只需将L X接到图中A、B两点中，然后调节电位器VR1使电路谐振，在MC1648的3脚会输出一定频率的振荡信号，用频率计测量C点的频率值，就可通过计算得出L 值。 X 电路谐振频率：f0=1/2π所以L X=1/4π2f02C LxC 式中谐振频率f0即为MC1648的3脚输出频率值，C是电位器VR1调定的变容二极管的电容值，可见要计算L X的值还需先知道C值。为此需要对电位器VR1刻度与变容二极管的对应值作出校准。 为了校准变容二极管与电位器之间的电容量，我们要再自制一个标准的方形RF（射频）电感线圈L0。如图6—7(b)所示，该标准线圈电感量为0.44μH。校准时，将RF线圈L0接在图（a）的A、B两端，调节电位器VR1至不同的刻度位置，在C点可测量出相对应的测量值，再根据上面谐振公式可算出变容二极管在电位器VR1刻度盘不同刻度的电容量。附表给出了实测取样对应关系。 附表振荡频率（MHz）98766253433834

数字日历电路的设计

课程设计报告 课程名称：数字日历电路的设计 专业/班级：通信工程 姓名：王平 学号：0930******** 指导教师：栾华东

目的与要求 (1)设计基准脉冲电路产生的信号； (2)能进行年、月、日的计时以及独立的时间显示电路； (3)能进行星期的显示； (4)快速校时； (5)充分结合和利用所学的内容来完成； (6)选作内容 ○1可以进行某年某月某日的备忘预设置，到达备忘日期后，该日期可以以4Hz的频率闪动； ○2可以进行某年某月某日的备忘预设置，到达备忘日期后，报警灯闪动。 原理及方案 （1）多谐振荡器电路：这里利用了555定时器和RC组成的多谐振荡器,产生1kHz的信号。 （2）分频器电路：利用三片74LS90集成芯片构成分频器将1kHz信号分频得到1Hz的秒脉冲信号，同时再利用一片74LS90芯片得到2Hz的校时信号。 （3）校时电路：利用一个开关和或门逻辑元器件组合而成。可以分别对时间和年、月、日等进行校时。 （4）译码显示器：采用了共阴极的七段数字显示器，和译码器74LS48集成芯片组合成。 （5）时、分、秒计数电路：分别用两片74LS90集成芯片组成24进制、60进制、60进制作为时间的计数，均从0开始计数。

（6）星期计数电路：由74LS161构成的，从1开始计数到6，然后跳到8(星期日)，完成一个星期的计数。 （7）年、月、日计数电路：年份的计数用4片74LS90构成104进制计数，月份由两片74LS90构成12进制并从1开始计数，而日也用74ls90构成经过数据选择器74LS151根据月份进行大月31进制、小月30进制、二月29进制的计数。 （8）备忘录预设置电路：由计数器、译码器和显示器构成可以对某日某月的设置。 （9）报警灯闪动系统：通过比较器74LS85对预设置和当前日期比较，相等时输出信号使灯闪动。 原理方框图如下：

数字显示电路

数字电子技术综合实验一 数字显示电路 组员： 目录 一、实验目的…………………………………………………….

3 ●二、设计要求…………………………………………….. 4 ●三、各模块设计方案……………………………………. 5 ●四、电路的焊接成型及工作检测 (14) ●五、实验感想及问题………………………..…………. 14

六、元件清单及制作费 用 (21) 一、实验目的 数字显示电路实验将传统的4个分离的基本实验，即基本门电路实验，编码器、显示译码器、7段显示器实验，加法器实验和比较器实验综合为‘—个完整的设计型的组合电路综合实验。通过本实验，要求我们熟悉各种常用MSI组合逻辑电路的功能与使用方法，学会组装和调试各种MSI组合逻辑电路，掌握多片MSI、SSI组合逻辑电路的级联、功能扩展及综合设计技术，使我们具有数字系统外围电路、接口电路方面的综合设计能力。 本次实验的目的为： 1、掌握基本门电路的应用，了解用简单门电路实现控制逻辑。 2、掌握编码、译码和显示电路的设计方法。 3、掌握用全加器、比较器设计电路的方法。

二、设计要求 操作面板左侧有16个按键，编号为0到15，另正面板右侧配2个共阳7段显示器，操作面板图如图1所示。 图1：显示电路面板示意图 设计一个电路：当按下小于10的按键后，右侧低位7段显示器

显示数字，左侧7段显示器显示0；当按下大于9的按键后，右侧低位7段显示器显示个位数字，左侧7段显示器显示l。若同时按下几个按键，优先级别的顺序是15到0。现配备1个4位二进制加法器74LS283，2个8线-3线优先编码器74LSl48，2个四2输入与非门74LS00，一个非门7404，2个显示译码器74LS47。 三、各模块设计方案 该数字显示电路为组合逻辑电路，可分为编码、译码和显示电路以及基本门电路、全加器电路。实验采用的主要器件有1个4位二进制加法器74LS283，2个8线-3线优先编码器74LSl48，2个四2输入与非门74LS00，一个非门7404，2个显示译码器74LS47。 1.各种芯片的功能介绍如下： ①8—3线优先编码器74LSl48简介 在数字系统中，常采用多位二进制数码的组合对具有某种特定含义的信号进行编码。完成编码功能的逻辑部件称为编码器。编码器有

数字电子技术的应用

龙源期刊网 https://www.wendangku.net/doc/cb17817481.html, 数字电子技术的应用 作者：尹润翔 来源：《电子技术与软件工程》2017年第10期 数字电路中逻辑门电路是最基本的电路逻辑元件。所谓“门”就是一种开关，它能按照某些条件去控制电子信号的通过或不通过。门电路的信号输入和信号输出之间存在一定的逻辑关系（因果关系），所以门电路又称为逻辑门电路。门电路的基本逻辑关系为“与”、“或”、“非”三种。通过这三种关系，可以实现多种多样的功能。而对于传统的机械手表来说，它的功能单一。所以可以通过数字电子技术是它的功能更加丰富，更符合人们生活的需要。例如，除了传统机械手表的功能；显示时间之外，还可以增加显示日期，秒表计时，定时闹钟等功能。 【关键词】高电平低电平输入端输出端 1 数字电子技术 在2016年夏天，我去表哥家玩，在他的书桌上放着一本有关数字电子技术的书，出于好奇心，于是我就翻看了几页，然后我就喜欢上了数字电子技术这门课。以下是我对数字电子技术的认识。核心内容就是把一系列连续的信息数字化，或者说是不连续化。在电子技术中，信号可以根据是否连续分为两大类：一类信号是连续的模拟信号，这类信号的特征是，无论从时间上还是从信号的大小上都是连续变化的，用于传递、加工和处理模拟信号的技术叫做模拟技术，处理模拟信号的电路称为模拟电路。常用的有整流电路、放大电路等，而且研究的是输入和输出信号间的大小及相位关系；另一类信号是不连续的数字信号，数字信号的特征是，无论从时间上或是大小上都是离散的，或者说都是不连续的，传递、加工和处理数码信号的叫做数字技术。处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系而非大小和相位的关系。“门”电路是数字电路中最基本的逻辑元件。所谓“门”就是一种开关，它能按照特点的的条件去控制电路信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系（因果关系），所以“门”电路又称为逻辑门电路。基本逻辑关系为“与”、“或”、“非”三种。数字技术有以下特点： （1）在数字技术中采用二进制，因此凡元件具有的两个稳定状态都可用来表示二进制，（例如“高电平”和“低电平”），所以其基本单元电路简单，电路中各元件对精度要求不严格，允许基本参数有较大的偏差，只要能区分两种截然不同的状态即可。这一特点，降低了数字电路对元件的要求，降低了数字电路的成本，对实现数字电路集成化是十分有利的。 （2）抗干扰能力强、精度高。采用二进制的数字技术传递加工和处理的是二值信息，不易受外界的干扰，抗干扰能力强。另外它可用增加二进制数的数位提高精度。 （3）数字信号便于长期存贮，使大量可贵的信息资源得以保存。

设计数字显示电路

大连理工大学城市学院 数字电路与系统课程设计设计题目：设计数字显示电路 学院：电子与自动化学 专业： 学生： 同组人： 指导教师： 完成日期： 2012年3

目录第一章设计任务 1.1项目名称 1.2项目设计说明 1.2.1设计任务和要求 1.2.2进度安排 1.3项目总体功能模块图 第二章需求分析 2.1问题基本描述 2.2系统模块分解 2.3系统各模块功能的基本要求 第三章设计原理 3.1 设计原理 3.2 MAXPLUSII介绍 第四章系统功能模块设计 4.1计数模块 4.1.1计数模块流程图 4.1.2输入输出引脚及其功能说明 4.1.3程序代码实现 4.2数据选择模块 4.2.1数据选择模块流程图 4.2.2输入输出引脚及其功能说明 4.2.3程序代码实现

4.3七段译码显示模块 4.3.1七段译码显示模块流程图 4.3.2输入输出引脚及其功能说明 4.3.3程序代码实现 第五章调试并分析结果 5.1输入说明 5.2预计输出 5.3测试结果记录 5.4测试结果分析 第六章结论 6.1心得体会 6.2参考文献

第一章设计任务 1.1 项目名称：设计数字显示电路 本项目的主要内容是设计并实现8位数码管轮流显示8个数字。该电路将所学的数字电路与系统大部分知识和VHDL语言结合。 1.2项目设计说明 1.2.1设计任务和要求 A、用CPLD设计一个八位数码管显示电路； B、8位数码管轮流显示8个数字，选择合适的时钟脉冲频率实现8个数码 管同时被点亮的视觉效果。 1.2.2进度安排 第一周至第二周每周二2课时，共10课时。具体安排为：第一周至第三周 6课时自行设计、第四周实验结果验收、第五周交报告并进行答辩。 1.3项目总体功能模块图

数字电路常用芯片应用设计

74ls138 摘要： 74LS138 为3 －8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其中LS是指采用低功耗肖特基电路. 引脚图： 工作原理： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 内部电路结构：

功能表真值表： 简单应用： 74ls139： 74LS139功能: 54/74LS139为2 线－4 线译码器,也可作数据分配器。其主要电特性的典型值如下：型号 54LS139/74LS139 传递延迟时间22ns 功耗34mW 当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。若将选通端（G1）作为数据输入端时，139 还可作数据分配器。 74ls139引脚图：

引出端符号： A、B：译码地址输入端 G1、G2 ：选通端（低电平有效） Y0～Y3：译码输出端（低电平有效74LS139内部逻辑图: 74LS139真值表：

74ls164: 164 为8 位移位寄存器,其主要电特性的典型值如下：54/74164 185mW 54/74LS164 80mW当清除端（CLEAR）为低电平时，输出端（QA－QH）均为低电平。串行数据输入端（A，B）可控制数据。当A、B任意一个为低电平，则禁止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0 为低电平。当A、B 有一个为高电平，则另一个就允许输入数据，并在CLOCK 上升沿作用下决定Q0 的状态。 引脚功能： CLOCK ：时钟输入端CLEAR：同步清除输入端（低电平有效）A，B ：串行数据输入端QA－QH：输出端 (图1 74LS164封装图) (图2 74LS164 内部逻辑图)

数字电路课程设计

数字电路课程设计 一、概述 任务：通过解决一两个实际问题，巩固和加深在课程教学中所学到的知识和实验技能，基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力，为今后从事生产和科研工作打下一定的基础。为毕业设计和今后从事电子技术方面的工作打下基础。 设计环节：根据题目拟定性能指标，电路的预设计，实验，修改设计。 衡量设计的标准：工作稳定可靠，能达到所要求的性能指标，并留有适当的裕量；电路简单、成本低；功耗低；所采用的元器件的品种少、体积小并且货源充足；便于生产、测试和维修。 二、常用的电子电路的一般设计方法 常用的电子电路的一般设计方法是：选择总体方案，设计单元电路，选择元器件，计算参数，审图，实验（包括修改测试性能），画出总体电路图。 1．总体方案的选择 设计电路的第一步就是选择总体方案。所谓总体方案是根据所提出的任务、要求和性能指标，用具有一定功能的若干单元电路组成一个整体，来实现各项功能，满足设计题目提出的要求和技术指标。 由于符合要求的总体方案往往不止一个，应当针对任务、要求和条件，查阅有关资料，以广开思路，提出若干不同的方案，然后仔细分析每个方案的可行性和优缺点，加以比较，从中取优。在选择过程中，常用框图表示各种方案的基本原理。框图一般不必画得太详细，只要说明基本原理就可以了，但有些关键部分一定要画清楚，必要时尚需画出具体电路来加以分析。 2．单元电路的设计 在确定了总体方案、画出详细框图之后，便可进行单元电路设计。 （1）根据设计要求和已选定的总体方案的原理框图，确定对各单元电路的设计要求，必要时应详细拟定主要单元电路的性能指标，应注意各单元电路的相互配合，要尽量少用或不用电平转换之类的接口电路，以简化电路结构、降低成本。

数字加法显示电路设计报告

数字电路与自动化课程设计报告设计题目：数字加法显示电路 姓名：XXX

班级：XXXXXX 学号：XXXXXX 小组成员：XXX 设计时间：XXXX-XX-XX 目录 一、设计目的 二、设计要求 三、方案论证与比较 四、设计原理和电路图

五、硬件制作与调试 六、设计小结 七、参考书目 数字加法显示电路 一、设计目的 通过设计一个四位数字加法显示电路，充分了解与掌握组合逻辑电路的设计过程。以及达到一下目的： 1、掌握电路板的初级焊接技术； 2、掌握组合逻辑电路的基本设计过程与方法； 3、了解基本电子芯片的使用； 4、实现组合逻辑电路设计的理论与实际相结合； 5、进一步学习电路的调试与焊接； 二、设计要求

用加法器，比较器，译码器与七段数码管设计一个四位数字加法显示电路。 要求：使用加法器输入两个两位二进制之和，通过与比较器比较，实现电子屏幕只能够显示小于10的数字，大于10的不显示。三、方案论证与比较 方案一、在电路中拨动开关输入两数与规定的数10（（1010）2）时，这时只经过加法器（74ls283），比较器（74ls85），译码器（74ls48）后直接输出该数的十进制并在数码管上输出。例如输入0010和0011则输出数码管输出5。 方案二、当电路中由拨动开关输入两个二进制数经加法器相加后与比较器比较，大于或等于10（（1010）2）小于16时非门、与门而控制译码器使译码器u工作而不输出。例如0111+0111=14》10而不输出。 当电路中由拨动开关输入两个二进制数经加法器相加后大于16时，加法器将会有进位，此时非门控制译码器的使能端使译码器不工作而不输出。例如输入1100+1100=24》16，此时有进位而不输出。 四、设计原理和电路图

数字电子技术的应用及发展趋势探析

数字电子技术的应用及发展趋势探析 摘要：随着电子设备的普及，数字电子技术应用到 各个领域，发展前景良好。数字电子作为一种具有高科技效力的技术，它的应用与发展对我国各个行业来说都是尤为重要的。本文主要分析数字电子技术数字电子技术的应用领域，并在此基础上探析了其未来的发展趋势。 关键词：数字电子技术；应用；发展趋势数字电子技术是当前发展最快的学科之一。近年来，数字电子技术作为电子技术领域中的一项新兴科技，越来越受到关注，尤其是数字电子技术在各行各业的广泛应用，更使它拥有了广阔的发展前景。 1、数字电子技术概述 1.1数字电子技术的概念 数字电子技术属于信息电子学科，集成电路、发光二极管等都是数字电子技术具体的物质体现，它以集成芯片、电路、逻辑门电路为研究对象，伴随信息技术的发展，其电路对于信号处理显示出了明显的优势。以处理信号为例，信号处理过程中，按照一定比例在数字电路上，把模拟信号转换成数字信号，再经数字电路将数字信号进行处理，完成处理之后，根据需要反复转化成模拟信号。

1.2电子技术的分类 电子技术包括数字电子技术和模拟电子技术两大类。这两大类技术有着相辅相成的联系，其中最明显和被广泛使用的就是数字电路信号的处理，即模拟信号（“0101”信号） 与数字信号的相互转换。但这两者之间也存在着一些不同之处。首先，与模拟信号相比，数字信号波形更简单易识，没有太多的变化，只有高电平和低电平两种，出现误差的几率很小，这无疑也给信号的接收和处理方面提供了更加便捷的条件，这一点本文将在后文进行详细的论述。其次，因为数字电子技术的诸多优点，例如稳定性强、可靠性高等，很多模拟信息被电子信息所取代，其中最明显的就是在声音和图像的存储方式上，过去声音和图像是由模拟信号组成的磁带、磁盘来储存，而现在这些都变成了光盘存储，无疑更加便捷也更易保存。 1.3数字电子技术的优势 数字电子技术作为一种具有重要作用的新兴技术，在我国电子信息化的进程中发挥着巨大的推动作用。近年来，数字电子技术以其波形简单、精确度高、抗感染能力强等多重优势，在多种方面的应用中发挥了重要的作用，为我国经济社会和信息产业的发展作出了巨大的贡献。 2、数字电子技术的应用 2.1在雷达接收机中的应用

数字电路设计 数字电路应用设计

数字电路设计数字电路应用设计数字电路应用设计。 本书从实用设计方法出发。 结合实际应用。 介绍数字电路设计的方法及应用。 本书共10章。 内容包括数字电路实用设计基础。 电子计数器。 秒表的制作。 数字电路设计电子储钱罐的设计与制作。 自行车用速度计的制作。 出租车计费器的设计与制作。 4路红外遥控电路的设计。 电风扇变速超声波遥控电路的设计。 复印机逻辑控制电路设计。 单片机应用实例。 以及VHDL等。 本书内容结构合理。 配图丰富。 实用性强。 本书既可作为工科院校电子。

通信及相关专业师生的参考用书。 也可供电路设计及研发人员参考阅读。 书名,数字电路应用设计。 作者,关静。 ISBN,9787030257796。 定价,32.00 元。 出版社,科学出版社。 出版时间,2009-11-1。 装帧,平装。 开本,16开。 基本信息。 数字电路应用设计作者：关静编著出版社：科学出版社出版时间：2009-11-1开本：16开I S B N：9787030257796定价：￥32.00。 内容简介。 本书从实用设计方法出发。 结合实际应用。 介绍数字电路设计的方法及应用。 本书共10章。 内容包括数字电路实用设计基础。 电子计数器。 秒表的制作。

电子储钱罐的设计与制作。 自行车用速度计的制作。 出租车计费器的设计与制作。 4路红外遥控电路的设计。 电风扇变速超声波遥控电路的设计。 复印机逻辑控制电路设计。 单片机应用实例。 以及VHDL等。 本书内容结构合理。 配图丰富。 实用性强。 本书既可作为工科院校电子。 通信及相关专业师生的参考用书。 也可供电路设计及研发人员参考阅读。 目录。 第1章数字电路实用设计基础1.1 数字集成电路的分类。 特点及注意事项1.2 数字逻辑电路的测试方法1.3 基本逻辑门电路的测试方法1.4 典型集成逻辑门电路部件逻辑门等等。 逻辑门可以组合使用实现更为复杂的逻辑运算。 1.5 组合逻辑电路的分析与设计逻辑运算又称布尔运算布尔用数学方法研究逻辑问题。

数字显示电路课程设计

数字电路与自动化课程设计报告设计题目：数字加法显示器 姓名：张何桂 班级：10应电（一）班 学号：1006010147 小组成员：张何桂、黄道平 设计时间：2011/11/8

一、设计目的 1 掌握组合逻辑电路的基本设计过程与方法。 2 了解基本电子芯片的使用及结构。 3 掌握电路板的初级焊接技术。 4 实现掌握组合逻辑电路的基本设计过程与方法；组合逻辑电路设计的理论与实际相结合。 5 掌握逻辑门的工作和使用方法。 6 为以后电路设计打下基础。 二、设计要求 用加法器，比较器，译码器与七段数码管设计一个四位数字加法显示电路。要求功能：使用加法器输入两个四位二进制的和，通过与比较器比较，同时用逻辑门把加法器的共同控制数码显示器，实现电子屏幕只能够显示小于10的数字。 三、方案论证与比较 1方案论证 方案1如下 图1方案1 如图1，八个开关通过控制高低电平信号，输入到全加器，输出的信号传输

的进位输出端输出的高低电平通过非门和与非门输出的高低电平来控制7段译码显示器的共阴极高低电平，进而来控制数字大于10的和小于10的亮与不亮。方案2如下 图2方案2 如图2，八个开关通过控制高低电平信号，输入到全加器，输出的信号传输给比较器，跟十进制的数字10比较，然后输出结果为高低电平，同时和全加器的进位输出端输出的高低电平通过译码器4511的灭灯端BI高低电平来控制7段译码的显示，进而来控制数字大于10的和小于10的亮与不亮。 方案3如 图3方案3 如图3，八个开关通过控制高低电平信号，输入到全加器，输出的信号传输

进位输出端输出的高低电平通过或门输出的高低电平来控制7段译码显示器的共阴极高低电平，进而来控制数字大于9的和小于9的亮与不亮。 2方案比较 由于方案1和方案2多了一个逻辑门，增加了电路的线路和复杂程度，这样会使焊接过程中更容易出错，不利于检测单个元器件是否能够正常运行。而方案三中，少了一个逻辑门电路，便于电路板的布局、焊接与控制，同时也更容易在制作完成后的调试，故选择方案3。 四、设计原理和电路图 1 设计原理 74283并行进位加法器输入信号为两个四位二进制的高低电平A4~A1和B4~B1。当输入为A4为高电平，其A3~A1为低电平，B4~B1为低电平（即十进制的8+0），这时通过加法器的四位并行全加器相加输出为结果sum4为高电平，sum3~sum1为低电平（即1000）。然后通过7485比较器的输入端为A3~A0信号输入1000与B3~B0输入信号1001比较为8<9，则比较器的输出端OAGTB为低电平，同时74283加法器没有进位，输出端也为低电位，通过7432逻辑或门输出为低电位传输给数码显示器的共阴极，与此同时4511译码器把加法器的输出结果进行译码为OA~OG为高电位给数码显示器，这时的译码器为正常译码，使其数码管的a~g段亮，为数字8。当输入信号为1000+0010（即十进制数字8+2），通过加法器，比较器和译码器与8+0的原理一样，这时的译码器也为正常译码，但比较器中10>9,则比较器的输出为高电平，信号传输给7432逻辑或门输出端输出为高电平来控制数码显示器的公共端为高电平，会使其数码显示器灭灯。当输入信号为数字十进制的8+8时，加法器、比较器和译码器工作原理与上相同，这时的译码器不正常译码，因为这时相加的结果为16进了一位，则全加器的进位输出端C4为高电位，比较器的结果为16>9,即比较器的输出端也为高电位，通过7432逻辑或门输出结果为高电平，这时的数码显示器的公共端为高电位，因为4511是共阴极的译码显示器，则数码显示器灭灯。 2 电路图如图3 五、硬件制作与调试