H.264视频编码器在DSP芯片的实现

H.264视频编码器在D SP芯片的实现

侯艳艳

(枣庄学院计算机科学系,山东枣庄277160)

摘　要:H.264标准的提出满足日益增长的视频应用对运动图像更高的压缩性能的需要,极大地降低了发送视频图像所需要的带宽,适用于多样化的网络环境。采用T MS320D M642实现H.264编码器是一种快速有效的方法,具有多视频处理功能、接口丰富、算法灵活和可根据视频信号处理的特点进行优化等优点。本文主要论述了采用T MS320D M642芯片实现H.264视频编码器的硬件设计及在DSP/B I OS操作系统中实现H. 264编码器的软件设计,本系统设计的编码器能够脱离计算机,实现C I F格式视频流的实时编码。

关键词:H.264编码器;视频采集;视频驱动;缓冲区

中图分类号:T N919.3文献标识码:A文章编号:1009-4790(2008)05-0087-04收稿日期:2008-06-24

作者简介:侯艳艳(1981-)女,山东文登人,助教,硕士。

0　引　言

H.264(MPEG4Pa rt10,AVC)是I T U-T和

I S O在H.263和MPEG4的基础上制定的新一代视频编码标准。H.264采用了许多先进的技术,在编码效率和性能大幅度提高的同时,增加了抗误码及网络自适应等功能,目前广泛地应用于实时类应用(视频电话、移动视频)和非实时类应用(存储、广播或者流媒体)场合。

T MS320D M642是美国德州仪器公司开发的第二代高性能超长指令字结构的定点D SP处理器,它扩展了专门用于视频/图像处理的指令集,提高了视频处理的并行性;在600MHZ的时钟频率下,D M642的峰值处理速度达到4800M I PS(每秒百万条指令);DM642具有丰富的片上外围接口,非常适合基于I P和无线网络的音视频传输、安全监控等视频/图像处理领域的应用。采用D M642实现H.264的实时编码成为视频压缩研究领域的热点。采用高性能数字信号处理器来实现H.264实时编码器是一种快速有效的方法,有助于H.264视频标准的迅速推广和应用。

　系统的硬件设计

本系统设计的编码器是脱离计算机能独立运行的嵌入式编码器。主要包括以下模块视频采集模块、H.264编码器、网络接口模块及视频存储模块

。

图1　H.264编码器硬件结构

1.1　视频采集模块

视频采集模块主要实现视频数据的收集,视频数据在送给D M642处理之前,先通过视频解码芯片(AD转换芯片)S A A7115解码成数字并行信号BT656码流,将码流送到D M642芯片的视频接口。D M642具有三个可配置的视频端口,提供与公共视频解码器和视频编码器的无缝接口,支持多分辨率和多视频标准。D M642还具有多通道音频串口(Mc ASP),Mc ASP适应多通道音频应用。

视频采集模块还包括ALTERA公司的FPG A 模块,起到控制、同步作用,控制数据信息有序的存入缓冲区,同时又做时域抽取,可以将视频序列进行相应处理。

　6编码器

6编码器主要由D M6实现,6

78

洛阳师范学院学报2008年第5期1

:1.2H.24

H.2442H.24