第七章通用计数器及其应用
电子计数器是一种多功能的电子测量仪器。它利用电子学的方法测出一定时间内输入的脉冲数目,并将结果以数字形式显示出来。通常电子计数器按照它的功能可分为以下三类:1)通用计数器通常指多功能计数器。它可以用于测量频率、频率比、周期、时间间隔和累加计数等,如配以适当的插件,还可以测量相位、电压等电量。
2)频率计数器其功能为测频和计数。测频范围很宽,在高频和微波范围内的计数器均属于此类。
3)计算计数器带有微处理器、具有计算功能。它除具有计数器功能外,还能进行数学运算、求解比较复杂的方程式,能依靠程控进行测量、计算和显示等全部工作。
图7-1 通用电子计数器方框图
一、通用电子计数器的基本组成
电子计数器的基本组成原理方框图见图7-1。这是一种通用多功能电子计数器。电路由A、B输入通道、时基产生与变换单元、主门、控制单元、计数及显示单元等组成。电子计数器的基本功能是频率测量和时间测量,但测量频率和测量时间时,加到主门和控制单元的信号源不同,测量功能的转换由开关来操纵。累加计数时,加到控制单元的信号则由人工控制。至于计数器的其它测量功能,如频率比测量、周期测量等则是基本功能的扩展。(一)A、B输入通道
输入通道送出的信号,经过主门进入计数电路,它是计数电路的触发脉冲源。为了保证计数电路正确工作,要求该信号具有一定的波形、极性和适当的幅度,但输入被测信号的幅
度不同,波形也多种多样,必须利用输入通道对信号进行放大、整形,使其变换为符合主门要求的计数脉冲信号。输入通道共有两路。由于两个通道在测试中的作用不同,也各有其特点。
A 输入通道是计数脉冲信号的输入电路。其组成如图7-2(a )所示。
7-2 输入通道方框图
当测量频率时,计数脉冲是输入的被测信号经整形而得到的。当测量时间时,该信号是仪器内部晶振信号经倍频或分频后再经整形而得到的。究竟选用何种信号,由选通门的选通控制信号决定。
B 输入通道是闸门时间信号的通路,用于控制主门是否开通。该信号经整形后用来触发双稳态触发器,使其翻转。以一个脉冲启开主门,而以随后的一个脉冲关门。两脉冲的时间间隔为开门时间。在此期间,计数器对经过
A 通道的计数脉冲计数。为保证信号在一定的电平时触发,输入端可对输入信号电平进行连续调节。在施密特电路之后还接有倒相器,从而可任意选择所需要的触发脉冲极性。
有的通用计数器闸门时间信号通路有两路,分别称为B 、C 通道。两通道的电路结构完全相同。B 通道用来作门控双稳的“启动”通道,使双稳电路翻转;C 通道用作门控双稳“停止”通道,使其复原。两通道的输出经由或门电路加至门控双稳触发器的输入端。 (二)主门
主门又称信号门或闸门,对计数脉冲能否进入计数器起着闸门的作用。主门电路是一个标准的双输入逻辑门,如图7-3所示。它的一个输入端接入来自门控双稳触发器的门控信号,另一个输入端则接收计数用脉冲信号。在门控信号有效期间,计数脉冲允许通过此门进入计数器计数。
在测量频率时的门控信号为仪器内部的闸门时间选择电路送来的标准信号,在测量周期或时间时则是整形后的被测信号。
图7-3 主门电路
(三)时基信号产生与变换单元
本单元用于产生各种时标信号和门控信号,图7-4为电路原理方框图的实例。
图7-4 时基产生与变换单元
由1MHz晶振产生的标准频率信号,作为通用计数器的时间标准。该信号经倍频或分频后可提供不同的时标信号,用于计数或作门控信号。当晶振频率不同时,或要求提供的闸门信号和时标信号不同时,倍频和分频的级数也不同。
(四)控制单元
控制单元为程控电路,能产生各种控制信号去控制和协调计数器各单元工作,以使整机按一定工作程序自动完成测量任务。
图7-5 控制电路及工作波形
电子计数器一方面对通过主门的计数脉冲进行计数,
另一方面又要显示测量结果,它严格按照下列程序往复循环工作:
本单元包括门控双稳电路、显示时间控制电路、寄存器、锁存器、复零脉冲产生电路等,可以按程序向主门发送信号,向计数显示电路发复零信号、记忆指令等。
图7-5示出了一个控制电路的实例。在准备期,门控双稳复零(Q 1=0),闭锁双稳置“1”(Q 2=1),撤除了对门控双稳的封锁。然后在时基信号的作用下,门控双稳翻转,Q 1=1,主门开启,测量期开始。在后续的第二个时期信号作用下,门控双稳翻转,降沿使寄存单稳产生寄存信号,刷新寄存器内容,显示器开始显示新的测Q 1=0,主门关闭,测量期结束。Q 1的下降沿使闭锁双稳由“1”翻转为“0”。Q 2的下量结果。Q 2的下降沿还使显示单稳产生控制显示时间的延时信号,延时结束时产生复零脉冲R ,使仪器各有关部分复零。在显示复零过程中闭锁双稳为门控双稳提供闭锁信号。为保证可靠地复零,在复零信号结束时不立即开始新的测量,而由闭锁单稳提供一个短暂的辅助闭锁信号,该信号又加至闭锁双稳S 端使Q 2=1。待所有闭锁信号都撤除后,门控双稳才进入等待下一次触发的状态。 (五)计数及显示电路
本单元用于对主门输出的脉冲计数并显示十进脉冲数。由2—10进制计数电路及译码器、数字显示器等构成。它有三条输入线,一条是计数脉冲用的信号输入线,一条是复零信号线,第三条是记忆控制信号线。有的通用计数器还可以输出显示结果的BCD 码。 二、通用电子计数器的基本原理
(一)频率测量
测量频率时,电子计数器的电路连接如图7-6所示。这是一个简化电路。
图7-6 测频率
被测信号加于A 通道,经电路放大、整形后,形成重复频率等于被测信号频率f x 的计数脉冲。把它加至主门的一个输入端。门控双稳电路受晶振分频而来的闸门时间信号控制,门控双稳的输出接至主门的另一个输入端。这时主门的开通时间由闸门时间选择电路送来的信号决定。在主门开通时间T 内,对计数脉冲计数,设计数值为N ,则有 N=T/T x ,即f x =N/T=N/K f Ts ,其中T 为门控时间,门控信号是晶振f s 分频而来的,非常准确;K f 为分频器分频系数;f s 、Ts 为晶振的频率和周期。对同一被测信号,如果选择不同的门控时间,即选择不同的分频系数K f ,计数值
N 是不同的。为便于读数,实际仪器中的分频系数K f 都采用10进分频的办法。当分频系数K f 减小后所得计数值N 也减少,显示器上则将小数点所在位置自动移位。例如f x =1 000 000Hz 、门控时间为1s 时,可得N=1 000 000,若7位显示器的单位采用kHz ,则显示1000.000kHz ;如果门控时间改为0.1s
,则N=100 000,显示1000.00kHz ,7位显示器的第1位不显示,只显示6位数字,且小数点已后移1位。 (二)频率比测量
通用电子计数器还可以用来测量两个待测信号频率的比值。电路连接如图7-7所示。 两待测信号分别加到A 、B 输入通道。频率较低的信号f B 加至B 通道,经放大、整形后用来作门控双稳的触发信号,频率较高的信号f A 加至A 通道,经整形后变成重复频率与f A 相等的计数脉冲。主门的开通时间为T B =1/ f B ,在该时间内对频率f A 的待测信号进行计数,可得
即 为了提高测量准确度,还可将频率较低的f B 信号的周期扩大,即将该信号经分频器后
再加至门控双稳。当主门的开通时间增大后,计数值随之增大,但由于可进行小数点自动移位,显示的比值N 不变。
图7-7 测频率比
(三)累加计数
累加计数是指在限定的时间内,对输入的计数脉冲进行累加。测量原理和测量频率是相同的。不过这时门控双稳须改用人工控制。其电路连接如图7-8所示,待计数脉冲经A输入通道进入,这时计数值就是累加数。
图7-8 累加计数
(四)周期测量
测量周期时电子计数器的电路连接如图7-9所示。
被测信号经A输入通道整形,使其转换成相应的矩形波,取出其跳变沿形成脉冲串,这时同极性跳变沿脉冲的重复周期恰好等于被测信号周期。利用该脉冲去触发门控双稳,控制主门的开闭。主门导通的时间就正好等于被测信号的周期。晶振经倍频(或分频)后产生的时标脉冲同时送至主门的另一输入端。在主门开启的时间内对输入的时标脉冲计数。设计数的值为N,时标脉冲周期为Ts ,则被测信号周期Tx为:Tx=NTs 。
在实际测量周期时,为了减小误差,常采用多周期测量,读取平均周期值。即把被测信号的周期扩大l0n倍,再加至门控双稳,对计数器的读数除以10n,即得到平均周期值。被测信号周期扩大10n倍,实际上就是进行各级十分频(常称倍乘)。
图7-9 测量周期的原理方框图
(五)测量时间间隔
测量时间间隔的原理与测量周期相同。首先需将被测信号整形为脉冲串。
当测量同一脉冲串的两个相邻脉冲间隔时,电路连接方法与测量周期电路相同,如图7-9所示。在形成的脉冲串中,前一个脉冲可作启动脉冲,控制门控双稳翻转,后一个脉冲则作为停止脉冲,使门控双稳复原。门控双稳翻转期间产生的方波作为控制主门的门控信号。
对于两个脉冲信号之间的时间间隔测量,可把信号分别加到不同的输入通道,一个用于启动门控双稳,一个用于使门控双稳复原。其电路连接如图7-10。A输入通道作为启动通道,B输入通道则为停止通道。在测量同一脉冲串两相邻脉冲间隔时,需将A、B两通道的输入端通过开关并联起来;测量两个脉冲信号之间间隔时则分开使用,被测信号分别加至A、B通道的输入端。
图7-10 测量时间间隔
测量脉冲宽度时,仪器按图7-10连接。当测量正脉冲宽度时启动通道采用正斜率触发,停止通道采用负斜率触发。如测量负脉冲宽度或正脉冲的静止期宽度时,则与此相反,启动
图7-8 累加计数
通道采用负斜率触发,停止通道采用正斜率触发。输入信号后需适当调节两通道的触发电平,使计数器显示正常。
由于脉冲宽度是以50%电平处宽度来定义的,为使测量准确度较高,触发电平要设置在50%的脉冲幅度以上。
(六)自校
通用电子计数器都有自校功能。所谓自校就是利用晶振本身产生的时标信号和门控信号,对电子计数器的内部功能进行自我检查。
自校时,电子计数器的电路连接如图7-11所示。送入主门的脉冲可来自倍频器或分频器。这时计数器的计数值为:
式中:n为进入主门的计数脉冲频率,是晶振频率的倍数;T为门控脉冲宽度;K f为门控脉冲的分频系数,可根据“闸门时间选择”开关所指示的周期倍乘率读出。
从上式可知,当“闸门时间选择”开关和“时标信号选择”开关位置变化时,K f、n会变化,但N=K f n的关系不变。由于K f、n都是按10进位变化的,当开关位置变化时小数点可自动移位,N的指示值为进入主门计数的脉冲频率值。对于相同闸门时间,时标增大10倍,则N减为1/10;若使用同一时标,闸门时间增大10倍,则N也增大10倍,但小数点同时移位,计数器的指示值不变。
图7-11 电子计数器自校时的电路连接
三、电子计数器的使用
电子计数器的型号不少,但是它们的基本使用方法是雷同的;这里以E312A型通用计数器为例,介绍其面板装置、使用步骤。
E312A通用电子计数器是采用大规模集成电路的数字式仪器,采用LED显示,具有读数直观、测量快速、准确和使用方便等优点。
(一)主要技术性能
频率测量范围为10Hz~10MHz,闸门时间分10ms、0.1s、1s、10s四种。周期测量范围0.4μs~10s。脉冲时间间隔测量范围为0.25μs~(107-1)μs。具有A、B两个输入通道,频率比测量时A通道输入频率范围为10Hz~10MHz,B通道输入频率范围为lHz~2.5MHz。计数时最大计数值为(108-1)。A、B两个输入端输入阻抗相同,输入电阻≥500kΩ,输入电容≤30pF。使用8位LED显示,十进制读数,单位为kHz,小数点可自动定位。工作方式有自动复原、人工复原和保持三种。自动复原为0.2s+测量时间,人工复原需按人工复原
键后测量才能重新开始。在保持位置则显示的读数不变。晶振标准频率为5MHz,频率准确度±5×10-8,频率稳定度为1×10-8/日。
(二)测量功能与使用说明
E312A电子计数器的原理方框图如图7-12所示,包括A、B两个输入通道、晶振和二倍频器、大规模集成电路5G7226B及电源等几部分。
E312A型通用计数器可进行自校、频率、周期、时间、计数、插测、A/B七种功能的测量。插测档可作为E312A仪器的功能扩展之用。
在输入电路内有三态灯指示电路,用来检测整形器是否工作正常。工作时指示灯闪亮;不工作时则为常亮或常灭。
测量频率或周期时的被测信号、测频率比时的A信号(频率较高信号)、测时间间隔时的启动信号,都由A输入口输入;测频率比时的B信号及测时间间隔时的停止信号则由B 输入口输入。在面板上有斜率选择器,可根据需要选择触发信号的上升沿或下降沿。“触发电平”旋钮可连续调节触发电平到最佳值。
测量频率时若被测频率fx 高,可选择短闸门时间,反之,若fx 低则应选长闸门时间。测量周期时,若周期长应选小倍乘率,否则测量时间会很长。
在面板上设有分合键。用于将A、B两输入口的分、合控制。当按下“合”键时B输入通道的插口被断开,只有A输入口可输入信号,这时A、B输入通道在内部相连。当为单线输入、测量时间间隔时需按下此键。A、B通道选用相同的斜率触发,可用来测量被测脉冲信号的重复周期;选用不同的斜率触发,可用来测量脉冲宽度或静止期。合键弹出时,A、B则为独立的输入通道。
功能选择和闸门时间选择通过在输入端接入不同的扫描位驱动脉冲来实现。在面板上按下某一功能按键后,集成电路内部则依照该按键的要求连接好内部电路,使测量逻辑功能发生相应变化。
(三)前面板各部分的名称和作用
前面板的布局图如图7-13所示。
1.电源开关按键开关按下为机内电源接通,仪器可正常工作。
2.复原键每按一次,产生一次人工复原信号。
3.功能选择模块由一个三位拨动开关和五个按键开关所组成,当拨动开关处于右边位置时,整机执行自珍功能,显示10MHz钟频,位数随闸门时间不同而不同;拨动开关处于左边位置时,将拨动前测得的数据保持显示,一直不变;(拨动开关处于上述二位置时,五个按键开关失去作用),当拨动开关处于中间位置时,整机功能由五个按键开关的位置决定,五个按键开关完成六种功能的选择,“频率”键按下时,仪器执行频率测量功能,“周期”键按下时,仪器进行周期测量,“时间”键按下,仪器进行时间间隔测量;“计数”键按下,仪器进行计数测量,“插测”键按下,仪器进行功能扩展测量,五个按键开关之间为互锁关系,五个键中只能按下其中之一,当五个全部弹出时,仪器进行频率比测量。
4.闸门选择模块由三个按键开关组成,可选择四档闸门和相应的四种倍乘率。“0.1 S(10 1)”键按下时,仪器选通0.1 S闸门或10 1倍乘;“1S(10 2)键按下,仪器选通1 S闸门或10 2倍乘;“10S(10 3)”键按下,仪器选通10S闸门或103倍乘;三个键都弹出时,仪器选通10ms闸门或10°倍乘;至于是闸门还是倍乘,应同时结合功能选择而定,频率、自校测量时,选择的为闸门,周期、时间测量时选择的是倍乘率。
(a)主机逻辑图
(b)输入通道方框图
图7-12 E312A通用计数器方框图
5.闸门指示闸门开启,发光二极管亮(红色)。
6.晶振指示绿色发光二极管亮,表示晶体振荡器电源接通。7.显示器八位七段LED显示,小数点自动定位。
8.单位指示四种单位指示
频率测量用kHz或Hz(Hz单位供功能扩展插件用)
时间测量用μs
电压测量用V(供扩展插件用)
9.A输入插座频率、周期测量时的被测信号、时间间隔测量时的启动信号以及A/B 测量时的A输入均由此处输入。
10.B输入插座时间间隔测量时的停止信号,A/B测量时的B信号均由此处输入。
11.分—合键按下时为“合”,B输入通道断开,A、B通道相连,被测信号从A输入端入口;弹出时为“分”,A、B为独立的通道。
12.输入信号衰减键弹出时,输入不衰减地进入通道,按下时,输入信号衰减为十分之一后进入通道。
13.斜率选择键选择输入波形的上升或下降沿。按下时,选择下降沿,弹出时,选择上升沿。
14.触发电平调节器由带开关的推拉电位器组成
通过电位器阻值的调整完成触发电平的调节作用,调节电位器可使触发电平在-1.5V~+1.5V(不衰减)或-15V~+15V(衰减时)之间连续调节,开关推入为AC耦合,拉出为DC 耦合。
15.触发电平指示灯表征触发电平的调节状态,发光二极管均匀闪表示触发电平调节正常,常亮表示触发电平偏高,不亮表示触发电平偏低。
(12),(13),(14),(15)的作用对于A、B输入通道作用一样.
16.内插件位置当插入功能扩展单元时就能完成插测功能的扩展作用。
(四)测量前的准备工作
1.先仔细检查市电电压,确认市电电压在220V士10%范围内,方可将电源线插头插入本机后面板上电源插座内。
2.检查后面板“内接、外接”选择开关位置是否正确,当采用机内晶振时,应处于“内接”位置。
3.仪器予热3分钟能正常工作,予热2小时能达到技术指标规定的稳定度。
(五)自校检查
在使用E312A型通用计数器进行测量之前,可对仪器进行“自校”档测量以判断仪器工作的正常与否。
前面板的三位拨动开关拨至“自校”位置,选择闸门选择模块的不同闸门,时标信
号为10MHz,显示的测量结果应符合下表所示的正确值。
前面板的三位拨动开关拨至“自校”位置,选择闸门选择模块的不同闸门,时标信号为10MHz,显示的测量结果应符合下表所示的正确值。
单位:全部为kHz
10S档测量数据的左上角光点亮,表示测量结果由于显示位数的限制而产生了溢出。(六)频率测量
前面板的功能选择模块中的三位拨动开关置中间位置,意味着下面方块中的五种功能选择起作用,继而按下“频率”键,表示仪器已进入频率测量功能。闸门模块中的四档闸门的选择通常可根据被测频率的数值而定,频率高时可选择取样率较高的矩闸门时间,频率低时一般选长的闸门时间。
通道部分的“分一合”键弹出,由A输入端送入适当幅度(当输入幅度大时,可通过衰减器按键予以衰减)的被测信号。若被测信号为正弦波,则送入后即可正常显示,若被测信号是脉冲波,三角波,锯齿波,则需将触发电平调节推拉电位器拉出,调节触发电平,此时即可正常显示被测信号的频率。
(七)周期测量
前面板的功能选择模块中的三位拨动开关置中间位置,按下“周期”键,此时闸门选择模块的按键为倍乘率的选择,可根据被测周期的长短来选择倍乘率,被测周期短时,可选择适当倍乘以提高测量精度,被测周期较长可选择“10°”键直接进行测量,这时若倍乘率选得太大就会等待很长时间,才能显示测量结果或超出测量正常范围,以至误认为机器工作不正常。由于本仪器输入灵敏度较高,当被测信号的信噪比较低时,一般应在输入端加接低通滤波器和适当选择倍乘率来提高测量的准确性。
周期测量时通道部分的按键操作:被测周期信号从A输入端输入,“分一合”键弹出,选择“分”的工作状态,当被测周期信号为正弦波,幅度<0.3V,脉冲波幅度<1V(P-P)时,将衰减键弹出,被测信号不经衰减直接进入A通道。当被测信号幅度超出上述范围时,“衰减”键按下,被测信号衰减为十分之一后进入A通道。当被测信号为≥1Hz的正弦波时,可直接显示测量结果。当被测信号为脉冲波、三角波、锯齿波或低于1Hz的正弦波时,应将触发电平调节电位器拉出,进行电平调节。电位器旋钮上的红点标志一般应选择指示在使触发灯闪跳区间的中心位置为宜。
(八)脉冲时间间隔测量
前面板功能选择模块中的三位拨动开关置中间位置,按下“时间”键,此时闸门选择模块的按键为取样次数的选择,可根据被测时间间隔的长短来选择取样次数,间隔较长时,应选择较小的取样次数或选择“10°”键,直接测量时间间隔,这时如取样次数太大,同样会等待很长时间才能显示,或者超出正常测量范围。
触发电平调节推拉电位器在本测量功能时始终可调,在适当幅度的作用下,(单线时公用A路衰减器,双线时使用各自衰减器),调节电位器,使得触发电平指示灯闪跳,电位器旋钮上的红点标志一般应选择指示在使触发灯闪跳区间的中心位置为宜。
当整机用于单线输入时“分一合”键置于“合”的位置,信号由A通道输入,两路斜率选择相同时可测量被测信号的周期,使用方法与周期测量相同,还可通过斜率选择开关选择上升沿或下降沿,从而测出被测信号的脉冲持续时间和休止时间。
当整机用于双线输入时,启动信号由A输入端输入,停止信号由B输入端输入,“分一合”键置于“分”位置。此时动态范围为0.1~3V(P-P)。
(九)频率比测量
前面板的功能选择模块中的三位拨动开关置中间位置,功能选择按键全部弹出,此时闸门选择模块的按键用来选择倍乘率。
“分一合”键置“分”,A路“斜率选择”键置“┌ ”的位置,两路被测信号分别由A、B输入端输入。此时A通道频率范围为1Hz~10MHz;而B通道则为1Hz~2.5MHz。动态范围均为:正弦波30mV~1V,脉冲波0.1V(P-P)~3V(P-P)。
(十)计数
前面板的功能选择模块中的三位拨动开关置中间位置,按下“计数”键,“分一台”键置“分”位置,哀减器位置和触发电平调节推拉电位器的位置均与频率测量时相同,信号由A输入端输入后,即可正常累计。计数过程中,若观察瞬间测量结果,可将三位拨动开关置保持位置,显示即为被测值,若希重新开始计数,只需按一次“复原”键就可。
(十一)插测
E312A直接测频的范围不宽,最高测量频率为10MHz。当需要测量更高的频率时,要使用配套件中的内插件,对被测信号预定标(分频),以扩展测频范围。
前面板的功能选择模块中的三位拨动开关置中间位置,按下“插测”键,此时输入信号由内插件的输入插孔输入,根据不同的内插件,配合选择功能选择模块和闸门选择模块的各个按键,即可测量10MHz以上频率,并予以显示频率值。
电子通信与软件工程 系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级: 姓名: 学号: 成绩: 同组成员: 姓名: 学号: --------------------------------------------------------------------------------------------------------------------- 一、 实验名称:集成计数器及寄存器的运用 二、实验目的: 1、熟悉集成计数器逻辑功能与各控制端作用。 2、掌握计数器使用方法。 三、 实验内容及步骤: 1、集成计数器74LS90功能测试。74LS90就是二一五一十进制异步计数器。逻辑简图为图8、1所示。 四、 五、 图8、1 六、 74LS90具有下述功能: ·直接置0(1)0(2)0(.1)R R ,直接置9(S9(1,·S,.:,=1) ·二进制计数(CP 、输入QA 输出) ·五进制计数(CP 2输入Q D Q C Q B 箱出) ·十进制计数(两种接法如图8.2A 、B 所示) ·按芯片引脚图分别测试上述功能,并填入表 8、1、表8、2、表8、3中。
图8、2 十进制计数器 2、计数器级连 分别用2片74LS90计数器级连成二一五混合进制、十进制计数器。 3、任意进制计数器设计方法 采用脉冲反馈法(称复位法或置位法)。可用74LS90组成任意模(M)计数器。图8、3就是用74LS90实现模7计数器的两种方案,图(A)采用复位法。即计数计到M异步清0。图(B)采用置位法,即计数计到M一1异步置0。 图8、3 74LS90 实现七进进制计数方法 (1)按图8、3接线,进行验证。 (2)设计一个九进制计数器并接线验证。 (3)记录上述实验的同步波形图。 四、实验结果:
实验六计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成1/N分频器 二、实验原理 1、用D触发器构成异步二进制加/减计数器 图1是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D触发器接成T'触发器,再由低位触发器的Q端和高一位的CP端相连接。 图1 四位二进制异步加法计数器 2、中规模十进制计数器 CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图2所示。 图2 CC40192引脚排列及逻辑符号 图中LD—置数端 CP U —加计数端 CP D —减计数端
CO—非同步进位输出端BO—非同步借位输出端 D 0、D 1 、D 2 、D 3 —计数器输入端 Q 0、Q 1 、Q 2 、Q 3 —数据输出端 CR—清除端 CC40192(同74LS192,二者可互换使用)的功能如表9-1,说明如下: 表9-1 3、计数器的级联使用 图3是由CC40192利用进位输出CO控制高一位的CP U 端构成的加数级联图。 图3 CC40192级联电路 4、实现任意进制计数 (1) 用复位法获得任意进制计数器 假定已有N进制计数器,而需要得到一个M进制计数器时,只要M<N,用复位法使计数器计数到M时置“0”,即获得M进制计数器。如图4所示为一个由CC40192 十进制计数器接成的6进制计数器。 (2) 利用预置功能获M进制计数器 图4 六进制计数器
三、实验设备与器件 1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、译码显示器 8、 CC4013×2(74LS74)、CC40192×3(74LS192)、CC4011(74LS00) CC4012(74LS20) 四、实验内容 1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。 (1) 按图9-1接线,R D 接至逻辑开关输出插口,将低位CP 端接单次脉冲源, 输出端Q 3、Q 2 、Q 3 、Q 接逻辑电平显示输入插口,各S D接高电平“1”。 (2) 清零后,逐个送入单次脉冲,观察并列表记录 Q 3~Q 状态。 (3) 将单次脉冲改为1HZ的连续脉冲,观察Q 3~Q 的状态。 (4) 将1Hz的连续脉冲改为1KHz,用双踪示波器观察CP、Q 3、Q 2 、Q 1 、Q 端波 形,描绘之。 5) 将图9-1电路中的低位触发器的Q端与高一位的CP端相连接,构成减法计 数器,按实验内容2),3),4)进行实验,观察并列表记录Q 3~Q 的状态。 2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能 (1) 清除:CR=1 (2) 置数:CR=0,数据输入端输入任意一组二进制数,令LD= 0,观察计数译码显示输出。 (3) 加计数:CR=0,LD=CP D =1,CP U 接单次脉冲源。 (4) 减计数:CR=0,LD=CP U =1,CP D 接单次脉冲源。 3、图9-3所示,用两片CC40192组成两位十进制加法计数器,输入1Hz连续计数脉冲,进行由00—99累加计数,记录之。 4、按图4电路进行实验,记录之。
4.2.3简易数字频率计电路设计 数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器,可以对多种物理量进行测试,比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此,数字频率计是一种应用很广泛的仪器。 一、设计目的 1. 了解数字频率计测量频率与测量周期的基本原理; 2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。 二、设计任务与要求 要求设计一个简易的数字频率计,测量给定信号的频率,并用十进制数字显示,具体指标为: 1.测量范围:1HZ—9.999KHZ,闸门时间1s; 10 HZ—99.99KHZ,闸门时间0.1s; 100 HZ—999.9KHZ,闸门时间10ms; 1 KHZ—9999KHZ,闸门时间1ms; 2.显示方式:四位十进制数 3. 当被测信号的频率超出测量范围时,报警. 三、数字频率计基本原理及电路设计 所谓频率,就是周期性信号在单位时间 (1s) 内变化的次数.若在一定时间间隔T内测得这个周期性信号的重复变化次数为N,则其频率可表示为 fx=N/T 。因此,可以将信号放大整形后由计数器累计单位时间内的信号个数,然后经译码、显示输出测量结果,这是所谓的测频法。可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成,总体结构如图4-2-6:
图4-2-6数字频率计原理图 从原理图可知,被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ,其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号Ⅱ,具有固定宽度T的方波时基信号II作为闸门的一个输入端,控制闸门的开放时间,被测信号I从闸门另一端输入,被测信号频率为fx,闸门宽度T,若在闸门时间内计数器计得的脉冲个数为N,则被测信号频率fx=N/THz。可见,闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.逻辑控制电路的作用有两个:一是产生锁存脉冲Ⅳ,使显示器上的数字稳定;二是产生清“0”脉冲Ⅴ,使计数器每次测量从零开始计数。 1.放大整形电路 放大整形电路可以采用晶体管 3DGl00和74LS00,其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器,它对放大器的输出信号进行整形,使之成为矩形脉冲。 2.时基电路 时基电路的作用是产生标准的时间信号,可以由555组成的振荡器产生,若时间精度要求较高时,可采用晶体振荡器。由555定时器构成的时基电路包括脉冲产生电路和分频电路两部分。 (1)555多谐振荡电路产生时基脉冲 采用555产生1000HZ振荡脉冲的参考电路如图4-2-7所示。电阻参数可以由振荡频率计算公式f=1.43/((R1+2R2)*C)求得。 (2)分频电路 由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间,555振荡器产生1000HZ,周期为1ms的脉冲信号,需经分频才能得到其他三个周期的闸门信号,可采用74LS90分别经过一级、二级、三级10分频得到。 图4-2-7 555多谐振荡电路 3. 逻辑控制电路 在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ,锁存信号Ⅳ的负跳变又用来产生清“0”信号V。脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生,它们的脉冲宽度由电路的时间常数决定。触发脉冲从B端输入时,在触发脉冲的负跳变作用下,输出端Q可获得一正脉冲, Q非端可获得一负脉冲,其波形关系正好满足Ⅳ和V的要求。手动复位开关S按下时,计数器清“ 0 ”。参考电路如图4-2-8 图4-2-8数字频率计逻辑控制电路 4.锁存器 锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存,使显示器上能稳定地显示此时计数器的值.闸门时间结束时,逻辑控制电路发出锁存信号Ⅳ,将此时计数器的值送译码显示器。选用8D锁存器74LS273可以完成上述功能.当时钟脉冲CP的正跳变来到时,锁存器的输出等于输入,即Q=D。从而将计数器
项目二十一:集成同步计数器常用芯片及其应用 内容简介 在本次课中,我们将介绍集成同步计数器等常用芯片及其应用。 本次授课内容为课本P134-139 教学组织 1.常用中规模集成计数器 (1)常用异步集成计数器74LS290 74LS290芯片的符号图和管脚排列如下图所示。其中,S9(1)、S9(2)称为置“9”端,R0(1)、R0(2)称为置“0”端;CP0、CP1端为计数时钟输入端,Q3Q2Q1Q0为输出端,NC表示空脚。 74LS290具有以下功能: 置“9”功能:当S9(1)=S9(2)=1时,不论其他输入端状态如何,计数器输出Q3 Q2 Q1 Q0=1001,而(1001)2=(9)10,故又称为异步置数功能。 置“0”功能:当S9(1)和S9(2)不全为1,并且R0(1)=R0(2)=1时,不论其他输入端状态如何,计数器输出Q3 Q2 Q1 Q0=0000,故又称为异步清零功能或复位功能。 计数功能:当S9(1)和S9(2)不全为1,并且R0(1)和R0(2)不全为1时,输入计数脉冲CP,计数器开始计数。计数脉冲由CP0输入,从Q0输出时,则构成二进制计数器;计数脉冲由CP1输入,输出为Q2Q1Q0时,则构成五进制计数器;若将Q0和CP1相连,计数脉冲由CP0输入,输出为Q3Q2Q1Q0时,则构成十进制(8421码)计数器;若将Q3和CP0相连,计数脉冲由CP1输入,输出为Q3Q2Q1Q0时,则构成十进制(5421码)计数器。因此,74LS290又称为“二—五—十进制型集成计数器”。 (2)常用同步集成计数器74LS161 74LS161是一种同步4位二进制加法集成计数器。其符号图和管脚的排列如下图(a)、(b)所示,逻辑功能如下表所示。 74LS290的符号图和管脚图 74LS161的符号图和管脚图
第七章通用计数器及其应用 电子计数器是一种多功能的电子测量仪器。它利用电子学的方法测出一定时间内输入的脉冲数目,并将结果以数字形式显示出来。通常电子计数器按照它的功能可分为以下三类:1)通用计数器通常指多功能计数器。它可以用于测量频率、频率比、周期、时间间隔和累加计数等,如配以适当的插件,还可以测量相位、电压等电量。 2)频率计数器其功能为测频和计数。测频范围很宽,在高频和微波范围内的计数器均属于此类。 3)计算计数器带有微处理器、具有计算功能。它除具有计数器功能外,还能进行数学运算、求解比较复杂的方程式,能依靠程控进行测量、计算和显示等全部工作。 计数及显示单元 图7-1 通用电子计数器方框图 一、通用电子计数器的基本组成 电子计数器的基本组成原理方框图见图7-1。这是一种通用多功能电子计数器。电路由A、B输入通道、时基产生与变换单元、主门、控制单元、计数及显示单元等组成。电子计数器的基本功能是频率测量和时间测量,但测量频率和测量时间时,加到主门和控制单元的信号源不同,测量功能的转换由开关来操纵。累加计数时,加到控制单元的信号则由人工控制。至于计数器的其它测量功能,如频率比测量、周期测量等则是基本功能的扩展。(一)A、B输入通道 输入通道送出的信号,经过主门进入计数电路,它是计数电路的触发脉冲源。为了保证计数电路正确工作,要求该信号具有一定的波形、极性和适当的幅度,但输入被测信号的幅度不同,波形也多种多样,必须利用输入通道对信号进行放大、整形,使其变换为符合主门
要求的计数脉冲信号。输入通道共有两路。由于两个通道在测试中的作用不同,也各有其特点。 A输入通道是计数脉冲信号的输入电路。其组成如图7-2(a)所示。 衰减器 射极 跟随器放大器 施密特 电 路至主门 选通门 A门选通信号 平调节 射极 跟随器放大器 施密特 电 路至门控 选通门 B门选通信号 输入电 倒相器双稳 (a) A输入通道 (b) B输入通道 7-2 输入通道方框图 当测量频率时,计数脉冲是输入的被测信号经整形而得到的。当测量时间时,该信号是仪器内部晶振信号经倍频或分频后再经整形而得到的。究竟选用何种信号,由选通门的选通控制信号决定。 B输入通道是闸门时间信号的通路,用于控制主门是否开通。该信号经整形后用来触发双稳态触发器,使其翻转。以一个脉冲启开主门,而以随后的一个脉冲关门。两脉冲的时间间隔为开门时间。在此期间,计数器对经过A通道的计数脉冲计数。为保证信号在一定的电平时触发,输入端可对输入信号电平进行连续调节。在施密特电路之后还接有倒相器,从而可任意选择所需要的触发脉冲极性。 有的通用计数器闸门时间信号通路有两路,分别称为 B、C通道。两通道的电路结构完 全相同。B通道用来作门控双稳的“启动”通道,使双稳电路翻转;C通道用作门控双稳“停止”通道,使其复原。两通道的输出经由或门电路加至门控双稳触发器的输入端。 (二)主门 主门又称信号门或闸门,对计数脉冲能否进入计数器起着闸门的作用。主门电路是一个标准的双输入逻辑门,如图7-3所示。它的一个输入端接入来自门控双稳触发器的门控信号,另一个输入端则接收计数用脉冲信号。在门控信号有效期间,计数脉冲允许通过此门进入计数器计数。 在测量频率时的门控信号为仪器内部的闸门时间选择电路送来的标准信号,在测量周期或时间时则是整形后的被测信号。 计数脉冲输入 门控信号输入 T T & 图7-3 主门电路
实验七计数器及其应用 一、实验目的 1.学习用集成触发器构成计数器的方法 2.掌握中规模集成计数器的使用方法及功能测试方法 3.运用集成计数器构成1∕N分频器 二、实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数器的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。 1、用D触发器构成异步二进制加∕减计数器 图7-1是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D触发器接成T′触发器,再由低位触发器的Q端和高一位的CP端相连接。 图7-1 若将图7-1稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器 三、实验内容 1.用74LS74触发器构成4位二进制一步加法计数器。 (1)按图7-1连接,R D接至逻辑开关输出插口,将低位CP O端接单次脉冲源,输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口。 (2)清零后,逐个送入单次脉冲,观察并列表记录Q3~Q0状态。 (3)将图7-1电路中的底位触发器的Q端与高一位的CP端相连接,构成减法计数器,按实验内容(2)、(3)进行实验,构成并列表记录Q3~Q0的状态。
计数器的应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数器构成1/N分频器 二、实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势,又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列,就能正确运用这些器件。 1、用D触发器构成异步二进制加/减计数器 图7—1是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D触发器接成T触发器,在由低位触发器的Q端和高一位的CP端相连接。 若将图7—1稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器。
2、中规模同步集成计数器 同步集成计数器基本类型见表7-1。 表7-1 同步计数器芯片型号和功能 ⑴同步4位二进制计数器 74LS161的功能见表7-2,74LS163的功能见表7-3,引脚图见图7-2。LD 为置数控制端,CLR 为置0控制端, D 0~D 3为并行数据输入端,Q 0~Q 3为输出端,CO 为进位输出端。 ⑵4位十进制同步计数器 74LS160的功能见表7-4,引脚图见图7-2。74LS162的功能见表7-5,引脚图见图7-2。 表7-2 74LS161的功能表 输 入 输 出 CP LD CLR EP ET Q × × 0 × × 全“L ” ↑ 0 1 × × 预置数据 ↑ 1 1 1 1 计数 × 1 1 0 × 保持 × 1 1 × 保持 型号 功能 型号 功能 74LS161 4位十进制同步计数器(异步 清除) 74LS190 4位十进制加/减同步计数器 74LS163 4位二进制同步计数器(异步 清除) 74LS191 4位二进制加/减同步计数器 74LS160 4位十进制同步计数器(同步 清除) 74LS192 4位十进制加/减同步计数器(双时钟) 74LS162 4位二进制同步计数器(同步 清除) 74LS193 4位二进制加/减同步计数器(双时钟)
1.实习目的 电子线路实习时了配合模拟电子技术基础课程的教学而开设的。采用EAD 技术中的multisim软件来对模拟电路进行仿真运行,让学生完成EDA技术方面的初步训练,培养起掌握新技术的能力,以适应当今电子技术的飞速发展。 以计算机仿真为基础的电子设计自动化即EAD技术已成为当代电子电路及集成电路设计中不可缺少的重要手段。multisim是一个优秀的电子技术训练工具,利用它可以更灵活的进行电路实验,并在实验室难以达到的实验条件下进行模拟,从而提高学生设计和分析电路的能力。通过综合性设计能使学生会解决较复杂实际问题的能力,为其后续课程的学习和以后从事实际工作打下坚实的基础。
2.实习内容 2.1 multisim简介 Multisim 11是IIT公司推出Multisim 11之后的Multisim最新版Multisim11提供了全面集成化的设计环境,完成从原理图设计输入、电路仿真分析到电路功能测试等工作。当改变电路连接或改变元件参数,对电路进行仿真时,可以清楚地观察到各种变化对电路性能的影响。 EDA是在计算机辅助设计技术的基础上发展起来的计算机软件系统。与早期的CAD软件相比,EDA软件的自动化程度更高,功能更完善,运行速度更快,而且操作页面友善,有良好的数据开放性和互换性。 电子工作平台Electronice Workbench 软件是加拿大 Interactive Image Technologies 公司于八十年代末,九十年代初推出的电子电路仿真的虚拟电子工作台软件。它具有一些特点: (1).采用直观的图形界面创造电路,在计算机屏幕上模拟真实实验室的工作台,绘制电路图需要的元件,电路仿真需要的测试仪器均可直接从屏幕上获取。(2).软件仪器的控制面板外形和操作方式都与实物相似,可以实事显示测量结果。 (3).EWB软件带有丰富的电路元件库,提供多种电路分析方法。 (4).作为设计工具,它可以同其他电路分析.设计和制板软件交换数据。(5).EWB还是一个优秀的电子技术训练工具,利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验,仿真电路的实际运行情况。 (6).熟悉常用电子仪器测量方法,因此非常适合电子类课程的教学和实验。这里,我们向大家介绍EWB软件的初步知识,基本操作方法,电路图的绘制,虚拟仪器的使用及基本分析方法。
一、实验目的 1.掌握集成二~五~十进制计数器的逻辑功能; 2.学会集成二~五~十进制计数器的应用。 二、实验原理 1.集成二~五~十进制计数器7490简介 集成二~五~十进制计数器内部电路如图 在Cp0作用下FF0完成一位二进制计数; 在Cp1作用下FF1、FF2、FF3按421码完成五进制计数;S91S92=1时,计数器Q3Q2Q1Q0完成置9功能; S91S92=0、R01R02=1时,计数器Q3Q2Q1Q0完成置0功能。 2.集成二~五~十进制计数器7490功能表 3.集成二~五~十进制计数器7490的应用
(1)构成8421BCD十进制加法异步计数器 由于该芯片内二~五进制计数器均为下降沿触发,所以只需将421码五进制加法计数器的时钟Cp1接二进制计数器的输出Q0即可。 如图: (2)构成5421BCD十进制加法异步计数器 由于该芯片内二~五进制计数器均为下降沿触发,所以只需将421码五进制加法计数器的Q3输出端接二进制计数器的时钟Cp0即可。 如图: (3)构成模10以内任意进制计数器 ①反馈置0法:通过设计外部门电路使S91S92=0、R01R02=1。 ②反馈置9法:通过设计外部门电路使S91S92=1。 三、实验仪器 1.直流稳压电源1台 2.任意波信号发生器1台 3.数字万用表1台 4.电子技术综合实验箱1台 5.数字示波器1台
四、实验内容 1.二~五~十进制计数器功能验证 7490管脚图如图,根据功能表,画出验证集成二~五~十进制计数器的测试图,自拟实验步骤进行验证。 2.构成8421BCD十进制加法异步计数器 按图搭接电路,用单脉冲作Cp0时钟,用数码管显示8421BCD十进制加法异步计数器,验证其计数功能,写出计数时序表。 (1)仿真电路图:
实验十一计数器74LS161的逻辑功能测试及应用 一、实验目的 1、熟悉集成计数器触的逻辑功能和各控制端作用。 2、掌握集成计数器逻辑功能测试方法。 3、掌握计数器使用方法。 二、实验设备与器件 1、实验设备:DLBS系列数字逻辑实验箱1个,MF47型万用表1台。 2、实验器件:74LS161集成同步计数器×2片,四二输入与非门74LS00×1块。 三、实训器件说明 1、 74LS161集成同步计数器 74LS161是一种同步四位二进制同步加法计数器,计数范围是0~15,具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。图11.1所示为74LS161的管脚图和逻 辑功能示意图。图中CR端是异步清零控制端,当CR=0时,输出Q3Q2Q1Qo全为零,实现异步清除功能。LD是同步置数控制端,当CR=1,LD=0,且CP=CP↑时,输出 Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。CTP和CTT是计数控制端,CP是上升沿有效的时钟脉冲输入端,D0~D3是并行数据输入端,Q0~Q3是计数输出端,CO是进位输出端,且进位输出信号CO=CTt=Q3Q2Q1Qo ,它可以用来实现电路的级联扩展。 74LS161的逻辑功能如表6.9所示。表中各控制输入端按优先级从高到低的次序排列, 依次为CR、LD、CTp和CTt,其中CR优先级最高。计数输出Q3为最高位,Qo为最低 位。
由表6.9可知,74LS161具有以下逻辑功能: (1)异步清零。当CR=0时,计数器清零,与CP脉冲无关,所以称为异步清零。(2)同步置数。当CR=1,LD=0 ,CP脉冲上升沿到来时,并行输入数据D3—Do被 置入计数器,计数器输出为D3D2D1Do 。由于置数发生在脉冲CP上升沿时段,故称为同步置数。 (3)保持功能。当CR=LD=1,且CTp?CTt=0时,输出Q3Q2Q1Qo=Q3Q2Q1Qo。保持不变。 (4)计数功能。当CR=LD=CTp=CTt=1时,且CP=CP↑时,计数器处于计数状态才开 始加法计数,实现计数功能。随着CP脉冲上升沿的到来,计数器对CP脉冲进行二进制加法计数,每来一个CP脉冲,计数值加“1”。当计数值达到15 时,进位输出CO为“1”。 2、由74LS161同步计数器构成任意(N)进制计数器方法 (1)直接清零法 直接清零法是利用芯片的复位端CR和与非门,将N所对应的输出二进制代码中等于“1”的输出端,通过与非门反馈到集成芯片的复位端CR,使输出回零。 例如,用74LS161芯片构成十进制计数器电路如图11.2所示。 (2)预置数法 预置数法是利用芯片的预置数端LD和预置输入端D3D2D1Do,因74LS161芯片的LD是同步预置数端,所以只能采用N-1值反馈法,其计数过程中不会出现过渡状态。例如图10.3所示的七进制计数器电路。
计数器工作原理及应用 除了计数功能外,计数器产品还有一些附加功能,如异步复位、预置数(注意,有同步预置数和异步预置数两种。前者受时钟脉冲控制,后者不受时钟脉冲控制)、保持(注意,有保持进位和不保持进位两种)。虽然计数器产品一般只有二进制和十进制两种,有了这些附加功能,我们就可以方便地用我们可以得到的计数器来构成任意进制的计数器。下面我们举两个例子。在这两个例子中,我们分别用同步十进制加法计数器74LS160构成一个六进制计数器和一个一百进制计数器。 因为六进制计数器的有效状态有六个,而十进制计数器的有效状态有十个,所以用十进制计数器构成六进制计数器时,我们只需保留十进制计数器的六个状态即可。74LS160的十个有效状态是BCD编码的,即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001[图5-1]。 图5-1 我们保留哪六个状态呢?理论上,我们保留哪六个状态都行。然而,为了使电路最简单,保留哪六个状态还是有一点讲究的。一般情况下,我们总是保留0000和1001两个状态。因为74LS160从100 1变化到0000时,将在进位输出端产生一个进位脉冲,所以我们保留了0000和1001这两个状态后,我们就可以利用74LS160的进位输出端作为六进制计数器的进位输出端了。于是,六进制计数器的状态循环可以是0000、0001、0010、0011、0100和1001,也可以是0000、0101、0110、0111、1000和1001。我们不妨采用0000、0001、0010、0011、0100和1001这六个状态。 如何让74LS160从0100状态跳到1001状态呢?我们用一个混合逻辑与非门构成一个译码器[图5. 3.37b],当74LS160的状态为0100时,与非门输出低电平,这个低电平使74LS160工作在预置数状态,当下一个时钟脉冲到来时,由于等于1001,74LS160就会预置成1001,从而我们实现了状态跳跃。
一、系统设计 1. 设计的任务与要求 1.1 设计任务: 设计并制作一台闸门时间为1s的数字频率计。 1.2 设计要求 (1)频率和周期的测量: (a)被测信号为正弦波,频率范围为1Hz到10MHz;(b)给测信号的有效值电压范围为50mV到1V;(c)测量相对误差的绝对值不大于104-。 (2)时间间隔测量功能: (a)被测信号为方波,频率范围为100Hz到1MHz;(b)给测信号的峰值电压范围为50mV到1V;(c)被测时间间隔的范围为0.1us到100ms;(d)测量相对误差的绝对值不大于102-。 (3)测量数据刷新时间不大于2s,并能自动显示单位。 发挥要求 (1)频率和周期测量的正选信号频率范围为1Hz到100MHz,其他要求同基本要求(1)和(3)。 (2)频率和周期测量时被测正弦信号的最小有效值电压为10mV,其他要求同基本要求(1)和(3)。 (3)增加脉冲信号占空比的测量功能。
2. 总体方案的论证与比较 基于设计数字频率计可以采用三种方法,第一可以通过数字电路实现,由于题目要求精度要到104-,数显的方式无法实现;第二可以通过FPJA可编程器件进行实现,虽然用FPJA设计,比数字电路和stm32更简易,但编程复杂,运算能力欠缺;第三采用stm32开发板进行实现,不管是其精度和运算能力,还运行速度快,选择stm32来设计。制作一台时间为1s的闸门,利用stm32软件编程设计,被测范围为1Hz到10MHz,考虑到精度的要求,低频利用放大电路进行增幅,再通过软件计算输入显示,高频通过分频电路降低测量误差。时间间隔测量通过通道信号的输入给放大整流电路,通过整形后的波形测出Ta-b,被测范围可通过内部时钟频率设定一个时标频率,到时读出。 2.1 放大模电路块 方案一:为了将待测信号整形成能接受的脉冲信号,满足显示,可通过放大器后接一个单门限电压比较器(LM339),这样虽然能完成整形工作,但电路抗干扰能力差,带来数据误差的影响。 方案二:通过AD8009芯片设计的放大电路,在用AD8055把输入为正弦波的信号输出为方波,频率不发生变化。从芯片功能的满足和误差方面考虑,采用方案二。 2.2 频率测试电路模块 方案一:在放大整形电路后,信号频率还存在显示的误差很大,考虑对频率进行晶体振荡器来解决。对于小信号的频率不进行倍频,虽然倍频可以减小测量误差,但对于低频信号误差很小;采用256分频电路通过74HC74把高频信号分频。 方案二:把频率信号经脉冲形成电路后加到闸门电路的输入端,直接通过测试一段时间后,被计数的脉冲的值由十进制计数器进行计数,设计数值为M,则频率 f =M / T。最终选择方案一。
实验四计数器及其应用 一、实验目的 l、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成l位分频器 二、实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。 l、用D触发器构成异步二进制加/减计数器 图4-1是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D 触发器接成T’触发器,再由低位触发器的Q端和高—位的CP端相连接。 图4-1 四位二进制异步加法计数器 若将图4-l稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器。 2、中规模十进制计数器 CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,具引脚排列及逻辑符号如图4-2所示。
图4-2 CC40192引脚排列及逻辑符号 图中LD一置数端CP L一加计数端CP D一减计数端 CO一非同步进位输出端BO一非同步借位输出端 D0、D1、D2、D3一计数器输入端 Q0、Q1、Q2、Q3一数据输出端CR一清除端 CC40192(同74LS192,二者可互换使用)的功能如表4-1,说明如下:表4-1 当清除端CR为高电平“1”时,计数器直接清零;CR置低电平则执行其它功能。 当CR为低电平,置数端LD也为低电平时,数据直接从置数端D0、D1、D2、D3置入计数器。 当CR为低电平,LD为高电平时,执行计数功能。执行加计数时,减计数端CP D接高 电平,计数脉冲由CP U输入;在计数脉冲上升沿进行842l码十进制加法计数。执行减计数时,加计数端CPu接高电平,计数脉冲由减计数端CP D输入,表4-2为8421码十进制加、减计数器的状态转换表。 表4-2 3、计数器的级联使用 一个十进制计数器只能表示0~9十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。 同步计数器往往设有进位(或借位)输出端,故可选用其进位(或借位)输出信号驱动下一级计数器。 图4-3是由CC40192利用进位输出CO控制高一位的CP U端构成的加数级联图。
一.设计的基本原理和框图 1.1基本原理: 数字频率计是用数字显示被测信号的频率的仪器,被测信号可以是正弦波,方波或者其他周期性变化的信号,它的基本原理是时基信号发生器提供标准的时基脉冲信号,若其周期为1s则门控电路的输出信号持续时间亦准确到1s。闸门电路有标准秒信号控制,当秒信号到来时闸门开通,信号通过闸门送到计数译码显示电路,秒信号结束时闸门关闭,计数器停止计数,由于计数器记得脉冲数N 的是一秒内的累积数,所以被测频率是NHZ。闸门时间可以取大于或者小于1秒的值,测得的频率时间间隔与闸门时间的取值成正比,在这里取的闸门时间为1s。 在此,数字频率计由分频器,片选电路,计数器,锁存器,译码电路和显示电路作为主要组成部分。 1.2设计框图如图1.1所示:
图1.1 二.单元电路设计 2.1分频电路模块 分频器在总电路中有两个作用。由总图框图中分频器有两个输出,一个给计数器,一个给锁存器。时钟信号经过分频电路形成了20分频后的门信号。另一个给锁存器作锁存信号,当信号为低电平时就锁存计数器中的数。 分频电路图如图2.1 图2.1 分频电路图 2.2片选信号电路模块 这个电路有两个用途:一是为后面的片选电路产生片选信号,二是为译码模块提供选择脉冲信号。 电路图如图2.2
图2.2 片选信号电路图 2.3计数器模块 计数器模块为该电路中的核心模块,它的功能是:当门信号为上升沿时,电路开始计算半个周期内被测信号通过的周期数,到下升沿后结束。然后送给锁存器锁存。 计数器电路图如图2.3所示: 图2.3 计数器电路图 2.4锁存器模块 在分频信号的下降沿到来时,锁存器将计数器的信号锁存,然后送给编译模块中。其电路图如图2.4所示:
实验七计数器及其应用 The Standardization Office was revised on the afternoon of December 13, 2020
实验七计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成1/N分频器 二、实验原理 计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。 1、中规模十进制计数器 CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数 等功能,其引脚排列及逻辑符号如图7-1
图7-1 CC40192引脚排列及逻辑符号 图中 LD —置数端 CP U —加计数端 CP D —减计数端 CO —非同步进位输出端 BO —非同步借位输出端 D 0、D 1、D 2、D 3 —计数器输入端 Q 0、Q 1、Q 2、Q 3 —数据输出端 CR —清除端 CC40192(同74LS192,二者可互换使用)的功能如表7-1,说明如下: 表7-1 当清除端CR 为高电平“1”时,计数器直接清零;CR 置低电平则执行其它功能。 当CR 为低电平,置数端LD 也为低电平时,数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。当CR 为低电平,LD 为高电平时,执行计数功能。执行加计数时,减计数端CP D 接高电平,计数脉冲由CP U 输入;在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时,加计数端CP U 接高电平,计数脉冲由减计数端CP D 输入,表9-2为8421码十进制加、减计数器的状态转换表。 表7-2 加法计数
宁波工程学院 电子信息工程学院 课程设计报告 课程设计题目:简易数字频率计 起讫时间:2011年05月23日至2011年06月03日
目录第一章技术指标 1.1整体功能要求 1.2电气指标 1.3扩展指标 1.4设计条件 第二章整体方案设计 2.1 算法设计 2.2 整体方框图 2.3 计数原理 第三章单元电路设计 3.1 波形变换电路 3.2 闸门电路设计 3.3小数点显示电路设计 第四章测试与调整 4.1 硬件测试与调整 4.2 软件测试与调整 4.3 整体指标测试 第五章设计小结 5.1 设计任务完成情况 5.2 问题及改进 5.3心得体会 附录
第一章技术指标 1.1整体功能要求 设计并制作一台数字显示的简易频率计,主要用于测量正弦波、方波等周期 信号的频率值。 1.2 电气指标 1.2.1 信号波形:方波; 1.2.2 信号幅度;TTL电平; 1.2.3 信号频率:100Hz~9999Hz; 1.2.4 测量误差:≤1%; 1.2.5 测量时间:≤1s/次,连续测量; 1.2.6 显示:4位有效数字,可用数码管,LED或LCD显示。 1.3扩展指标 1.3.1 可以测量正弦波信号的频率,电压峰-峰值VPP=0.1~5V; 1.3.2 方波测量时频率测量上限为3MHz,测量误差≤1%; 1.3.3 正弦(Vopp=0.1V~5V)测量时频率测量上限为3MHz,测量误差≤1%; 1.3.4量程自动切换,且自动切换为四位有效数字输出; 1.4设计条件 1.4.1 电源条件:+5V。 1.4.2开发平台:本系统以高速SOC单片机C8051F360和FPGAEP2C8T144为 核心,主要包括9个模块,其主要配置见表1-1。 表1-1数字电子系统设计实验平台模块一览 型号名称主要配置 MCU模块SOC单片机8051F360,CPLD芯片EMP3064TC44 74151 FPGA模块EMP3064TC44,串行配置芯片,JTAG和AS配置 接口 74153 LCD和键盘模块12864中文液晶,16个按键 7404 8位高速A/D模块30MHz8位A/D转换器ADS930,信号调理电路4518 10位高速D/A模块双路100MHz10位D/A转换器THS5651,差分放 大电路,反相器
实验八 计数器及其应用 一、实验目的 1、熟悉中规模集成计数器的逻辑功能及使用方法 2、掌握用74LS160/74LS161构成任意进制计数器的方法 3、熟悉中规模集成计数器各输出波形及应用 4、学习用集成触发器构成计数器的方法 二、实验任务 1、利用D 触发器设计四位二进制加法/减法计数器。 2、利用74LS161设计十二进制计数器,要求用置零法和置数法二种方法实现。 3、利用多片74LS161设计七十二进制计数器。 三、实验原理 计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等 计数器按计数进制不同,可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器,若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分,则有异步计数器和同步计数器两大类,以及加法计数器、减法计数器、加/减计数器等,如按预置和清除方式来分,则有并行预置、直接预置、异步清除和同步清除等差别,按权码来分,则有“8421”码,“5421”码、余“3”码等计数器,按集成度来分,有单、双位计数器等等,其最基本的分类如下: 计数器的种类?? ? ? ? ?? ???? ? ? ?????????? ?????进制计数器十进制计数器二进制计数器进制可逆计数器 减法计数器加法计数器功能异步计数器 同步计数器结构N 、、、321 1、 用D 触发器构成异步二进制加/减计数器 图3.8.1是用四只D 触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D 触发器接成T'触发器,再由低位触发器的Q 端和高一位的CP 端相连接。
湖南工程学院应用技术学院课程设计 课程名称 课题名称 专业 班级 学号 姓名 指导教师 2015 年7 月3 日
报告撰写要求(此页不打印) 课程设计报告是体现课程设计成果的载体,具体要求如下: 1、课程设计报告的基本格式 (1)说明书统一使用word文档打印,A4纸张,页边距设置为:上2cm,下2cm,左2.54cm,右2cm。 (2)正文采用宋体小四,字间距20磅;1级标题采用黑体小三,2级标题采用黑体四号,3级标题采用黑体小四;1和2级标题段落间距为上下0.5行。 (3)图表需统一编号,图标标题采用黑体五号;图标题在图片下方,表格标题在表格上方。 (4)装订顺序为:封面、任务书、报告正文、评分表。 2、课程设计报告的撰写要求 (1)设计报告正文内容为10页左右为宜,主要内容为自己的设计思路、设计步骤、关键性步骤的记录、重要结果的记录以及自己本次课程设计的总结。报告撰写要求思路清晰、结构合理、层次清晰,报告简洁但又要能体现设计过程。 (2)报告中图表要求清晰、规范,图表的尺寸大小适当。 (3)课程设计报告内容(仅供参考):
应用技术学院 课程设计任务书 课题名称频率计数器设计 姓名专业班级学号 指导老师寻大勇 课程设计时间2015年6月22日-2015年7月3日 一、任务及要求 设计任务: 本课题以单片机为核心,设计和制作一个频率计数器,来完成对输入的信号进行频率计数,计数的频率结果能够显示出来。要求能够对0-250KHz的信号频率进行准确计数,计数误差不超过±1HZ。 设计要求: (1)确定系统设计方案; (2)进行系统的硬件设计; (3)完成应用程序设计; (4) 应用系统的硬件和软件的调试。 二、进度安排 第一周: 周一:集中布置课程设计任务和相关事宜,查资料确定系统总体方案。 周二~周三:完成硬件设计和电路连接 周四~周日:完成软件设计 第二周: 周一~周三:程序调试 周四~周五:设计报告撰写。周五进行答辩和设计结果检查。 三、参考资料 1、王迎旭等.单片机原理及及应用. 2版.机械工业出版社,2012 2、胡汉才.单片机原理及其接口技术.3版.清华大学出版社,2010. 3、戴灿金.51单片机及其C语言程序设计开发实例.清华大学出版社,2010