当前位置：文档库 › 锁相环(PLL)工作原理及对硬件电路连接的要求

锁相环(PLL)工作原理及对硬件电路连接的要求

锁相环原理及应用

锁相电路（PLL）及其应用自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。一、锁相环路的基本工作原理 1．锁相环路的基本组成锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。图1 锁相环路的基本组成框图将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出

控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ）鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。鉴相器的电路类型很多，最常用的有以下三种电路．（1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。（2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。（3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。

锁相环基本原理及其应用

锁相环及其应用所谓锁相环路，实际是指自动相位控制电路（APC）,它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL表示。称VCO ）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来 PLL概念设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成由鉴相器（PD环路滤波器（LPF）压控振荡器（VCO组成的环路通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器（简称PD）、环路滤波器（简称LPF或LF ）和压控振荡器（简

ejt 戶心(tAejt)谋差相檯 PLL 原理从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的，经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由 VCO 产生控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差，同时控制角频差为最大△ 3 Omax

锁相环的基本原理和模型

1.锁相环的基本原理和模型在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。图1-1 基本锁相环结构鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器

锁相环pll工作原理及verilog代码

锁相环的组成和工作原理 #1 1．锁相环的基本组成．许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信许多电子设备要正常工作，号同步，利用锁相环路就可以实现这个目的。号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，锁相环路是一种反馈控制电路，简称锁相环）。锁相环的特点是（PLL）。锁相环的特点是：利用外部输入的）。锁相环的特点是：参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，相环通常用于闭环跟踪电路。锁相环在工作的过程中，相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出于闭环跟踪电路信号的频率与输入信号的频率相等时，信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这持固定的相位差值，即输出电压与输入电压的相位被锁住，就是锁相环名称的由来。就是锁相环名称的由来。（）锁相环通常由鉴相器 PD）环路滤波器 LF）、（）和压控振荡器 VCO）（）三部分组成，所示。三部分组成，锁相环组成的原理框图如图 8-4-1 所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输锁相环中的鉴相器又称为相位比较器，出信号的相位差，并将检测出的相位差信号转换成 uD（t）电压信号出信号的相位差，）输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压 u（t）输出，， C ）对振荡器输出信号的频率实施控制。对振荡器输出信号的频率实施控制。施控制 2．锁相环的工作原理．锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴锁相环中的鉴相器通常由模拟乘法器组成，相器电路如图 8-4-2 所示。所示。

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。只要是基准频率的整数倍，便可以得到各种频率的输出。从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

PLL 锁相环原理

什么是锁相环（PLL）工作原理及对硬件电路连接的要求锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz 和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的 10MHz背板时钟同步来实现锁相环同步的。锁相环(PLL)的工作原理 1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。

完整版锁相环工作原理.doc

基本组成和锁相环电路 1、频率合成器电路频率合成器组成：频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO 电路直接产生。如图3-4 所示。在现在的移动通信终端中，用于射频前端上下变频的本振源（LO ），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop ）来实现。 2.锁相环：它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理：锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD 或 PC):是完成相位比较的单元, 用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF): 是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用 .通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO ）：振

荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL 中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制 VCO ，使它的频率改变； 5、这样经过一个很短的时间，VCO的输出就会稳定于某一期望值。锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R 分频器、N 分频器、压控振荡器（VCO ）、低通滤波器（LFP）构成，并留有数据控制接口。锁相环电路的工作原理是：在控制接口对R 分频器和N 分频器完成参数配置后。晶振产生的参考频率（ Fref）经 R 分频后输入到鉴相器，同时VCO 的输出频率（ Fout）也经 N 分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过 LFP 滤波，加到 VCO 的调制端，从而控制 VCO 的输出频率，使鉴相器两输入端的输入频率相等。锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N 和 R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片锁相环的基准频率为13MHz ，通过内部固定数字频率分频器生成5KHz 或 6.25KHz 的参考频率。 VCO 振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图 3-5 所示。 N=F VCO /F R N：分频次数 F VCO： VCO 振荡频率

CMOS4046集成电路研究锁相环(PLL)的工作原理毕业论文外文翻译

本实验要使用CMOS4046集成电路研究锁相环（PLL ）的工作原理。电路包括两个不同的鉴相器和一个VCO 。另外还有一个齐纳二极管参考电压源用在供电调节中，在解调器输出中有一个缓冲电路。用户必须提供环路滤波器。4046具有高输入阻抗和低输出阻抗，容易选择外围元件。注意事项 1. 本实验较为复杂，进入实验室之前，确认你已经弄懂了电路预计应该怎样工作。对某样东西还没有充分分析之前，不要去尝试制作它。在开始实验之前要通读本文。 2. 在实验第一部分得到的数据要用来完成实验的其它任务。所以要仔细对待这部分内容。 3. 小心操作4046芯片，CMOS 集成电路很容易损坏。避免静电释放，使用10k Ω电阻把信号发生器的输出耦合到PLL 。在关掉4046供电电源之前先关闭信号发生器，或者从信号输入端给整个电路供电。要避免将输出端对电源或对地短路，TTL 门电路可以容忍这种误操作但CMOS 不能（要注意松散的导线）。CMOS 输出也没有能力驱动电容负载。VSS 应该接地，VDD 应该接5V ，引脚5应该接地（否则VCO 被禁止）。 1 VCO 工作原理阅读数据手册中的电路描述。VCO 常数（0K 单位为弧度/秒-伏）是工作频率变化与输入电压（引脚9上）变化之比值。测量出0K ，即，画出输出频率关于输入电压的曲线。确认数据范围要覆盖5kHz 到50kHz 。对于R1, R2 和C 的各种参数取值进行测量，确定0K 对于R1 ,R2 和C 是怎样的近似关系。测量VCO 输出的上升和下降时间，研究电容性负载的影响。 2 无源环路滤波器无源环路滤波器位于鉴相器输出与VCO 输入之间。此滤波器对鉴相器输出中的高次谐波进行衰减，并控制环路的强度。通常用一个简单RC 滤波器就可以满足要求，这种设计能避免有源滤波器设计中固有的电平移动和输出限制的恼人问题。但另外一方面，有源滤波器可以提供更优越的性能。 2.1 相位比较器首先来看一下4046的相位比较器II 的输出。该输出端是一个三态器件，这可以在环路锁定时减小波纹。与存在两倍基频拍频的情况不同，这里没有任何拍频。糟糕的方面是，当我们需要为环路建立一个框图时，D K 却不能很好地定义。当向上或向下驱动之一接通时，输出端表现为电压源。但是当输出端悬浮时，它实质上为一个电流源（一个0A 电流源）。因此D K 的值将依赖于给定的滤波器。考察图1。图1 相位比较器II 的输出图中当向上驱动器接通时，相位比较器输出为5PO v V =+，当向下驱动器接通时，0PO v V =，当相位比较器处在开路状态时，PO D v v =。我们可以求出输出的平均值：

锁相环PLL的组成和工作原理

锁相环的组成和工作原理#1 1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1 所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为（8-4-5）

PLL电路的基本工作原理

PLL电路的基本工作原理 1.1PLL电路的三大组成各部分 Phase lock loop锁相环电路适用于生成与输入信号同步的新的信号电路。PLL电路基本上由三大部分组成： 1）鉴相器（phase detector）鉴相器用于检测出两个输入信号的相位差。鉴相器的工作方式多种多样，大部分是数字方式的，也有模拟方式工作的鉴相器，主要方式检测出两个信号上升沿的差。 2）环路滤波器（loop filter）环路滤波器是将鉴相器输出的含有波纹的直流信号平均化，将次变换为交流成分较少的低通滤波器。环路滤波器滤除了滤除波纹的功能外，还有一个重要的功能，即决定稳定进行PLL环路控制的传输特性。稳定的PLL电路的环路滤波特性是非常重要的。关系到整个系统的性能。 3）压控振荡器（voltage controlled osillator）压控振荡器就是用输入的直流信号控制振荡频率，它是一种可变频振荡器。 1.1.2PLL的应用与频率合成器在图中可以看到，将输入信号与VCO输出信号进行比较，控制两个信号使其保持相位同步。两个输入信号同相位，当然也可以对频率进行同样的控制，这样一来就可以是VCo输出的振荡频率能够跟踪输入信号的频率了。这时，VcO的振荡频率变化由环路滤波器的时间常数决定。时间常数越大，频率的变化越慢；时间常数越小，频率变化越快。这样，VCo的振荡频率同步跟踪输入信号的频率。在图中若跟踪速度设计得当，由VCO可得到接受信号或与电磁波同步的信号。例如，接受电磁波信号中叠加有噪声时，VCO立即停止接收该信号，不收噪声影响，VCO与接收信号平品均频率稳定同步，并持续振荡。

锁相环基本原理

锁相环基本原理一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ）构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。异或门的逻辑真值表示于表1，图2是逻辑符号图。表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者存在相位差?θ时，输出端F 的波形的占空比与?θ有关，见图3。将F 输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与?θ有关，这样，我们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A

2．边沿触发鉴相器前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。二．压控振荡器（VCO ）压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ）式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。三．环路滤波器这里仅讨论无源比例积分滤波器如图5。其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四．锁相环的相位模型及传输函数图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+

锁相环路工作原理

摘要：锁相环路是PLL 是一个能够跟踪输入信号相位变化，以消除频率误差为目的的闭环自动控制系统。锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成，工作原理主要是频率牵引和相位锁定。PLL 在无线电技术很多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛运用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。关键词：锁相环；鉴相器；压控振荡器；环路滤波器 1锁相环基本工作原理锁相环（PLL ）主要由鉴相器（PD ）、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。基本组成框图如图1所示。图1 锁相环结构图图1中，输入信号()i u t 与反馈输出信号()o u t 的相位进行比较，得到误差相位()e t θ，并由此产生误差电压()D u t ，误差电压经过环路滤波器过滤得到控制电压()c u t ，()c u t 控制VCO 的振荡频率，改变输出信号 ()o u t 的频率和相位，同时改变了输出信号和输入信号的相位差()e t θ。即控制电压加到压控振荡器上使之产生频率偏移，来跟踪输入信号频率()i w t 。当输出信号频率等于输入信号频率时，会有一个稳态相位差，使鉴相器输出一个稳定的直流误差电压，控制VCO 输出信号频率稳定在输入信号频率上，即为PLL 的锁定状态。在PLL 中，鉴相器的鉴相特性 ()()D d e u t K t θ= （1）式中：d K 为鉴相器灵敏度。压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t （2）式中：o w 为压控振荡器的自由振荡频率（c u 为0时的固有频率），c K 为压控灵敏度。若输入信号()i u t 为单频信号，()sin[]i i i i u t U wt θ=+，则相位误差()e t θ为 ()[()]()()t t e i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-?? （3）

锁相环工作原理

图2：加入锁相环后的图形图1：未加入锁相环时的图形锁相环最基本的结构如图6.1所示。它由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF 振荡器（VCO）。鉴相器是个相位比较装置。它把输入信号S (t)和压控振荡器的输出信号 i Array (t)的相位进行比较，产生对应于两 S o 个信号相位差的误差电压S (t)。 e 环路滤波器的作用是滤除误差电压 (t)中的高频成分和噪声，以保证环 S e 路所要求的性能，增加系统的稳定性。

压控振荡器受控制电压S d (t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，就进入“锁定”状态。这就是锁相环工作的大致过程。以上的分析是对频率和相位不变的输入信号而言的。如果输入信号的频率和相位在不断地变可能通过环路的作用，使压控的频率和相位不断地跟踪输入频率的变化。锁相环具有良好的跟踪性能。若输入FM 信号时，让环路通带足够宽，使信号的调制频谱落在带这时压控振荡器的频率跟踪输入调制的变化。对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时，压控振荡器的频率ωv (波的瞬时频率ωFM (t)相等。 FM 波的瞬时角频率可表示为假设VCO 具有线性控制特性，其斜率K v （压控灵敏度）为（弧度／秒·伏），而VCO 在S d (t)＝0频率为ωo ’，则当有控制电压时，VCO 的瞬时角频率为令上两式相等，即ωv (t)≈ωFM (t)，可得

锁相环的组成和工作原理

锁相环的组成和工作原理 1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（8-4-1）（8-4-2）式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为：

用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C（t）。即u C（t）为：（8-4-3）式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即（8-4-4）则，瞬时相位差θd为对两边求微分，可得频差的关系式为（8-4-6）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，u c（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，u c（t）随时间而变。因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压u c（t）的变化而变化。该特性的表达式为上式说明当u c（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。 8．4．2锁相环的应用 1．锁相环在调制和解调中的应用（1）调制和解调的概念

一文让你彻底明白“什么是锁相环PLL及其工作原理”

锁相环PLL 1、PLL基本介绍目前我见到的所有芯片中都含有PLL模块，接下来主要介绍如何利用PLL对晶振进行倍频及PLL的原理。 1）时钟与振荡电路在芯片中，最重要的就是时钟，时钟就像是心脏的脉冲，如果心脏停止了跳动，那人也就死亡了，对于芯片也一样，那时钟是怎么来的呢？时钟可看成周期性的0与1信号变化，而这种周期性的变化可以看成振荡。因此，振荡电路成为了时钟的来源。小注：振荡电路的形成可以分两类： ?石英晶体的压电效应：电导致晶片的机械变形，而晶片两侧施加机械压力又会产生电，形成振荡。它的谐振频率与晶片的切割方式、几何形状、尺寸有关，可以做得精确，因此其振荡电路可以获得很高的频率稳定度。 ?电容Capacity的充电放电：能够存储电能，而充放电的电流方向是反的，形成振荡，可通过电压等控制振荡电路的频率。 2）PLL与倍频 ① PLL电路组成由上面可以知道，晶振由于其频率的稳定性，一般作为系统的外部时钟源。但晶振的频率虽然稳定，但是频率无法做到很高（成本与工艺限制），因此芯片中高频时钟就需要一种叫做压控振荡器VCO（Voltage Controlled Oscillator）的东西生成了（顾名思义，VCO就是根据电压来调整输出频率的不同），可压控振荡器也有问题，其频率不够稳定，而且变化时很难快速稳定频率，这就是标准开环系统所出现的问题，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号与反馈比较，以便生成正确的控制。

因此，为了将频率锁定在一个固定的期望值，锁相环PLL出现了一个锁相环电路，PLL电路通常由以下模块组成：鉴相器PD（Phase Detector）：对输入的基准信号（来自频率稳定的晶振）和反馈回路的信号进行频率的比较，输出一个代表两者差异的信号。低通滤波器LPF（Low-Pass Filter）：将PD中生成的差异信号的高频成分滤除，保留直流部分。压控振荡器VCO（Voltage Controlled Oscillator）：根据输入电压，输出对应频率的周期信号，利用变容二极管（偏置电压的变化会改变耗尽层的厚度，从而影响电容大小）与电感构成的LC谐振电路构成，提高变容二极管的逆向偏压，二极管内耗尽层变大，电容变小，LC电路的谐振频率提高，反之，降低逆向偏压时，二极管内电容变大，频率降低。反馈回路FL（Feedback Loop）：通常由一个分频器实现。将VCO的输出降低到与基准信号相同级别的频率才能在PD中比较。 ② PLL工作原理 PLL工作的基本原理就是：将压控振荡器的输出经过分频后与基准信号输入PD，PD通过比较这两个信号的频率差，输出一个代表两者差异的信号，再经过低通滤波器转变成一个直流脉冲电压去控制VCO使它的频率改变。这样经过一个很短的时间，VCO 的输出就会稳定下来。所以，PLL并不是直接对晶振进行倍频，而是将频率稳定的晶振作为基准信号，与PLL内部振荡电路生成的信号分频后进行比较，使PLL输出的信号频率稳定。

锁相环CD4046原理及应用

锁相环CD4046 原理及应用锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。图1 压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：图2?1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 ?2脚相位比较器Ⅰ的输出端。 ?3脚比较信号输入端。 ?4脚压控振荡器输出端。 ?5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。 ?6、7脚外接振荡电容。 ?8、16脚电源的负端和正端。 ?9脚压控振荡器的控制端。 ?10脚解调输出端，用于FM解调。 ?11、12脚外接振荡电阻。

锁相环路基本工作原理.

锁相环路基本工作原理一、框图与各部分作用 ·框图 ·各部分的作用 ▲ PD——产生误差电压 ▲LF——产生控制电压 ▲VCO——产生瞬时输出频率二、环路工作原理 1.原理与环路锁定的充分必要条件 ·原理 PLPLL环路在某一因素作用下,利用输入与输出信号的相位差产生误差电压,并滤除其中非线性成分与噪声后的纯净控制信号控制压控振荡器,使朝

着缩小固有角频差方向变化,一旦趋向很小常数(称为剩余相位差)时,则锁相环路被锁定了,即 ·充分必要条件充分 2.举例说明 (以一阶锁相环为例) 锁定未锁定锁定锁定锁定锁锁定可可见,环路锁定过程中是从0～2π周期的变化,若干周期后使 ,则环路被锁定。三、环路相位模式和环路方程 1.相位模式 ①求环路中各部件的数学表示式与数学模式 A.鉴相器(PD)

乘积型积型叠加型加型其中：若上述经PD输出的误差电压可表示为则数学模型为 B.环路滤波器(LF) 环

C.压控振荡器(VCO) ②环路的相位模型 2.环路方程及其物理意义 ①方程 ②物理意义 a)各项的物理意义 b)方程的物理意义: 在任何时候环路开环输入固有角频率永远恒等于环路闭环瞬时角频差和环路控制角频差之和。在锁定过程瞬时角频差逐渐减小,控制角频差逐渐增大,它们之和永远恒等于开环时输入固有角频差。 3.结论 ①只有环路锁定时,瞬时角频差为0,才实现了了频率准确跟踪。 ②环路进入锁定的条件为显然愈大愈小，环路稳定性愈好。

③环路锁定过程是变化的,所以是交变变的电压;一旦锁定为直流电压。 ④环路方程是非线性微分方程,其中非线性取决于鉴相器,而微分方程阶数取决于环路滤波器多项式F(P)的阶数。四、环路滤波器常用的环路滤波器有： 1.RC积分滤波器波器电压传输系数为：器 , 若作为环路滤波器

锁相环频率综合器工作原理分析

锁相环频率综合器工作原理分析尹恒摘要：本文对频率合成器中锁相环的工作原理进行了理论分析，同时还简单介绍了单环和多环锁相频率合成器的组成和工作原理，有助于对频率合成器的使用和维护。关键字：频率合成器锁相环工作原理 1前言频率综合器又叫频率合成器，它是发射机的激励信号源。频率合成是指由一个或多个频率稳定度很高的参考信号源频率域的线性运算，产生具有同样稳定度的大量频率的过程。目前，频率合成设备通常采用三种技术实现：一是直接频率合成法(DDS技术)，它是利用采样定理通过查表的方法产生波形，其优点是频率切换响应快、分辨力较高、相位连续等，缺点是输出频率范围有限、输出杂散大；二是锁相环频率合成技术(PLL技术)，它利用锁相技术实现频率的加、减、乘、除，其优点是成本低、可合成任意频率，缺点是频率切换响应慢；三是DDS+PLL技术，它综合了上述两者的优点。我们短波发射台所使用的频率合成器，因其对频率切换速度要求不是很高，所以主要是采用锁相环频率合成技术实现。 2锁相环工作原理锁相环(PLL)是一个闭环的跟踪系统，它能够跟踪输入信

号时，没有频差；跟踪频率变化的输入信号时，精度也很高。它对输入信号来说恰似一个窄带跟踪滤波器。锁相环是一个相位负反馈系统，其内部压控振荡器所产生的相位，通过与外部信号相位的比较，实现与外部信号的相位同步。在比较的过程中，锁相环电路会不断地跟据外部信号的相位来调整压控振荡器的相位，直到这两个信号相位同步，其工作过程，通常可以用一个高阶的微分方程来描述信号的相位和频率。 2.1锁相环的组成图1锁相环路组成框图锁相环由三个基本部分组成，即：鉴相器(PD)、环路滤波器(LPF)和压控振荡器(VCO)，如图1所示。鉴相器(PD)是相位比较装置，它可将输入信号i t u （）与压控振荡器(VCO)的输出信号o t u （）的相位进行比较，产生对应于两信号相位差的误差电压d t u （）。环路滤波器(LPF)的作用是滤除误差电压中的高频成分和噪声，以保证环路所要求的性能，增加环路的稳定性。压控振荡器受环路滤波器输出的控制电压U (t)的控制，使其输出频率向输入信号的频率靠拢，直至频差消失，环路锁定。 2.2锁相环的工作原理 2 2.1鉴相器鉴相器鉴相器(PD)通常是一个模拟乘法器，可用图2等

全数字锁相环原理及应用

全数字锁相环原理及应用摘要：首先介绍全数字锁相环的结构，及各个模块的作用，接着讲述全数字锁相环的工作原理，然后介绍在全数字锁相环在调频和解调电路、频率合成器中的应用。关键字：全数字锁相环数字环路鉴相器数字环路滤波器数字压控振荡器 1.前言锁相环(PLL，Phase Locked Loop)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(ADPLL，All Digital Phase Locked Loop)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片的深入研究，全数字锁相环将会在其中得到更为广泛的应用。 2.全数字锁相环结构及原理图1 数字锁相环路的基本结构 (1)数字环路鉴相器（DPD）数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。 (2)数字环路滤波器（DLF）数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网

络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。 (3)数字压控振荡器（DCO）数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。全数字锁相环工作原理全数字锁相环的基本工作过程如下： (1) 设输入信号 u i(t) 和本振信号（数字压控振荡器输出信号）u o(t) 分别是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压u d(t)。 (2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压u c(t) 加到数字压控振荡器的输出端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生变化。只要环路设计恰当，则这种变化将使本振信号u o(t) 的频率与数字鉴相器输入信号u i(t) 的频率一致。 (3)最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压（忽略高频分量），数字环路滤波器的输出也是一个直流电压，DCO的频率也将停止变化，这时，环路处于“锁定状态”。 3.全数字锁相环的特点及应用全数字化锁相环的共同特点 (1)电路完全数字化，使用逻辑门电路和触发器电路。系统中只有“导通”和“截止”两种工作状态，受外界和电源的干扰的可能性大大减小，电路容易集成，易于制成全集成化的单片全数字锁相环路。因而系统的可靠性大大提高。 (2)全数字锁相环路还缓和甚至消除了模拟锁相环路中电压控制振荡器（VCO）的非线性以及环路中使用运算放大器和晶体管后而出现的饱和及运算放大器和鉴相器的零漂等对环路性能的影响。 (3)数字锁相环路的环路部件甚至整个环路都可以直接用微处理机来模拟而实现。 (4)全数字锁相环路中，因模拟量转变为数字量所引入的量化误差和离散控制造成的误差，只要系统设计得当，均可以被忽略。全数字化锁相环的在实际工程中的应用目前，全数字锁相环路（A DPLL）已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。A DPLL具有精度高、不受温度和电压影响、环路带宽和中心编程频率可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。全数字锁相环在调频和解调电路中的应用