3 译码器和编码器的仿真实验报告
实验三译码器与编码器的设计与仿真
一、实验内容
1．参照芯片74LS138的电路结构，用VHDL语言设计3-8译码器；
2．参照芯片74LS148的电路结构，用VHDL语言设计8-3优先编码器。二、电路功能介绍
1．74148：8-3优先编码器（8 to 3 Priority Encoder）
用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。
2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器
用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。
逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。
一、编码器
1.VHDL实现
library IEEE;
use IEEE.std_logic_1164.all;
entity pencoder is
port ( i7,i6,i5,i4,i3,i2,i1,i0:in STD_LOGIC;
a2,a1,a0,idle:out STD_LOGIC);
解
码
信
号
输
出
端低
电
平
有
效
代
码
输入
端
使能输入端
end pencoder;
architecture pencoder_arch of pencoder is
signal h:STD_LOGIC_VECTOR(7 downto 0);
begin
h(7)<=i7;
h(6)<=i6 and not i7;
h(5)<=i5 and not i6 and not i7;
h(4)<=i4 and not i5 and not i6 and not i7;
h(3)<=i3 and not i4 and not i5 and not i6 and not i7;
h(2)<=i2 and not i3 and not i4 and not i5 and not i6 and not i7;
h(1)<=i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7;
h(0)<=i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7;
idle<=not i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7;
a0<=h(1) or h(3) or h(5) or h(7);
a1<=h(2) or h(3) or h(6) or h(7);
a2<=h(4) or h(5) or h(6) or h(7);
2.波形图：
3.逻辑图：
4.用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。
5. 逻辑功能表
二、译码器
1.VHDL实现
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity decoder_3_8 is
port( a:in STD_LOGIC_VECTOR(2 downto 0);
q:out STD_LOGIC_VECTOR(7 downto 0)); end decoder_3_8;
architecture decoder_3_8_arch of decoder_3_8 is begin
process(a)
begin
case a is
when"000"=>q<="00000001";
when"001"=>q<="00000010";
when"010"=>q<="00000100";
when"011"=>q<="00001000";
when"100"=>q<="00010000";
when"101"=>q<="00100000";
when"110"=>q<="01000000";
when"111"=>q<="10000000";
when others=> null;
end case;
end process;
end decoder_3_8_arch;
2.波形图：
3.逻辑图：
注：使能端G1是高电平有效；
使能端G2是低电平有效，G2 = G2A AND G2B。
译码器、编码器及其应用实验报告
实验四 译码器、编码器及其应用 实验人员： 班号： 学号： 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出Y 0????~Y 7????接数字实验箱LED 管，地址Y 2Y 1Y 0输入接实验箱开关，使能端接固定电平（Y YY 或GND ）。电路图如Figure 1所示： Figure 1 E Y 1YY 2Y ?????????? YY 2Y ??????????≠100时，任意拨动开关，观察LED 显示状态，记录观察结果。 E Y 1YY 2Y ?????????? YY 2Y ??????????=100时，按二进制顺序拨动开关，观察LED 显示状态，并与功能表对照，记录观察结果。 用Multisim 进行仿真，电路如Figure 2所示。将结果与上面实验结果对照。
Figure 2 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： Y =Y ???Y ???+Y ???Y ???+YYY 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： Y =Y ???Y ???+Y ???Y ???+YYY =Y ???Y ???Y ???+Y ???Y ???Y +A Y ???Y ???+YYY =Y 0+Y 1+Y 4+Y 7=Y 0????Y 1????Y 4????Y 7????????????????????? 按Figure 3所示的电路连接。并用Multisim 进行仿真，将结果对比。 Figure 3
编码器和译码器的应用
编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 2、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 1、什么是编码： 教材说：用文字、符号、或者数字表示特定对象的过程称为编码 具体说：编码的逻辑功能是把输入的每个高、低电平信号编成对应的二进制代码 2、编码器74LS147的特点及引脚排列图： 74LS147是优先编码器，当输入端有两个或两个以上为低电平，它将对优先级别相对较高的优先编码。其引脚排列图： 3、什么是译码：译码是编码的逆过程，把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出，译码器广泛用于代码转换、终端的数字显示、数据分配、组合控制信号等。 译码器按照功能的不同，一般分为三类：二进制译码器、二—十进制译码器、显示译码器。 （1）变量译码器（用以表示输入变量的状态） 74LS138的特点及其引脚排列图：反码输出。 ABC是地址输入端，Y0—Y7是输出端，G1、G2A’、G2B’为 使能端，只有当G1=G2A’=G2B’=1时，译码器才工作。 （2）码制变换译码器：用于同一个数据的不同代码之间的相互转换，代表是4—10线译码器 译码器74LS42的特点及其引脚排列图： 译码器74LS42的功能是将8421BCD码译成10个对象 其原理与74LS138类同，只不过它有四个输入端， 十个输出端，4位输入代码0000—1111十六种状态组合
其中有1010—1111六个没有与其对应的输出端， 这六组代码叫做伪码，十个输出端均为无效状态。 （3）数码显示与七段译码驱动器：将数字、文字、符号的代码译成数字、文字、符号的电路 a、七段发光二极管数码显示管的特点：（共阴极） b、七段译码驱动器： 4、在本数字电路实验装置上已完成了译码器74LS48和数码管之间的连接图。 三四五脚接高电频，数码管的单独端接低电频。
3 译码器和编码器的仿真实验报告
实验三译码器与编码器的设计与仿真 一、实验内容 1．参照芯片74LS138的电路结构，用VHDL语言设计3-8译码器； 2．参照芯片74LS148的电路结构，用VHDL语言设计8-3优先编码器。二、电路功能介绍 1．74148：8-3优先编码器（8 to 3 Priority Encoder） 用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。 2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 用途：用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。 逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号之间的逻辑关系，既省事又直观。如下图所示。 一、编码器 1.VHDL实现 library IEEE; use IEEE.std_logic_1164.all; entity pencoder is port ( i7,i6,i5,i4,i3,i2,i1,i0:in STD_LOGIC; a2,a1,a0,idle:out STD_LOGIC); 解 码 信 号 输 出 端低 电 平 有 效 代 码 输入 端 使能输入端
end pencoder; architecture pencoder_arch of pencoder is signal h:STD_LOGIC_VECTOR(7 downto 0); begin h(7)<=i7; h(6)<=i6 and not i7; h(5)<=i5 and not i6 and not i7; h(4)<=i4 and not i5 and not i6 and not i7; h(3)<=i3 and not i4 and not i5 and not i6 and not i7; h(2)<=i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(1)<=i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; h(0)<=i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; idle<=not i0 and not i1 and not i2 and not i3 and not i4 and not i5 and not i6 and not i7; a0<=h(1) or h(3) or h(5) or h(7); a1<=h(2) or h(3) or h(6) or h(7); a2<=h(4) or h(5) or h(6) or h(7); 2.波形图：
译码器实验报告
译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所
代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：
1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
译码器和编码器实验
实验三译码器和编码器 一实验目的 1.掌握译码器、编码器的工作原理和特点。 2.熟悉常用译码器、编码器的逻辑功能和它们的典型应用。 二、实验原理和电路 按照逻辑功能的不同特点，常把数字电路分两大类：一类叫做组合逻辑电路，另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出的稳态值，仅决定于该时刻各个输入信号取值组合的电路。在这种电路中，输入信号作用以前电路所处的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。 组合逻辑电路的分析方法：根据逻辑图进行二步工作： a.根据逻辑图，逐级写出函数表达式。 b.进行化简：用公式法、图形法或真值表进行化简、归纳。 组合逻辑电路的设计方法：就是从给定逻辑要求出发，求出逻辑图。一般分四步进行。 a.分析要求；将问题分析清楚，理清哪些是输入变量，哪些是输出函数。 b.列真值表。 c.进行化简：变量比较少时，用图形法。变量多时，可用公式化简。 d.画逻辑图：按函数要求画逻辑图。 进行前四步工作，设计已基本完成，但还需选择元件——集成电路，进行实验论证。 值得注意的是，这些步骤并不是固定不变的程序，实际设计时，应根据具体情况和问题难易程度进行取舍。 1.译码器 译码器是组合电路的一部分，所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： a.二进制译码器：如中规模2—4线译码器74LS139。，3—8线译码器74LS138等。 b.二—十进制译码器：实现各种代码之间的转换，如BCD码—十进制译码器74LS145等。 c.显示译码器：用来驱动各种数字显示器，如共阴数码管译码驱动74LS48，（74LS248），共阳数码管译码驱动74LS47（74LS247）等。 2.编码器 编码器也是组合电路的一部分。编码器就是实现编码操作的电路，编码实际上是译码相反的过程。按照被编码信号的不同特点和要求，编码器也分成三类： a.二进制编码器：如用门电路构成的4—2线，8—3线编码器等。 b.二—十进制编码器：将十进制的0～9编成BCD码，如：10线十进制—4线BCD码编码器74LS147等。 c.优先编码器：如8—3线优先编码器74LS148等。 三、实验内容及步骤 1.译码器实验 （1）将二进制2-4线译码器74LS139，及二进制3-8译码器74LS138分别插入实验系统IC 空插座中。 按图1.3.1接线，输入G、A、B信号（开关开为“1”、关为“0”），观察LED输出Yo、Y1、Y2、Y3的状态(亮为“1”，灭为“0”)，并将结果填入表1.3.1中。
编码器和译码器实验报告
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
哈夫曼编码译码器实验报告免费
哈夫曼编码译码器实验报告(免费)
————————————————————————————————作者：————————————————————————————————日期：
问题解析与解题方法 问题分析： 设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1）从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）； （2）统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）；（3）根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码； （4）将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf）（5）用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率；（6）进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。 根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。 哈夫曼树的理论创建过程如下： 一、构成初始集合 对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合 F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结 点，它的左右子树均为空。 二、选取左右子树 在F中选取两棵根结点权值最小的树作为新构造的二叉树的左右子树，新二 叉树的根结点的权值为其左右子树的根结点的权值之和。 三、删除左右子树 从F中删除这两棵树，并把这棵新的二叉树同样以升序排列加入到集合F中。 四、重复二和三两步， 重复二和三两步，直到集合F中只有一棵二叉树为止。 因此，有如下分析： 1.我们需要一个功能函数对ASCII码的初始化并需要一个数组来保存它们； 2.定义代表森林的数组，在创建哈夫曼树的过程当中保存被选中的字符，即给定报文 中出现的字符,模拟哈夫曼树选取和删除左右子树的过程； 3.自底而上地创建哈夫曼树，保存根的地址和每个叶节点的地址，即字符的地址，然 后自底而上检索，首尾对换调整为哈夫曼树实现哈弗曼编码； 4.从哈弗曼编码文件当中读入字符，根据当前字符为0或者1的状况访问左子树或者 右孩子，实现解码； 5.使用文件读写操作哈夫曼编码和解码结果的写入； 解题方法： 结构体、数组、类的定义： 1.定义结构体类型的signode 作为哈夫曼树的节点，定义结构体类型的hufnode 作为
实验四 编码器和译码器-试验报告
实验报告 ----- 李瑞辉 一、实验目的 1. 学会用逻辑图和VHDL 语言设计3-8 译码器； 2. 学会用逻辑图和VHDL 语言设计8-3 编码器； 二、实验原理 1．74148：8-3优先编码器（8 to 3 Priority Encoder） （1）用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。 （2）逻辑表达式 ①使能输出端O E的逻辑方程为： EO =I0· I1· I2· I3· I4· I5· 67· EI ②扩展片优先编码输出端G S的逻辑方程为： GS = (I0+I1+I2+I3+I4+I5+I6+I7)· EI ③由74148真值表可列输出逻辑方程为： A2 =(I4+I5+I6+I7)EI A1 = (I2I4I5+I3I4I5+I6+7)· EI A0 = (I1I2I4I6+I3I4I6+I5I6+I7)· EI （3）真值表 INPUTS OUTPUTS EN0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A0 EO GS 1×××××××× 1 1 1 1 1
0××××××× 00 0 00 1 0×××××× 0 10 0 10 1 0××××× 0 1 10 1 00 1 0×××× 0 1 1 10 1 10 1 0××× 0 1 1 1 1 1 0 00 1 0×× 0 1 1 1 1 1 1 0 10 1 0× 0 1 1 1 1 1 1 1 1 00 1 00 1 1 1 1 1 1 1 1 1 10 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 2. 74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器 （1）用途：与编码器相反。用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。 （2）逻辑表达式 （m i 是最小项） （3）真值表 INPUT OUTPUT
数字逻辑实验报告。编码器
数字逻辑实验实验报告 脚分配、1）分析输入、输出，列出方程。根据方程和IP 核库判断需要使用的门电路以及个数。 2）创建新的工程，加载需要使用的IP 核。 3）创建BD 设计文件，添加你所需要的IP 核，进行端口设置和连线操作。 4）完成原理图设计后，生成顶层文件（Generate Output Products）和HDL 代码文件（Create HDL Wrapper）。 5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的led 灯显示。
6）综合、实现、生成bitstream。 7）仿真验证，依据真值表，在实验板验证试验结果。
实验报告说明 数字逻辑课程组 实验名称列入实验指导书相应的实验题目。 实验目的目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。 实验环境实验用的软硬件环境（配置）。 实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。 实验结果分析数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。 实验方案的缺陷及改进意见在实验过程中发现的问题，个人对问题的改进意见。 心得体会、问题讨论对本次实验的体会、思考和建议。
编码器、译码器及应用电路设计
实验六编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 1、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 编码是用文字、符号或者数字表示特定对象的过程，在数字电路中是用二进制数进行编码的，相应的二进制数叫二进制代码。编码器就是实现编码操作的电路。本实验使用的是优先编码器74LS147，当输入端有两个或两个以上为低电平时，将对输入信号级别相对高的优先编码，其引脚排列如图6—1所示。 图6—1 74LS147引脚排列图图6—2 74LS138引脚排列图译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器按照功能的不同，一般分为三类： 1、变量译码器（二进制译码器）：用以表示输入变量的状态，如2—4线、3—8线、4—16线译码器。以3—8线译码器74LS138为例介绍： 图6—2为74LS138的引脚图，其中，A2A1A0为地址输入端，为译码器输出端，为使能端（只有当时，才能进行译码）。 图6—3 74LS42引脚排列图图6—5为CC4511引脚排列图 2、码制变换译码器：用于同一个数据的不同代码之间的相互变换。这种译码器的代表是4—10线译码器，它的功能是将8421BCD码译为十个对象，如74LS42等。它的原理与 74LS138译码器类同，只不过它有四个输入端，十个输出端。4位输入代码共有0000—1111
北邮信通院数据结构实验报告三哈夫曼编码器
北京邮电大学电信工程学院 数据结构实验报告 实验名称：实验三树 ----- 哈夫曼编/解码器 学生姓名： 班级： 班内序号： 学号： 日期：2014年12月11日 1. 实验要求 利用二叉树结构实现赫夫曼编/解码器。 基本要求： 1、初始化(Init):能够对输入的任意长度的字符串s进行统计，统计每个 字符的频度，并建立赫夫曼树 2、建立编码表(CreateTable)利用已经建好的赫夫曼树进行编码，并将每 个字符的编码输出。 3、编码(Encoding)：根据编码表对输入的字符串进行编码，并将编码后的 字符串输出。 4、译码(Decoding)：禾U用已经建好的赫夫曼树对编码后的字符串进行译 码，并输出译码结果。 5、打印(Print):以直观的方式打印赫夫曼树(选作) 6计算输入的字符串编码前和编码后的长度，并进行分析，讨论赫夫曼编码的压缩效果。 测试数据： I love data Structure, I love Computer。I will try my best to study data Structure. 提示： 1、用户界面可以设计为“菜单”方式：能够进行交互。 2、根据输入的字符串中每个字符出现的次数统计频度，对没有出现的字符 一律不用编码。
2. 程序分析 2.1存储结构 Huffman 树给定一组具有确定权值的叶子结点，可以构造出不同的二叉树，其中带权路径 长度最小的二叉树称为Huffman 树，也叫做最优二叉树 哈夫虽树示意图 root 孩子双亲表示法 _____________________ JL________________ weight Ichild rchild pare nt
编码器和译码器的设计
目录 1设计目的与要求 (1) 1.1 设计的目的 (1) 1.2 设计要求 (1) 2 VHDL的简单介绍 (2) 2.1 VHDL的简介 (2) 2.2 VHDL的特点 (2) 2.3 VHDL的优势 (3) 2.4 VHDL的设计步骤 (4) 3 EDA的简单介绍 (5) 3.1 EDA的简介 (5) 3.2 EDA设计方法与技巧 (5) 4 设计过程 (7) 4.1编码器的原理 (7) 4.2译码器的原理 (7) 4.3课程设计中各部分的设计 (7) 5 仿真 (10) 5.1八-三优先编码器仿真及分析 (10) 5.2三-八译码器仿真及分析 (11) 5.3二-四译码器仿真及分析 (14) 心得体会 (13) 参考文献 (16) 附录 (17)
摘要 随着社会的发展，科学技术也在不断的进步。计算机从先前的采用半导体技术实现的计算器到现在广泛应用的采用高集成度芯片实现的多功能计算器。计算机电路是计算机的重要组成部分，了解计算机电路的知识是促进计算机的发展的先决条件。而编码器和译码器是计算机电路中的基本器件，对它们的了解可以为以后的进一步深化研究打下一个良好的基础。本设计主要介绍的是一个基于超高速硬件描述语言VHDL对计算机电路中编码器和译码器进行编程实现。 关键字：计算机编码器译码器
编码器和译码器的设计 1 设计目的与要求 随着社会的进一步发展，我们的生活各个地方都需要计算机的参与，有了计算机，我们的生活有了很大的便利，很多事情都不需要我们人为的参与了，只需要通过计算机就可以实现自动控制。由此，计算机对我们的社会对我们每个人都是很重要的。所以我们要了解计算机得组成，内部各种硬件，只有了解了计算机基本器件已经相应的软件，才能促进社会的发展。编码器和译码器的设计是计算机的一些很基础的知识，通过本次对于编码器和译码器的设计，可以让我知道究竟这种设计是如何实现的，这种设计对我们的生活有什么帮助，这种设计可以用到我们生活的哪些方面，对我们的各种生活有什么重大的意义。 1.1 设计的目的 本次设计的目的是通过简单的编码器和译码器的设计掌握基本的计算机的一些有关的知识，通过查资料已经自己的动手设计去掌握EDA技术的基本原理已经设计方法，并掌握VHDL硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过将理论知识，各种原理方法与实际结合起来，切实的亲手设计，才能掌握这些非常有用的知识。通过对编码器和译码器的设计，巩固和综合运用所学知识，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。也能通过这种自主设计，增强自己的动手能力，将理论知识切实应用的能力，这对我们将来的发展是很有帮助的。 1.2 设计要求 根据计算机组成原理中组合逻辑电路设计的原理，利用VHDL设计计算机电路中编码器和译码器的各个模块，并使用EDA 工具对各模块进行仿真验证和分析。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例
PCM编译码的实验报告.doc
PCM编译码的实验报告 篇一：实验十一：PCM编译码实验报告 实验报告 哈尔滨工程大学教务处制 实验十一 PCM编译码实验 一、实验目的 1. 掌握PCM编译码原理。 2. 掌握PCM基带信号的形成过程及分接过程。 3. 掌握语音信号PCM编译码系统的动态范围和频率特性的定义及测量方法。 二、实验仪器 1. 双踪示波器一台 2. 通信原理Ⅵ型实验箱一台 3. M3:PCM与ADPCM编译码模块和M6数字信号源模块 4. 麦克风和扬声器一套 三、实验步骤 1．实验连线 关闭系统电源，进行如下连接： 非集群方式 2. 熟悉PCM编译码模块，开关K1接通SL1，打开电源开关。3．用示波器观察STA、STB，将其幅度调至2V。 4. 用示波器观察PCM编码输出信号。
当采用非集群方式时： 测量A通道时：将示波器CH1接SLA（示滤波器扫描周期不超过SLA的周期， 以便观察到一个完整的帧信号），CH2接PCM A OUT，观察编码后的数据与时隙同步信号的关系。 测量B通道时：将示波器CH1接SLB，（示滤波器扫描周期不超过SLB的周期， 以便观察到一个完整的帧信号），CH2接PCM B OUT，观察编码后的数据与时隙同步信号的关系。 当采用集群方式时：将示波器CH1接SL0，（示滤波器扫描周期不超过SL0的周期， 以便观察到一个完整的帧信号），CH2分别接SLA、PCM A OUT、SLB、PCM B OUT以及PCM_OUT，观察编码后的数据所处时隙位置与时隙同步信号的关系以及PCM信号的帧结构（注意：本实验的帧结构中有29个时隙是空时隙，SL0、SLA及SLB的脉冲宽度等于一个时隙宽度）。开关S2分别接通SL1、SL2、SL3、SL4，观察PCM基群帧结构的变化情况。 5. 用示波器观察PCM译码输出信号 示波器的CH1接STA，CH2接SRA，观察这两个信号波形是否相同(有相位差)。 示波器的CH1接STB，CH2接SRB，观察这两个信号波形是否相同(有相位差)。
实验二编码器和译码器的应用
实验二编码器和译码器的应用 一．实验目的： 1.学会正确使用中规模集成组合逻辑电路。掌握编码器、译码器、BCD七段 译码器、数码显示器的工作原理和使用方法。 2.掌握译码器及其应用, 学会测试其逻辑功能。 二．实验仪器及器件： 1. TPE—D6Ⅲ型数字电路实验箱 1台 2.数字万用表 1块 3.器件：74LS20 二4输入与非门 1片 74LS04 六反相器 1片 74LS147 10线—4线优先编码器 1片 74LS138 3线—8线译码器 1片 74LS139 双2线—4线译码器 1片 74LS47 七段显示译码器 1片 三．实验预习： 1.复习编码器、译码器、BCD七段译码器、数码显示器的工作原理。 2.熟悉编码器74LS147及译码器74LS138、74LS139各引脚功能和使用方法， 列出74LS138、74LS139的真值表，画出所要求的具体实验线路图。四．实验原理： 在数字系统中，常常需要将某一信息变换为特定的代码,有时又需要在一定的条件下将代码翻译出来作为控制信号，这分别由编码器和译码器来实现。 1.编码：用一定位数的二进制数来表示十进制数码、字母、符号等信息的过 程。编码器：实现编码功能的电路。 编码器功能：从m个输入中选中一个,编成一组n位二进制代码并行输出。 编码器特点：(1)多输入、多输出组合逻辑电路。 (2)在任何时候m个输入中只有一个输入端有效（高电平或 低电平）对应有一组二进制代码输出。 编码器分类：二进制、二─十进制、优先编码器。2.译码：是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意。 译码器：实现译码功能的电路。译码器特点：(1)多输入、多输出组合逻辑电路。 (2)输入是以n位二进制代码形式出现，输出是与之对应的 电位信息。
实验2 译码器及其应用
实验2 译码器及其应用 10数计计科2班 丁琴（41）林晶（39） 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。以3线－8线译码器74LS138为例进行分析，图5－6－1(a)、(b)分别为其 逻辑图及引脚排列，其中A2 、A1 、A0 为地址输入端，0Y～7Y为译码输出端，S1、2S、 S为使能端。其工作原理为： 3 Yi=S1 S2 S3 mi (1)当S2=S3=0,S1=data时 若m0=1,A2=A1=A0=0时则Y0 =S1= data 改变A2、A1、A0使得data出现在不同的输出端 （2）当S1=1, S2=0,S3=data时 若m0=1,则Y0=data; 改变A2A1A0使得data出现在不同的输出端 对照表5－6－1就可判断其功能是否正常。
(a) (b) 图5－6－1 3－8线译码器74LS138逻辑图及引脚排列 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图5－6－2所示。若在S1输入端输入数据信息，2S＝3S＝0，地址码所对应的输出是S1数据信息的反码；若从2S端输入数据信息，令S1＝1、3S＝0，地址码所对应的输出就是2S端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。 二进制译码器还能方便地实现逻辑函数，如图5－6－3所示，实现的逻辑函数是
编码器和译码器
编码器和译码器 07级23系 马运聪PB07210249 肖阳辉 实验目的： 1掌握编码器、译码器的逻辑功能和分析方法、设计方法。 2熟悉中规模集成电路编码器、译码器的电路结构和功能工作原理。 实验原理： 1优先编码器 输入输出均以低频信号为有效信号。 功能表如下： 输入 输出 S I'0 I'1 I'2 I'3 I'4 I'5 I'6 I'7 Y'2 Y'1 Y'0 Y's Y'ex 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 X X X X X X X 0 0 0 0 1 0 0 X X X X X X 0 1 0 0 1 1 0 0 X X X X X 0 1 1 0 1 0 1 0 0 X X X X 0 1 1 1 0 1 1 1 0 0 X X X 0 1 1 1 1 1 0 0 1 0 0 X X 0 1 1 1 1 1 1 0 1 1 0 0 X 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 扩展端： 1=S 编码器工作，0=S 编码器关闭。 1''==EX S Y Y 编码器关闭。 1',0'==EX S Y Y 编码器工作，没有有效输入信号。 0',1'==EX S Y Y 编码器工作，有有效输入信号。
2译码器 输入高电平有效，输出低电平有效真值表如下： 序号 输入输出 A3 A2 A1 A0 Y'0 Y'1 Y'2 Y'3 Y'4 Y'5 Y'6 Y'7 Y'8 Y'9 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 2 0 0 1 0 1 1 0 1 1 1 1 1 1 1 3 0 0 1 1 1 1 1 0 1 1 1 1 1 1 4 0 1 0 0 1 1 1 1 0 1 1 1 1 1 5 0 1 0 1 1 1 1 1 1 0 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 1 1 1 7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 8 1 0 0 0 1 1 1 1 1 1 1 1 0 1 9 1 0 0 1 1 1 1 1 1 1 1 1 1 0 伪码1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
第八讲 编码器和译码器
第八讲 编码器和译码器 一、编码器 编码是用代码表示特定对象的过程。编码器是实现编码的逻辑电路。二进制编码的原则是用n 位二进制代码可以表示2n 个信号,对N 个信号编码时，应由2n ≥N 来确定编码位数n 。 1. 二进制编码器：用n 位二进制代码对2n 个信号进行编码的电路。 8-3编码器电路（3位二进制编码器）：8个输入信号互斥。当I 1~I 7输入为0时，输出就是I 0的编码。I 0未画出。 输入信号为高电平有效（有效：表示有编码请求），输出代码编为原码（对应自然二进制数）。 2. 二—十进制编码器：将0~9十个十进制数转换为二进制代码的电路。 I 9 I 8 I 7I 6I 5I 4 I 3I 2 I 1 I 0Y Y Y Y (a) 由或门构成 9 8 765432 1 I 0 (b) 由与非门构成 Y Y Y Y
当编码器某一输入信号为1且其它输入信号为0时,有一组数码输出。如I 7=1时，Y 3Y 2Y 1Y 0=0111。输出数码各位的权从高位到低位分别为8、4、2、1，因此是一个8421BCD 码编码器。从编码表可以看出，该编码器输入信号I 0~I 9也是互斥的。 3. 优先编码器 从功能表看出，输入输出的有效信号都是0。在输入中，下标越大，优先级越高。 控制输入端（选通输入端）ST=0时，编码器工作。ST=1时，输出均为1，不进行编码。Ys 为选通输出端。当控制输入端ST=0，但无有效信号输入时，Ys=0。Y EX 为扩展输出端。当ST=0，且有信号输入时，Y EX 才为0，否则为1。 ※ 集成3位二进制优先编码器74LS148 ※ 集成3位二进制优先编码器74LS148的级联 V Y Y I I I I Y 45 6 7 2 1 7 6 5 4 3 2 1 0(a) 引脚排列图(b) 逻辑功能示意图 允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。右图为8-3优先编码器74LS148的逻辑图。
实验四编码器,译码器,数码管(定稿)
实验四编码器、译码器、数码管 一、实验目的 1．掌握编码器、译码器和七段数码管的工作原理和特点。 2．熟悉常用编码器、译码器、七段数码管的逻辑功能和他们的典型应用。 3. 熟悉“数字拨码器”（即“拨码开关”）的使用。 二、实验器材 1. 数字实验箱 1台 2. 集成电路：74LS139、 74LS248、 74LS145、 74LS147、 74LS148 各1片 74LS138 2片 3. 电阻： 200Ω 14个 4. 七段显示数码管：LTS—547RF 1个 三、预习要求 1．复习编码器、译码器和七段数码管的工作原理和设计方法。 2. 熟悉实验中所用编码器、译码器、七段数码管集成电路的管脚排列和逻辑功能。 3. 画好实验用逻辑表。 四、实验原理和电路 按照逻辑功能的不同特点，常把数字电路分成两大类：一类叫做组合逻辑电路，另一类叫做时序逻辑电路。组合逻辑电路在任何时刻其输出信号的稳态值，仅决定于该时刻各个输人端信号的取值组合。在这种电路中，输入信号作用以前电路的状态对输出信号无影响。通常，组合逻辑电路由门电路组成。 （一）组合逻辑电路的分析方法： a．根据逻辑图，逐级写出函数表达式。 b．进行化简：用公式法或图形法进行化简、归纳。必要时，画出真值表分析逻辑功能。 （二）组合逻辑电路的设计方法： 从给定逻辑要求出发，求出逻辑图。一般分以下四步进行。 a．分析要求：将问题分析清楚，理清哪些是输入变量，哪些是输出函数。进行逻辑变量定义（即定义字母A、B、C、D ……所代表的具体事物）。 b. 根据要求的输入、输出关系，列出真值表。 c. 进行化简：变量比较少时，用图形法；变量多时，可用公式法化简。化简后，得出逻辑式。 d. 画逻辑图：按逻辑式画出逻辑图。 进行上述四步工作，设计已基本完成，但还需选择元件——数字集成电路，进行实验论证。 值得注意的是，这些步骤的顺序并不是固定不变的，实际设计时，应根据具体情况和问题难易程度进行取舍。 （三）常用组合逻辑电路： 1．编码器 编码器是一种常用的组合逻辑电路，用于实现编码操作。编码操作就是将具体的事物或状态表示成所需代码的过程。按照所需编码的不同特点和要求，编码器主要分成二类：
译码器和编码器实验
实验三译码器与编码器 一实验目得 1、掌握译码器、编码器得工作原理与特点. 2、熟悉常用译码器、编码器得逻辑功能与它们得典型应用。 二、实验原理与电路 按照逻辑功能得不同特点,常把数字电路分两大类:一类叫做组合逻辑电路,另一类称为时序逻辑电路。组合逻辑电路在任何时刻其输出得稳态值,仅决定于该时刻各个输入信号取值组合得电路。在这种电路中,输入信号作用以前电路所处得状态对输出信号无影响。通常,组合逻辑电路由门电路组成. 组合逻辑电路得分析方法:根据逻辑图进行二步工作： a、根据逻辑图，逐级写出函数表达式。 b、进行化简：用公式法、图形法或真值表进行化简、归纳。 组合逻辑电路得设计方法：就就是从给定逻辑要求出发,求出逻辑图.一般分四步进行。 ａ、分析要求；将问题分析清楚,理清哪些就是输入变量，哪些就是输出函数。 b、列真值表。 c、进行化简:变量比较少时,用图形法.变量多时,可用公式化简. d、画逻辑图：按函数要求画逻辑图。 进行前四步工作，设计已基本完成,但还需选择元件——集成电路，进行实验论证。 值得注意得就是，这些步骤并不就是固定不变得程序,实际设计时,应根据具体情况与问题难易程度进行取舍。 1、译码器 译码器就是组合电路得一部分,所谓译码，就就是把代码得特定含义“翻译”出来得过程，而实现译码操作得电路称为译码器.译码器分成三类: ａ、二进制译码器：如中规模2-4线译码器74ＬＳ１３９。,３—8线译码器７4LS138等. b、二—十进制译码器：实现各种代码之间得转换,如BCD码—十进制译码器７4LＳ１４５等。 ｃ、显示译码器:用来驱动各种数字显示器,如共阴数码管译码驱动74ＬS48，（７４LS24８），共阳数码管译码驱动74LＳ47（７４LS247）等. ２、编码器 编码器也就是组合电路得一部分。编码器就就是实现编码操作得电路，编码实际上就是译码相反得过程。按照被编码信号得不同特点与要求,编码器也分成三类: ａ、二进制编码器:如用门电路构成得4—2线，8—３线编码器等。 b、二-十进制编码器：将十进制得0～9编成BCD码,如：1０线十进制-4线BCD码编码器74LS1４７等。 ｃ、优先编码器：如8-３线优先编码器74LS１48等。 三、实验内容及步骤 1、译码器实验 （1）将二进制２-4线译码器74ＬS１３９,及二进制3-８译码器７4ＬS138分别插入实验系统IC空插座中. 按图1、3、1接线，输入G、A、B信号(开关开为“１”、关为“0”)，观察LED输出Ｙｏ、Y１、Y2、Y3得状态（亮为“1”,灭为“0"）,并将结果填入表1、3、１中。
编码器和译码器
编码器和译码器 编码器（Encoder） z在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出） z把二进制码按一定的规律编排，例如8421码、格雷码等，使每组代码具有一特定的含义（代表某个数或控制信号）称为编码 z具有编码功能的逻辑电路称为编码器 z它的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。
目前经常使用的编码器有普通编码器和优先编码器两类。 优先编码器（74LS148）功能表 译码器（Decoder） z译码是编码的逆过程 z译码器将每个二进制代码赋予的特定含义“翻译”过来，转换成相应的信息符号（输出信号） z具有译码功能的逻辑电路被称为译码器 z它的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一个代码。
常用的译码器电路有二进制译码器、二–十进制译码器和显示译码器。 3线–8线译码器（74LS138）功能表 输出低电平有效 4511真值表
一、验证编码器74LS148和译码器74LS138的逻辑功能： 按上图连接电路，根据74LS148和74LS138的输出状态，填写下表，并分析结果。 二、用两片74LS138扩展为一个4线–16线译码器： 按上图连接电路，根据实验结果，填写下表，并分析电路的工作原理。
三、用74LS138和74LS20双与非门设计下面的多输出函数，画出逻辑电路图。 四、一把密码锁有三个按键，分别为A、B、C。 当三个键都不按下时，锁打不开，也不报警； 当只有一个键按下时，锁打不开，但发出报警信号； 当有两个键同时按下时，锁打开，也不报警； 当三个键同时按下时，锁被打开，但要报警。 试使用74LS138和74LS20双与非门实现此逻辑电路。 五、思考题： 设计一个5–32的二进制译码器 提示：用四片74LS138及一片74LS139（2–4译码器）组成一个树状结构的级联译码器。用74LS139的输入端做5–32译码器高二位输入端，74LS138的译码输入端做5–32译码器的低三位输入端。（注：74LS139是低电平输出）