低成本RS-485自收发电路的参考设计
RS-485标准在工业控制、电力通讯、智能仪表等领域中使用广泛。但是，在工业控制等现场环境中，情况复杂，常会有电气噪声干扰传输线路；在多系统互联时，不同系统的地之间会存在电位差，形成接地环路，会干扰整个系统，严重时会造成系统的灾难性损毁；还可能存在损坏设备或危害人员的潜在电流浪涌等高电压或大电流。因此，对RS-485接口的隔离是非常有必要的。
ADM2483是一款集成了信号通道隔离和RS-485收发器的芯片。以单芯片实现了对RS-485接口的隔离，电路连接简单，设计方便，性能上远高于繁琐的光耦隔离485电路设计。在某些系统应用中，由于I/O口数量有限，因此我们希望半双工的RS-485收发器能够实现自收发功能，以节省用于控制RE与DE的两路I/O端口。目前，实现这一功能的主流方案是采用74HC14芯片。下面，我们采用74HC14与ADM2483实现RS-485接口的信号隔离自收发设计。
硬件电路
隔离RS-485接口电路
之前我们经常采用的485接口隔离电路是利用三个光耦隔离收发及控制信号，加上485收发器共需要4片IC，且采用光耦隔离需要限流及输出上拉电阻，必要时还会使用三极管驱动。设计电路繁琐，耗费时间长，如果没有之前使用光耦的经验，那么在选用光耦限流及输出上拉电阻方面会耗费很多不必要的时间；且光耦的输出信号上升时间较长，在与数字I/O端口相接时，需另加施密特整形才能保证信号的波形符合标准，如在FPGA、DSP等系统中的应用。
ADM2483是内部集成了磁隔离通道和485收发器的芯片，内部集成的磁隔离通道原理与光耦不同，在输入输出端分别有编码解码电路和施密特整形电路，确保了输出波形的质量。且磁隔离功耗仅为光耦的1/10，传输延时为ns级，从直流到高速信号的传输都具有超越光耦的性能优势。内部集成的低功耗485收发器，信号传输速率可达500Kbps，后端总线可支持挂载256个节点。具有真失效保护、电源监控以及热关断功能。
要实现隔离RS-485接口的电路设计只需在ADM2483的电源与地之间接一个104的去耦电容即可。当然，DC-DC隔离电源是必不可少的。其电路连接如下图：
RS-485标准在工业控制、电力通讯、智能仪表等领域中使用广泛。但是，在工业控制等现场环境中，情况复杂，常会有电气噪声干扰传输线路；在多系统互联时，不同系统的地之间会存在电位差，形成接地环路，会干扰整个系统，严重时会造成系统的灾难性损毁；还可能存在损坏设备或危害人员的潜在电流浪涌等高电压或大电流。因此，对RS-485接口的隔离是非常有必要的。
ADM2483是一款集成了信号通道隔离和RS-485收发器的芯片。以单芯片实现了对RS-485接口的隔离，电路连接简单，设计方便，性能上远高于繁琐的光耦隔离485电路设计。在某些系统应用中，由于I/O口数量有限，因此我们希望半双工的RS-485收发器能够实现自收发功能，以节省用于控制RE与DE的两路I/O端口。目前，实现这一功能的主流方案是采用74HC14芯片。下面，我们采用74HC14与ADM2483实现RS-485接口的信号隔离自收发设计。
信号自收发电路
信号自收发电路我们采用74HC14芯片，利用它的施密特波形翻转性能来控制RE、DE引脚，以实现信号的自收发。其电路连接如下图（未完）：
如图所示，MCU的发送信号经过施密特触发器反向后输给DE和RE脚，发送数据引脚TxD接地。
当有高电平信号发送时，经反向变为低电平信号，DE/RE引脚输入为低电平，使发送驱动器禁止，总线为高阻状态，此时由A、B总线上的上拉电阻产生高电平输出。
当有低电平信号发送时，经反向变为高电平信号，DE/RE引脚输入为高电平，使发送驱动器工作，由于TxD引脚端接地，为低电平，这样就将低电平发送至总线。
本参考设计仅为实现RS-485接口的自收发功能，在实际应用中，应根据使用情况作出相应的修改。此收发电路也有不足之处，当在连续发送高电平时，ADM2483的DE／RE引脚处于接收状态，所以，此时的发送端和接收端都处于接收状态，这时的总线是空闲状态，是允许各节点发送数据的，因此一般在主从式的网络结构中采用此方法。
在网络上也有不同的几种实现RS－485收发器自收发的方案，分别有以下几种：
利用三极管反向原理实现
电路如下图：
当不发送数据时，TxD信号为高电平，经V1反向后使ADM2483处于接收状态。
当发送数据时，TxD为高时，经V1反向，使发送驱动器禁止，总线为高阻状态，此时由A、B总线上的上拉电阻产生高电平输出。TxD为低时，经V1反向，使发送驱动器工作，由于TxD引脚端接地，为低电平，这样就将低电平发送至总线。
采用这种电路时，需要程序保证不同时进行接收和发送的操作。
利用555定时器，其原理于以上电路类似，电路图如下：
555定时器为边沿触发，当TxD发送高电平时，555定时器OUT引脚输出低电平，当TxD发
送低电平时，555定时器OUT引脚输出高电平，当TxD转为高电平时，OUT引脚输出的高电平状态会延迟一会再转入低电平，以确保发送数据的正确性。
采用74HC14和RC电路实现，此电路是对单纯使用74HC14实现自收发电路的改进，增加了RC 充放电电路，减少总线处于空闲状态的时间，电路如下图：
当TxD信号为高电平，则通过电阻为电容充电，其充电时间为T，该时间应设置为串口发送一个字节所需要的时间，由R，C参数来确定。当电容充满后，则DE／RE为低电平，使ADM2483处于接收状态。
在发送数据时，TxD起始位产生第一个下降沿，使电容经过二极管进行快速放电，使DE／RE很快变为高电平，ADM2483处于发送状态。在发送过程中，当TxD变成高电平时，电容通过电阻缓慢充电，使DE／RE仍然保持在发送状态，可有效吸收总线上的反射信号。当RC充电结束，使DE／RE转入接受状态时，总线上的上拉、下拉电阻将维持TxD高电平的发送状态，直至整个bit 发送结束。
当数据发送完毕以后，TxD变为高电平，RC又开始充电，即经T时间后，ADM2483又转换为接收状态。
高速数字信号的信号完整性分析
科研训练 设计题目：高速数字信号的信号完整性分析专业班级：科技0701 姓名：张忠凯 班内序号：18 指导教师：梁猛 地点：三号实验楼236 时间：2010.9.14~2010.11. 16 电子科学与技术教研室
摘要： 在高速数字系统设计中，信号完整性（SI）问题非常重要的问题，如高时钟频率和快速边沿设计。本文提出了影响信号完整性的因素,并提出了解决电路板中信号完整性问题的方法。 关键词：高速数字电路；信号完整性；信号反射；串扰 引言： 随着电子行业的发展，高速设计在整个电子设计领域所占的比例越来越大，100 MHz 以上的系统已随处可见，采用CS(线焊芯片级BGA)、FG(线焊脚距密集化BGA)、FF(倒装芯片小间距BGA)、BF(倒装芯片BGA)、BG(标准BGA)等各种BGA封装的器件大量涌现，这些体积小、引脚数已达数百甚至上千的封装形式已越来越多地应用到各类高速、超高速电子系统中。 从IC芯片的封装来看，芯片体积越来越小、引脚数越来越多；这就带来了一个问题，即电子设计的体积减小导致电路的布局布线密度变大，同时信号的上升沿触发速度还在提高，从而使得如何处理高速信号问题成为限制设计水平的关键因素。随着电子系统中逻辑复杂度和时钟频率的迅速提高，信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计，线迹互连和板层的影响可以不考虑，但当频率超过50 MHz时，互连关系必须考虑，而在评定系统性能时还必须考虑印刷电路板板材的电参数。因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。 1．信号完整性的概念： 信号完整性是指信号未受到损伤的一种状态，良好的信号完整性是指在需要时信号仍然能以正确的时序和电压电平值做出响应。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。 2．信号完整性问题的分析： 高速不是就频率的高低来说的，而是由信号的边沿速度决定的，一般认为上升时间小于4倍信号传输延迟时可视为高速信号。信号完整性问题的起因是由于不断缩小的上升和下降时间。假如信号的上升沿和下降沿变化比较缓慢，则电路结构和元器件所造成的影响不大，可以忽略。 当信号的上升沿和下降沿变化加快时，整个电路则会转化为传输线问题，即电路的延迟、反射等问题；当电路中有大的电流涌动时会引起地弹,如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面( 0 V)上产生电压的波动和变化,犹如从地面弹回电路的信号一样；通常表现为在一根信号线上有信号通过时,在上与之
两级放大电路的设计(参考版)
设计指标： A V >250，R i ≥10kΩ，R L =5.1kΩ， BW=50Hz~50kHz ，D<5% 。 设计条件： 输入信号（正弦信号）：2mV≤V i ≤5mV ，信号源内阻：R s =50Ω，电源电压：V CC =12V ； 半导体三极管9013，参数：β=100，r bb ’=300Ω，C μ=5pF ，f T =150MHz ，3V≤V CC ≤20V ， P CM =625mW ，I CM =500mA ，V (BR)CEO =40V 。 1．电路选型： 小信号放大电路选用如图1所示两级阻容耦合放大电路，偏置电路采用射极偏置方式，为了提高输入电阻及减小失真，满足失真度D<5%的要求，各级射极引入了交流串联负反馈电阻。 2．指标分配： 要求A V >250，设计计算取A V =300，其中T 1级A V1=12，A V2=25；R i ≥10kΩ要求较高，一般，T 1级需引入交流串联负反馈。 3．半导体器件的选定 指标中，对电路噪声没有特别要求，无需选低噪声管；电路为小信号放大，上限频率f H =50kHz ，要求不高，故可选一般的小功率管。现选取NPN 型管9013，取β=100。 4．各级静态工作点设定 动态范围估算：T 1级：im1imax V1252mV, 12,V V A === om1V1im1125284mV V A V ==?=。 T 2级：im2om1V284mV , 25V V A ===， om2V2im22584 2.1V V A V ==?=。
为避免饱和失真，应选：CEQ om CE(sat)C V V ≥+ ；可见 T 1级V CEQ1可选小些，T 2级V CEQ2可选大些。 CQ CQ CM CEQ CM T T I I I I I ≥+12取值考虑：设定主要根据，由于小信号电压放大电路较小； 另从减小噪声及降低直流功率损耗出发，、工作电流应选小些。 T 1级静态工作点确定： T CQ1 T CQ1T CQ1CQ1CQ1BQ1CEQ13k Ω, ',100'30026mV ' 10026 0.963mA 3000300 0.7mA 0.07mA , V 2V>0.12V V r r r I V I r V r r I I I I ββββ ≥=+= ===-?≤ =-====be1be1bb bb be1bb 取依可推得其中，，可求得选， T 2级静态工作点确定： 一般应取CQ2CQ1I I > ，CEQ2CEQ1V V > 选 ：CQ2 CQ2BQ2CEQ21.2mA , 0.012mA , V 4V>3V I I I β == == 5．偏置电路设计计算（设BEQ 0.7V V =） T 1级偏置电路计算： Rb1BQ1BQ1CC 10100.0070.07mA 11 124V 33I I V V ==?===?=取 故：CC BQ1 b1b1 124 114.286k Ω0.07 V V R I --= = = 取标称值120 kΩ 22Rb1b1b110.071200.588mW 高速电路中的信号完整性问题 许致火 （07级信号与信息处理 学号 307081002025) 1 信号完整性问题的提出 一般来讲，传统的低频电路设计对于电子工程师并不是多么复杂的工作。因为在低于30MHz的系统中并不要考虑传输线效应等问题，信号特性保持完好使得系统照常能正常工作。但是随着人们对高速实时信号处理的要求，高频信号对系统的设计带来很大的挑战。电子工程师不仅要考虑数字性能还得分析高速电路中各种效应对信号原来 面目影响的问题。 输入输出的信号受到传输线效应严重的影响是我们严峻的挑战 之一。在低频电路中频率响应对信号影响很小，除非是传输的媒介的长度非常长。然而伴随着频率的增加，高频效应就显而易见了。对于一根很短的导线也会受到诸如振玲、串扰、信号反射以及地弹的影响，这些问题严重地损害了信号的质量，也就是导致了信号完整性性能下降。 2 引起信号完整性的原因 2.1 传输线效应 众所周知，传输线是用于连接发送端与接收段的连接媒介。传统的比如电信的有线线缆能在相当长的距离范围内有效地传输信号。但是高速的数字传输系统中，即使对于PCB电路板上的走线也受到传输线效应的影响。如图1所示，对于不同高频频率的PCB板上的电压分布是不同的。 图 1 PCB在不同频率上的电压波动 因为低频电路可以看成是一个没有特性阻抗、电容与电感寄生效应的理想电路。高速电路中高低电平的快速切换使得电路上的走线要看成是阻抗、电容与电感的组合电路。其等效电路模型如图2所示。导线的阻抗是非常重要的概念，一旦传输路径上阻抗不匹配就会导致信号的质量下降。 图 2 传输线等效电路模型 由图2的模型可得电报方程： 2.2 阻抗不匹配情况 信号源输出阻抗（Zs）、传输线上的阻抗（Zo）以及负载的阻抗（ZL）不相等时，我们称该电流阻抗不匹配。也这是说信号源的能量没有被负载全部吸收，还有一部分能量被反射回信号源方向了。反射后又被信号源那端反射给负载，除了吸收一部分外，剩下的又被反射回去。这个过程一直持续，直到能量全部被负载吸收。这样就会出现过冲与下冲(Overshoot/Undershoot)、振铃(ring)、阶梯波形(Stair-step Waveform)现象，这些现象的产生导致信号出现错误。 当传输媒介的特性阻抗与负载终端匹配时，阻抗就匹配了。对于PCB板来说，我们可以选取合适的负载终端策略及谨慎地选择传输介 过流保护电路如上图所示。此电路是过流保护电路，其中100kΩ电阻用来限流，通过比较器LM311 对电流互感器采样转化的电压进行比较，LM311的3脚接一10kΩ电位器来调比较基准电压，输出后接一100Ω的电阻限流它与后面的220μF的电容形成保护时间控制。当电流过流时比较器输出是高电平产生保护，使SPWM不输出，控制场效应管关闭，等故障消除，比较器输出低电平，逆变器又自动恢复工作。 1.第一个部分是电阻取样...负载和R1串联...大家都知道.串联的电流相等...R2上的电压随着负载的电流变化而变化...电流大,R2两端电压也高...R3 D1组成运放保护电路...防止过高的电压进入运放导致运放损坏...C1是防止干扰用的... 2.第二部分是一个大家相当熟悉的同相放大器...由于前级的电阻取样的信号很小...所以得要用放大电 路放大.才能用...放大倍数由VR1 R4决定... 3.第三部分是一个比较器电路...放大器把取样的信号放大...然后经过这级比较...从而去控制后级的动作...是否切断电源或别的操作...比较器是开路输出.所以要加上上位电阻...不然无法输出高电平... 4.第四部分是一个驱动继电器的电路...这个电路和一般所不同的是...这个是一个自锁电路... 一段保护 信号过来后...这个电路就会一直工作...直到断掉电源再开机...这个自锁电路结构和单向可控硅差不多. 1 采用电流传感器进行电流检测过流检测传感器的工作原理如图1所示。通过变流器所获得的变流器次级电流经I／V转换成电压，该电压直流化后，由电压比较器与设定值相比较，若直流电压大于设定值，则发出辨别信号。但是这种检测传感器一般多用于监视感应电源的负载电流，为此需采取如下措施。由于感应电源启动时，启动电流为额定值的数倍，与启动结束时的电流相比大得多，所以在单纯监视电流电瓶的情况下，感应电源启动时应得到必要的输出信号，必须用定时器设定禁止时间，使感应电源启动结束前不输出不必要的信号，定时结束后，转入预定的监视状态。 2 启动浪涌电流限制电路开关电源在加电时，会产生较高的浪涌电流，因此必须在电源的输入端安装防止浪涌电流的软启动装置，才能有效地将浪涌电流减小到允许的范围内。浪涌电流主要是由滤波电容充电引起，在开关管开始导通的瞬间，电容对交流呈现出较低的阻抗。如果不采取任何保护措施，浪涌电流可接近数百A。 开关电源的输入一般采用电容整流滤波电路如图2所示，滤波电容C可选用低频或高频电容器，若用低频电容器则需并联同容量高频电容器来承担充放电电流。图中在整流和滤波之间串入的限流电阻Rsc是为了防止浪涌电流的冲击。合闸时Rsc限制了电容C的充电电流，经过一段时间，C上的电压达到预置值或电容C1上电压达到继电器T动作电压时，Rsc被短路完成了启动。同时还可以采用可控硅等电路来短接Rsc。当合闸时，由于可控硅截止，通过Rsc对电容C进行充电，经一段时间后，触发可控硅导通，从而短接了限流电阻Rsc。 3 采用基极驱动电路的限流电路在一般情况下，利用基极驱动电路将电源的控制电路和开关晶体管隔离开。控制电路与输出电路共地，限流电路可以直接与输出电路连接，工作原理如图3所示，当输出过载或者短路时，V1导通，R3两端电压增大，并与比较器反相端的基准电压比较。控制PWM信号通断。 4 通过检测IGBT的Vce 当电源输出过载或者短路时，IGBT的Vce值则变大，根据此原理可以对电路采取保护措施。对此通常使用专用的驱动器EXB841，其内部电路能够很好地完成降栅以及软关断，并具有内部延迟功能，可以消除干扰产生的误动作。其工作原理如图4所示，含有IGBT过流信息的Vce不直接发送到EXB841 的集电极电压监视脚6，而是经快速恢复二极管VD1，通过比较器IC1输出接到EXB841的脚6，从而消除正向压降随电流不同而异的情况，采用阈值比较器，提高电流检测的准确性。假如发生了过流，驱动器：EXB841的低速切断电路会缓慢关断IGBT，从而避免集电极电流尖峰脉冲损坏IGBT器件。 为避免在使用中因非正常原因造成输出短路或过载，致使调整管流过很大的电流，使之损坏。故需有快速保护措施。过流保护电路有限流型和截流型两种。 限流型：当调整管的电流超过额定值时，对调整管的基极电流进行分流，使发射极电流不至于过大。图4-2为其简要电路图。图中R为一小电阻，用于检测负载电流。当IL不超过额定值时，T1、截止；当IL 超过额定值时，T'1导通，其集电极从T1的基极分流。从而实现对T1管的保护 电子工程师应具备的电路设计常识及几十个经典电路解析一、接地技术 PCB设计—接地技术 1、接地设计的基本原理 好的接地系统是抑制电磁干扰的一种技术措施，其电路和设备地线任意两点之间的电压与线路中的任何功能部分相比较，都可以忽略不计；差的接地系统，可以通过地线产生寄生电压和电流偶合进电路，地线或接地平面总有一定的阻抗，该公共阻抗使两两接地点间形成一定的压降，引起接地干扰，使系统的功能受到影响。从而影响产品的可靠性。 2、接地目的 接地的目的主要有三个： ◆接地使整个电路系统中所有单元电路都有一个公共的参考零电位，保证电路系统能稳 定地工作。 ◆防止外界电磁场的干扰。机壳接地可以使得由于静电感应而积累在机壳上的大量电荷 通过大地泄放，否则这些电荷形成的高压可能引起设备内部的火花放电而造成干扰。 另外，对于电路的屏蔽体，若选择合适的接地，也可获得良好的屏蔽效果。 ◆保证安全作。当发生直接雷电的电磁感应时，可避免电子设备的毁坏；当工频交流 电源的输入电压因绝缘不良或其它原因直接与机壳相通时，可避免操作人员的触电事故发生。 3、接地分类 ◆ 防雷接地(LGND) 防雷接地是将可能受到雷击的物体与大地相连。当物体位置较高，距离雷云较近时，一定要将物体进行防雷接地。由于雷电的放电电流是脉冲性的，放电电流也较大，所以防雷接地时的接地电阻要小。为了避免由于雷击而造成机房里设备之间的高压差，特别是有电气连接或距离较近的设备之间要采用低电感和电阻搭接。 ★接地电阻：接地电阻不是普通的电阻而是一个阻值，是指电流由接地装置流向大地再由 大地流向无穷远处或是另一个接地装置所需克服的总电阻。接地电阻包括接 地线、接地装置本身电阻、接地装置与大地之间的接触电阻和两接地装置之 间的大地电阻或接地装置与无线远处的大地电阻。接地电阻越小，当有漏电 流或是雷电电流时，可以将其导入大地，不至于伤害人或损坏设备。如果接 地电阻变大，会造成应该导入大地的电流导不下去，因此，接地电阻越小越 安全。 ◆ 保护接地（PGND/PE/FG） 为了保护设备、装置和人身的安全。保护接地主要用于保护工频故障电压对人身造成的伤害。保护接地的工作原理：一是并联分流，当人体接触故障设备时，如果故障设备有保护接地，这时人体和保护接地线呈并联关系，保护接地线的电阻和人体相比是很小的，所以流过人体的电流很小，就会保护人身安全；二是当设备发生碰壳事件后，由于设备有保护接地，事故电流会使相线上得保护装置动作，从而切断电源，起到保障安全的作用。 ★相线：通常工业用电，三根正弦交流电。电流相位（反映电流的方向 大小）相互相差 该电路主要由锂电池保护专用集成电路ＤＷ０１，充、放电控制ＭＯＳＦＥＴ１（内含两只Ｎ沟道ＭＯＳＦＥＴ）等部分组成，单体锂电池接在Ｂ＋和Ｂ－之间，电池组从Ｐ＋和Ｐ－输出电压。充电时，充电器输出电压接在Ｐ＋和Ｐ－之间，电流从Ｐ＋到单体电池的Ｂ＋和Ｂ－，再经过充电控制ＭＯＳＦＥＴ到Ｐ－。在充电过程中，当单体电池的电压超过４．３５Ｖ时，专用集成电路ＤＷ０１的ＯＣ脚输出信号使充电控制ＭＯＳＦＥＴ关断，锂电池立即停止充电，从而防止锂电池因过充电而损坏。放电过程中，当单体电池的电压降到２．３０Ｖ时，ＤＷ０１的ＯＤ脚输出信号使放电控制ＭＯＳＦＥＴ关断，锂电池立即停止放电，从而防止锂电池因过放电而损坏，ＤＷ０１的ＣＳ脚为电流检测脚，输出短路时，充放电控制ＭＯＳＦＥＴ的导通压降剧增，ＣＳ脚电压迅速升高，ＤＷ０１输出信号使充放电控制ＭＯＳＦＥＴ迅速关断，从而实现过电流或短路保护。 二次锂电池的优势是什么? 1. 高的能量密度 2. 高的工作电压 3. 无记忆效应 4. 循环寿命长 5. 无污染 6. 重量轻 7. 自放电小 锂聚合物电池具有哪些优点? 1. 无电池漏液问题,其电池内部不含液态电解液,使用胶态的固体。 2. 可制成薄型电池：以 3.6V400mAh的容量，其厚度可薄至0.5mm。 3. 电池可设计成多种形状 4. 电池可弯曲变形：高分子电池最大可弯曲900左右 5. 可制成单颗高电压：液态电解质的电池仅能以数颗电池串联得到高电压，高分子电池由于本身无液体，可在单颗内做成多层组合来达到高电压。 7. 容量将比同样大小的锂离子电池高出一倍 IEC规定锂电池标准循环寿命测试为: 电池以0.2C放至3.0V/支后 1. 1C恒流恒压充电到4.2V截止电流20mA搁置1小时再以0.2C放电至3.0V(一个循环) 反复循环500次后容量应在初容量的60%以上 国家标准规定锂电池的标准荷电保持测试为(IEC无相关标准). 电池在25摄氏度条件下以0.2C放至3.0/支后,以1C恒流恒压充电到4.2V,截止电流10mA,在温度为20+_5下储存28天后,再以0.2C放电至2.75V计算放电容量 什么是二次电池的自放电不同类型电池的自放电率是多少？ 自放电又称荷电保持能力，它是指在开路状态下，电池储存的电量在一定环境条件下的保持能力。一般而言，自放电主要受制造工艺，材料，储存条件的影响自放电是衡量电池性能的主要参数之一。一般而言，电池储存温度越低，自放电率也越低，但也应注意温度过低或过高均有可能造成电池损坏无法使用，BYD 常规电池要求储存温度范围为-20~45。电池充满电开路搁置一段时间后，一定程度的自放电属于正常现象。IEC标准规定镍镉及镍氢电池充满电后，在温度为20度湿度为65%条件下，开路搁置28天，0.2C放电时间分别大于3小时和3小时15分即为达标。 与其它充电电池系统相比，含液体电解液太阳能电池的自放电率明显要低，在25下大约为10%/月。 什么是电池的内阻怎样测量? 电池的内阻是指电池在工作时,电流流过电池内部所受到的阻力,一般分为交流内阻和直流内阻,由于充电 电池内阻很小,测直流内阻时由于电极容量极化,产生极化内阻,故无法测出其真实值,而测其交流内阻可免除极化内阻的影响,得出真实的内值. 交流内阻测试方法为:利用电池等效于一个有源电阻的特点,给电池一个1000HZ,50mA的恒定电流,对其电 压采样整流滤波等一系列处理从而精确地测量其阻值. 什么是电池的内压电池正常内压一般为多少? 电池的内压是由于充放电过程中产生的气体所形成的压力.主要受电池材料制造工艺,结构等使用过程因素影响.一般电池内压均维持在正常水平,在过充或过放情况下,电池内压有可能会升高: 如果复合反应的速度低于分解反应的速度,产生的气体来不及被消耗掉,就会造成电池内压升高. 什么是内压测试? 锂电池内压测试为:(UL标准) 模拟电池在海拔高度为15240m的高空(低气压11.6kPa)下,检验电池是否漏液或发鼓. 具体步骤:将电池1C充电恒流恒压充电到4.2V,截止电流10mA ,然后将其放在气压为11.6Kpa,温度为 (20+_3)的低压箱中储存6小时,电池不会爆炸,起火,裂口,漏液. 环境温度对电池性能有何影响？ 在所有的环境因素中，温度对电池的充放电性能影响最大，在电极/电解液界面上的电化学反应与环境温度有关，电极/电解液界面被视为电池的心脏。如果温度下降，电极的反应率也下降，假设电池电压保持恒定，放电电流降低，电池的功率输出也会下降。如果温度上升则相反，即电池输出功率会上升，温度也影响电 信号完整性中抖动、噪声研究和发展 信号完整性中抖动、噪声研究和发展 1 引言 随着现代电子产品的开发周期越来越短,工作频率越来越高,尺寸越来越小,产品结构越来越复杂，数字技术的发展日新月异。在20世纪90初，几十兆主 频的X86还是很新鲜的事物，而到如今，频率高达3GHZ的CPU已成为个人电脑的标准配置[1]。手机处理器在10年前ARM7主频还是20MHz，而到了现在2GHz、多核的手机处理器在移动设备上广泛的被应用。处理器遵循着摩尔定律开速的 发展，主频从数十MHz上升到现在的3GHz只用了20年的时间。而在数字产品中，随着工艺的不断改进提升，20前的制造工艺还是微米数量级，而现在已经 步入到了14纳米级工艺。 可见如今的数字电路设计中，芯片的趋势——处理速度越来越快，面积越 来越小，密度却越来越大。数字电路系统的信号速率、时钟频率和集成电路开 关速度[2]的持续增加。这在给广大用户带来更好体验，更便捷应用的同时，也给数字设计者提出了巨大的挑战[3]。信号完整性对于高速电路板和深亚微米(低于0.35微米)芯片设计都是需要考虑的问题[4]。以前在低速设计中可以应 用的方法，在高速电路设计中就编的举步维艰、寸步难行；理论上在设计方法 上应该是正确的，但在实践中却达不到理想的效果。这就涉及到了高速数字电 路设计的问题。I/O速度的提高使得链路总的可用最大抖动预算——单元区间（UI）必将相应的减小。而为了保证设计的整个链路系统有比较好的误码率， 面临的最大挑战就是降低抖动。特征尺寸减小带来的另一个严峻挑战就是功率 损耗和功率密度必须小于某一约束限度，或者说就是使用低功耗设计。 关于抖动的话题对于通信系统的合理设计变得越来越重要，如今，一个通 讯系统的时钟抖动已经成为了影响系统性能的基本限制。时钟抖动的范围与当 今高速串行总线紧密相关，并且数据连接在数字电路系统的设计中，对抖动的 严加控制是必须解决的问题。这是在这种情况下，抖动成为了高速数字通信系 统中，电路设计的一个基本指标。认识什么是抖动，如何描述抖动，成为配置 一个满足性能要求的高速数字系统必不可少的一步。 车载ECU的安全性能要求很高，在电气、物理、化学等各方面，各大汽车厂商通常都有自己严格的标准。一般情况下，车载ECU的外部接口都要有各种故障保护电路，其中最重要的莫过于对车载12V电源或对地发生短路时的保护电路。由于USB接口可以直接输出5伏电源，所以短路保护显得尤为重要。本文设计的保护电路可以实现对USB电源输出线的有效保护，无论USB电源输出线VBUS发生对12V电源还是对地短路，均不影响车载ECU内部电路的正常工作，实现了本质安全级的短路保护。 1、前言 为了保证行车安全，车载ECU的安全性能要求很高，在设计时便要保证故障发生率尽量低。作为目前应用最为广泛的移动外设与主机间通讯接口，USB（Universal Serial Bus）具有成本低、使用简单、支持即插即用、易于扩展等特点，在车载娱乐和存储设备上获得了广泛的应用。因为USB接口提供了内置电源，可提供 500mA以上的电流，对于一些功率较大的设备，如移动硬盘等，其瞬时驱动电流则可达到1A以上。如果车载ECU上带有像USB总线这种可以直接输出电源的接口，为防止接口电路发生对电源或对地短路时损坏机体，其接口部分通常都应具有保护电路，以便执行故障自诊断和保护功能。当系统产生故障时，它能在存储体中自动记录故障代码并采用保护措施，防止系统损坏，避免引起安全事故。 2、电路设计 利用比较器并结合外围电路，本文设计了一种可以自动探测USB电源输出线是否发了对12V电源或地短路，并且可以在短路故障发生时自动切断电源供应的保护电路。另外，如果探测到联接设备不在支持的USB设备之列，系统也可以借助本电路主动断开电源供应，并自动根据设备的连接状态实现对电源供应的控制。具体电路如图1所示。 图1 USB VBUS短路保护电路 图中MN1和MN2是USB电源通道上的两个MOSFET，用于控制5伏电源的输出，它们的G端都连接到比较器的输出端上。比较器的正端电位值受 3.3伏和VBUS共同影响，负端电位值由Umid通过电阻分压来决定，Umid的值总是与VCC5V和VBUS中的大者相同。本充分发挥二极管的正向导通和反向截止的作用，并对MOS管中快恢复二极管加以利用，利用一个比较器便可以构成一个窗口比较器。如果VBUS上的电压落在窗口之外（例如12V供电电压或地电平），那么比较器输出低电平，关断供电线的MOS管。这样既使12V电压无法进入系统内部，也防止了系统5V供电因为对地短路而发生过流，起到了保护系统不受短路侵扰的作用。 3、功能论证 如何进行低功耗设计 现在电子产品，特别是最近两年很火爆的穿戴产品，智能手表等都是锂电池供电，如果采用同样容量大小的锂电池进行测试不难发现电子产品低功耗做的好的，工作时间越长。因此，低功耗设计排在电子产品设计的重要地位。 最近做穿戴产品设计，面临的第一个问题就是低功耗设计。经过这两天的认真分析总结，将低功耗设计的方法总结，以飨网友。 首先，要明白一点就是功耗分为工作时功耗和待机时功耗，工作时功耗分为全部功能开启的功耗和部分功能开启的功耗。这在很大程度上影响着产品的功耗设计。 对于一个电子产品，总功耗为该产品正常工作时的电压与电流的乘积，这就是低功耗设计的需要注意事项之一。 为了降低产品的功耗，在电子产品开发时尽量采用低电压低功耗的产品。比如一个产品，曾经用5v单片机正常工作，后来又了3.3v的单片机或者工作电压更低的，那么就是在第一层次中进行了低功耗设计，这也就是我们常说的研发前期低功耗器件选择。这一般需要有广阔的芯片涉猎范围或者与供应商有良好的沟通。 其次是模块工作的选择控制，一般选择具有休眠功能的芯片。比如在设计一个系统中，如果某些外部模块在工作中是不经常使用的，我们可以使其进入休眠模式或者在硬件电路设计中采用数字开关来控制器工作与否，当需要使用模块时将其唤醒，这样我们可以在整个系统进入低功耗模式时，关闭一些不必要的器件，以起到省电的作用，延长了待机时间。一般常用方法：①具有休眠模式的功能芯片②MOS管做电子开关③具有使能端的LDO芯片。 再次，选择具有省电模式的主控芯片。现在的主控芯片一般都具有省电模式，通过以往的经验可以知道，当主控芯片在省电模式条件下，其工作电流往往是正常工作电流的几分之一，这样可以大大增强消费类产品电池的使用时间。同时，现在一些控制芯片具有双时钟的模式，通过软件的配置使芯片在不同的使用场合使用不同的外部始终从而降低其功耗。这与始终分频器具有异曲同工之妙，不同之处想必就是BOM的价格问题。现在火爆的APPLE WATCH 就是低功耗的一个例子：全功能运行3-4小时，持续运行18小时。 主控芯片或者相关模块唤醒的方式选择。通常进过以上的步骤设计好了硬件结构，在系统需要省电，在什么时候进入省电模式，这一般在软件设计中实现，但是最主要还是需要根据产品的功能特性来决定了。当系统进入了省电模式，而系统的唤醒也需要控制。一般系统的唤醒分为自动唤醒和外部唤醒。 A、自动唤醒是使用芯片内部的定时器来计时睡眠时间，当睡眠时间达到预定时间时，自动进行唤醒。这与我们使用的看门狗或者中断有比较相近之处，不同就是其工作与否的时序。 B、外部唤醒就是芯片一直处于一种休眠状态，当有一个外部事件(主要是通过接口)来对芯片进行一个触发，则芯片会唤醒，在事件处理之后消除该触发事件而在此进入休眠状态。因此，根据系统的特性，就需要进行软件设计时，来决定如何使用睡眠及唤醒，以降低系统的功耗。 最后说说功耗的测试，功耗测试分为模块功耗和整机功耗，模块功耗需要测试休眠时功耗和工作时功耗。整机功耗分为最大负荷工作时功耗和基本功能时功耗和休眠时功耗。在前期的测试中我用直接用UI来进行测量，关于如何进行高精度低功耗产品的测量，在下篇中进一步说明。 A20唤醒电路设计参考 V1.0 2013-06-04 Version Date Changes compared to previous issue V1.020130604 目录 1.概述 (4) 1.1.目的 (4) 1.2.适用范围 (4) 2.硬件电路设计 (4) https://www.wendangku.net/doc/068390815.html,B插入唤醒 (4) 2.2.RTC唤醒电路设计 (5) 3.Declaration (6) 1.概述 1.1.目的 用于指导客户进行A20的唤醒电路设计。 1.2.适用范围 本文针对A20平台，因而非A20平台请不要参考该文档进行设计。 2.硬件电路设计 https://www.wendangku.net/doc/068390815.html,B插入唤醒 USB插入唤醒电路设计如图1所示： 图1USB插入唤醒电路 注意：USB插入唤醒电路中USB-WAKEUP的电压必须大于2.5V，AXP209才能正确的识别到此时有USB插入。且USB-WAKEUP请接到到AXP209的GPIO1，不要随意更改。 2.2.RTC唤醒电路设计 RTC唤醒电路设计如图2所示： 图2RTC唤醒电路设计 注意：使用RTC唤醒时，二极管的上拉电源为AVCC，且将NMI#多拉一根线到AXP209的GPIO2，IO口请不要随意更改。 3.Declaration This document is the original work and copyrighted property of Allwinner Technology (“Allwinner”).Reproduction in whole or in part must obtain the written approval of Allwinner and give clear acknowledgement to the copyright owner. The information furnished by Allwinner is believed to be accurate and reliable.Allwinner reserves the right to make changes in circuit design and/or specifications at any time without notice.Allwinner does not assume any responsibility and liability for its use.Nor for any infringements of patents or other rights of the third parties which may result from its use.No license is granted by implication or otherwise under any patent or patent rights of Allwinner. This datasheet neither states nor implies warranty of any kind,including fitness for any particular application. 电池保护电路工作原理 随着科技进步与社会发展，象手机、笔记本电脑、MP3播放器、PDA、掌上游戏机、数码摄像机等便携式设备已越来越普及，这类产品中有许多是采用锂离子电池供电，而由于锂离子电池的特性与其它可充电电池不同，内部通常都带有一块电路板，不少人对该电路的作用不了解，本文将对锂离子电池的特点及其保护电路工作原理进行阐述。 锂电池分为一次电池和二次电池两类，目前在部分耗电量较低的便携式电子产品中主要使用不可充电的一次锂电池，而在笔记本电脑、手机、PDA、数码相机等耗电量较大的电子产品中则使用可充电的二次电池，即锂离子电池。与镍镉和镍氢电池相比，锂离子电池具备以下几个优点： 1.电压高，单节锂离子电池的电压可达到3.6V，远高于镍镉和镍氢电池的1.2V 电压。 2.容量密度大，其容量密度是镍氢电池或镍镉电池的1.5-2.5 倍。 3.荷电保持能力强（即自放电小），在放置很长时间后其容量损失也很小。 4.寿命长，正常使用其循环寿命可达到500 次以上。 5.没有记忆效应，在充电前不必将剩余电量放空，使用方便。 由于锂离子电池的化学特性，在正常使用过程中，其内部进行电能与化学能相互转化的化学正反应，但在某些条件下，如对其过充电、过放电和过电流将会导致电池内部发生化学副反应,该副反应加剧后，会严重影响电池的性能与使用寿命，并可能产生大量气体，使电池内部压力迅速增大后爆炸而导致安全问题，因此所有的锂离子电池都需要一个保护电路，用于对电池的充、放电状态进行有效监测，并在某些条件下关断充、放电回路以防止对电池发生损害。 下页中的电路图为一个典型的锂离子电池保护电路原理图。 如图中所示，该保护回路由两个MOSFET（V1、V2）和一个控制IC（N1）外加一些阻容元件构成。控制IC负责监测电池电压与回路电流，并控制两个MOSFET的栅极，MOSFET在电路中起开关作用，分别控制着充电回路与放电回路的导通与关断，C3为延时电容，该电路具有过充电保护、过放电保护、过电流保护与短路保护功能，其工作原理分析如下： 1、正常状态 什么是高速数字信号？ 高速数字信号由信号的边沿速度决定，一般认为上升时间小于4倍信号传输延迟时可视为高速信号，而高频信号是针对信号频率而言的。高速电路涉及信号分析、传输线、模拟电路的知识。错误的概念是：8KHz帧信号为低速信号。多高的频率才算高速信号？ 当信号的上升/下降沿时间< 3~6倍信号传输时间时,即认为是高速信号. 对于数字电路，关键是看信号的边沿陡峭程度，即信号的上升、下降时间,信号从10%上升到90%的时间小 于6倍导线延时,就是高速信号! 即使8KHz的方波信号,只要边沿足够陡峭,一样是高速信号,在布线时需要使用传输线理论。 信号完整性研究：什么是信号完整性? 时间:2009-03-11 20:18来源:sig007 作者:于博士点击:1813次 信号完整性主要是指信号在信号线上传输的质量，当电路中信号能以要求的时序、持续时间和电压幅度到达接收芯片管脚时，该电路就有很好的信号完整性。当信号不能正常响应或者信号质量不能使系统长期稳定工作时，就出现了信号完整性问题，信号完整性主要表现在延迟、反射、串扰、时序、振荡等几个方面。一般认为，当系统工作在50MHz时，就会产生信号完整性问题，而随着系统和器件频率的不断攀升，信号完整性的问题也就愈发突出。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等 这些问题都会引起信号完整性问题，导致系统工作不稳定，甚至完全不能正常工作。 1、什么是信号完整性（Singnal Integrity）？ 信号完整性（Singnal Integrity）是指一个信号在电路中产生正确的相应的能力。信号具有良好的信号完整性（Singnal Integrity）是指当在需要的时候，具有所必须达到的电压电平数值。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法： 问题可能原因解决方法其他解决方法 过大的上冲终端阻抗不匹配终端端接使用上升时间缓慢的驱动源 直流电压电平不好线上负载过大以交流负载替换直流负载在接收端端接，重新布线或检查地平面 安阳师范学院本科学生毕业设计报告逆变器保护电路设计 作者秦文 系（院）物理与电气工程学院 专业电气工程及其自动化 年级 2008级专升本 学号 081852080 指导教师潘三博 日期 2010.06.02 成绩 学生承诺书 本人郑重承诺：所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写的研究成果，也不包含为获得安阳师范学院或其他教育机构的学位或证书所使用过的材料。与我一同工作的同志对本研究所做的任何贡献均以在论文中作了明确的说明并表示了谢意。 签名：日期: 论文使用授权说明 本人完全了解安阳师范学院有关保留、使用学位论文的规定，即:学校有权保留送交论文的复印件,允许论文被查阅和借阅；学校可以公布论文的全部或部分内容,可以采用影印、缩印或其他复制手段保存论文。 签名: 导师签名: 日期: 逆变器保护电路设计 秦文 （安阳师范学院物理与电气工程学院，河南安阳 455002） 摘要:本文针对SPWM逆变器工作中的安全性问题，阐述了如何利用电路实现保护复位和死区调节。在PWM三相逆变器中，由于开关管存在一定的开通和关断时间，为防止同一桥臂上两个开关器件的直通现象，控制信号中必须设定几个微秒的死区时间。尽管死区时间非常短暂，引起的输出电压误差较小，但由于开关频率较高，死区引起误差的叠加值将会引起电机负载电流的波形畸变，使电磁力矩产生较大的脉动现象，从而使动静态性能下降，降低了开关器件的实际应用效果，但是却对逆变器的安全运行意义重大。 关键词:保护电路；复位电路；死区调节 1 引言 在现在的系统中电力器件的应用也越来越广而与此同时对器件的保护也被认识了其重要性。电子器件很易被损坏，保护电路的要求也很苛刻。在工程应用中，为了使SPWM 逆变器安全地工作，需要有可靠的保护系统。一个功能完善的保护系统既要保证逆变器本身的安全运行，同时又要对负载提供可靠的保护。 随着电力电子技术的发展，功率器件如IGBT、MOSFET等广泛应用于PWM变流电路中。对于任何固态的功率开关器件来讲，都具有一定的固有开通和关断时间，对于确定的开关器件，固有开通和关断时间内输入的信号是不可控的，称为开关死区时间，它引起开关死区效应，简称为死区效应。在电压型PWM逆变电路中，为避免同一桥臂上的开关器件直通，必须插入死区时间，这势必导致输出电压的误差。该误差是谐波的重要来源，它不但增加了系统的损耗，甚至还可能造成系统失稳。 随着电力电子技术的发展,逆变器主电路、控制电路发生了较大变化,其性能不断改善,当然,保护电路也应随之作相应完善。逆变器保护电路主要包括过压保护、过载(过流) 保护、过热保护等几个方面。 本文仅就保护复位电路与死区控制电路与的实现进行了分析和研究。 2 保护电路设计 较之电工产品，电力电子器件承受过电压、过电流的能力要弱得多，极短时间的过电压和过电流就会导致器件永久性的损坏。因此电力电子电路中过电压和过电流的保护装置是必不可少的，有时还要采取多重的保护措施。 2.1 死区控制电路的结构设计 死区控制电路的电路拓扑结构如图所示，其主要功能是确保主电路中的开关管S 1、S 2 不能同时导通。死区电路的波形图如图1所示，从图中可以明显地看出开关管S 1和S 2 的驱 动信号没有使S 1与 S 2 同时导通的重叠部分，这就是两个主开关管之间存在所谓的“死区”。 而通过改变HEF4528芯片的输出信号脉宽，就可以调节驱动信号的脉宽。（具体的方式是 通过改变HEF4528芯片的外接RC电路的参数值实现的，如图2所示）如图3所示R t 、C t 的值与输出脉宽的关系在本文中，选择电位器P2的阻值为10kΩ,电容C237的容值为103pF，因此由图3可知，输出信号的脉宽大约为10μs 。 https://www.wendangku.net/doc/068390815.html,/inform ation/snug/2009/low-power-impleme ntation-flow-based-ieee1801-upf 基于IEEE1801(UPF)标准的低功耗设计实现流程 Low-power Implementation Flow Based IEEE1801 (UPF) 郭军, 廖水清, 张剑景 华为通信技术有限公司 jguo@https://www.wendangku.net/doc/068390815.html, liaoshuiqing@https://www.wendangku.net/doc/068390815.html, zhangjianjing@https://www.wendangku.net/doc/068390815.html, Abstract Power consumption is becoming an increasingly important aspect of ASIC design. There are several different approaches that can be used to reduce power. However, it is important to use these low-power technology more effectively in IC design implementation and verification flow. In our latest low-power chip, we completed full implementation and verification flow from RTL to GDSII successfully and effectively by adopting IEEE1801 Unified Power Format (UPF). This paper will focus on UPF application in design implementation with Synopsys low power solution. It will highlight that how to describe our low-power intent using UPF and how to complete the design flow. This paper first illustrates current low-power methodology and UPF?s concept. Then, it discussed UPF application in detail. Finally, it gives our conclusion. Key words: IEEE1801, UPF, Low-Power, Shut-Down, Power Gating, Isolation, IC-Compiler 摘要 常用集成电路速查表 AN115?锁相环调频立体声解码电路1 AN260?FM中频放大及AM高、中频放大电路2 AN262?音频前置放大电路3 AN278?FM中频放大电路4 AN360?低噪声音频前置放大电路5 AN362/AN362L?锁相环调频立体声解码电路6 AN366/AN366P?FM/AM中频及AM高频放大电路8 AN426510 AN5265?音频功率放大电路10 AN5270?音频功率放大电路11 AN5274?音频功率放大电路12 AN5743?音频前置及功率放大电路13 AN5836〖KG1]双声道音频前置放大电路14 AN6210?录/放音双声道音频前置放大电路15 AN6612S?电机稳速控制电路16 AN6650?微型电机速度控制电路17 AN6875?LED电平显示驱动电路18 AN6884?LED电平显示驱动电路19 AN7060?音频前置放大电路20 AN7085N5?单片录/放音电路21 AN7105?双声道音频前置及0 3W×2功率放大电路22 AN7106K?双声道音频功率放大电路23 AN7108?单片立体声放音电路24 AN7110?1 2W音频功率放大电路26 AN7120?音频功率放大电路27 AN7147N〖KG1]5 8W×2音频功率放大电路28 AN7161N?20W音频功率放大电路29 AN7168?双声道音频功率放大电路30 AN7169〖KG1]5 8W音频功率放大电路31 AN7178?双声道音频功率放大电路32 AN7222?FM/AM中频放大电路33 AN7273?FM/AM中频放大电路34 AN7310?双声道音频前置放大电路35 AN7311?双声道音频前置放大电路36 AN7312?具有ALC的双声道音频前置放大电路37 AN7338K?CD唱机声音效果处理电路38 AN7420?锁相环调频立体声解码电路39 AN8389SE1?CD唱机主轴和进给电机、聚焦和跟踪线圈伺服驱动电路40 AN8802CE1V?CD唱机电机伺服驱动电路41高速电路中的信号完整性问题
过流保护电路设计
电子工程师应具备的电路设计常识及几十个经典电路解析
锂电池过充电_过放_短路保护电路详解
信号完整性高速互连综述
USB电路保护图..
如何进行低功耗设计
A20唤醒电路设计参考
电池保护电路工作原理
高速信号与信号完整性分解
逆变器保护电路设计
基于IEEE1801(UPF)标准的低功耗设计实现流程
电路设计常用集成电路参考表