电路板设计标准规范设计

印制电路板（PCB）设计规范

目次

前

言 ................................................................................. .. (3)

1范围9 2规范性引用文件9 3术语和定义9 4PCB设计活动过程11 5系统分析12

5.1系统框架划分12

5.2系统互连设计13

5.3单板关键总线的信噪和时序分析13

5.4关键元器件的选型建议13

5.5物理实现关键技术分析14 6前仿真及布局过程14

6.1理解设计要求并制定设计计划14

6.2 创建网络表和板框14

6.3 预布局15

6.4 布局的基本原则15

6.5 信号质量17

6.5.1规则分析17

6.5.1.1时序计算17

6.5.1.2关键网络拓扑分析18

6.5.1.3串扰18

6.5.1.4差分线18

6.5.1.5时钟线19

6.5.1.6其他规则19

6.5.2层设计与阻抗控制19

6.5.2.1 层设计19

6.5.2.2阻抗控制21

6.5.3 信号质量测试需求22

6.6DFM 23

6.6.1PCB尺寸设计一般原则23

6.6.2 基准点ID的设计24 6.6.3器件布局的通用要求24 6.6.4 SMD器件布局要求24

6.6.4.1 SMD器件布局的一般要求24

6.6.4.2 SMD器件的回流焊接器件布局要求24

6.6.4.3 SMD器件的波峰焊布局要求25 6.6.5THD布局要求26 6.6.6 压接件器件布局要求27 6.6.7 通孔回流焊器件布局要求27

6.6.

7.1布局要求27

6.6.

7.2 禁布区要求28 6.6.8走线设计28

6.6.8.1 线宽/线距28

6.6.8.2 出线方式28

6.6.8.3走线的安全性30

6.6.8.4 走线的热设计30 6.6.9孔设计31

6.6.9.1安装孔31

6.6.9.2 定位孔32

6.6.9.3 过孔32

6.6.9.4 埋、盲孔设计32 6.6.10 阻焊设计32

6.6.10.1 阻焊设计原则32

6.6.10.2 孔的阻焊设计33

6.6.10.3 BGA的过孔塞孔和阻焊设计33

6.6.10.4走线的阻焊设计33

6.6.10.5金手指的阻焊设计33 6.6.11表面处理33 6.6.12 丝印设计34

6.6.12.1 丝印设计通用要求34

6.6.12.2元器件丝印设计要求34

6.6.12.3板名版本丝印34

6.6.12.4条形码丝印34

6.6.12.5其他丝印35

6.6.13 尺寸和公差标注36

6.6.13.1 尺寸标注的标准化要求36

6.6.13.2 需要标注的尺寸及其公差36

6.6.14 背板部分36

6.6.14.1 背板尺寸设计36

6.6.14.2背板布局37

6.6.14.3禁布区设计37

6.6.14.4 丝印设计37 6.7DFT设计要求38

6.7.1PCB的 ICT设计要求38

6.7.1.1 ICT设计规定38

6.7.1.2定位孔设计要求39

6.7.1.3测试点设计要求39

6.7.1.4 ICT更改原则41

6.7.2功能和信号测试点的添加41 6.8EMC设计要求41

6.8.1电源地系统的设计42

6.8.1.1单板接口电源的设计42

6.8.1.2板内分支电源的设计42

6.8.1.3关键芯片的电源设计43

6.8.2布局与EMC 43

6.8.2.1接口电路43

6.8.2.1时钟电路44

6.8.2.2其它44

6.8.3布线与EMC 44

6.8.3.1接口电路44

6.8.3.2时钟电路45

6.8.3.3其它45 6.9热设计要求45 6.10安规设计要求46

6.10.1线宽与所承受的电流关系46

6.10.2-48V电源输入口规范47

6.10.3有隔离变压器的接口（E1/T1口和类似端口）的安规要求48

6.10.4网口安规要求（类似有隔离变压器的接口）48

6.10.5串口（类似无隔离变压器的接口、如V35等）48

6.10.6PGND电路要求48

6.10.7ESD防静电标志49

6.10.8保险丝标记49 7布线及后仿真验证过程50

7.1布线的基本要求50

7.1.1布线次序考虑50

7.1.2约束规则设置基本要求51

7.1.3布线处理的基本要求51

7.1.4布线所遵循的基本规则52

7.2布线约束规则设置56

7.2.1物理规则设置56

7.2.1.1孔设置56

7.2.1.2间距规则设置57

7.2.1.3特殊布线区间的设定58

7.2.2通用属性设置59

7.2.3 电气规则设置59

7.3交互式规则驱动布线策略59

7.3.1规则驱动布线可行性判断依据59

7.3.2交互布线策略60

7.3.3自动布线前期处理60

7.3.3.1文件保护性操作60

7.3.3.2Fanout设计要求与设置60

7.3.3.3Fanout策略60

7.3.4不同类型单板布线策略61

7.3.4.1类型一PCB布线策略61

7.3.4.2类型二PCB布线策略62

7.3.4.3类型三PCB布线策略63

7.3.4.4类型四PCB布线策略65

7.3.5规则驱动布线后期处理65

7.3.5.1测试点处理65

7.3.5.2Spread Wires 65

7.3.5.3倒角65

7.4仿真验证66

8 投板前需处理事项66

8.1光绘层图纸标注和设计文件命名66

8.1.1光绘层文件命名和图纸标注66

8.1.2压缩文件名和包含的文件67

8.2质量保证活动67

8.2.1自检活动67

8.2.2组内QA审查68

8.2.3短路断路问题检查68

8.2.4评审活动69

8.3流程数据填写和文件提交69

8.3.1投板流程中填写的项目：69

8.3.2投板流程上粘贴5个压缩文件70

8.4数据记录70

8.4.1单板设计评审记录数据库的填写70

8.4.2设计档案的填写70

8.5PCB厂家工程问题确认和对外合作PCB设计的规定70 9测试验证过程71

9.1信号质量测试工程师具备的知识71

9.2测试目的及测试内容71

9.3测试方法71

9.3.1示波器及探头的选择与使用71

9.3.2信号波形参数定义73

9.3.2.1信号波形参数的概念73

9.3.2.2导致信号波形问题的一般原因73

9.3.3测试点的选择原则75

9.3.4信号质量测试应覆盖各功能块的信号75

9.3.5各类信号的重点测试项目75

9.3.5.1时钟信号测试项75

9.3.5.2数据地址信号测试项76

9.3.5.3电平控制信号测试项76

9.3.5.4边沿控制信号测试项76

9.3.5.5差分传输信号测试项76

9.3.5.6同步总线的时序测试76

9.3.5.7异步总线的时序测试76

9.3.6各类信号测试方法和注意事项77 10附录79

10.1部门最新规范制度的查询与使用79

10.2规则驱动布局布线的设计思想79

10.3PCB设计投板作业流程79

10.4 SI工程设计任务及外包设计ECO更改作业流程81

10.5 PCB设计过程更改项填写规定81

10.6自检工作监控办法82

10.7归档PCB图框标题栏及填写说明82

10.8测试验证过程附录84

10.8.1同步总线时序测试实例参考84

10.8.2示波器和探头带宽对测试信号边沿的影响86

10.8.3测试探头的地回路对测试信号的影响87

10.8.4高速差分眼图测试方法89

11 参考文献92

印制电路板（PCB）设计规范

1范围

本规范规定了我司CAD/SI开发人员参与产品的设计过程和必须遵守的设计原则。

本规范适用于我司CAD/SI设计生产的所有印制电路板（简称PCB）。

2规范性引用文件

下列文件中的条款通过本规范的引用而成为本规范的条款。凡是注日期的引用文件，其随后所有的修改单（不包括勘误的内容）或修订版均不适用于本规范，然而，鼓励根据本规范达成协议的各方研究是否可使用这些文件的最新版本。凡是不注日期的引用文件，其最新版本适用于本规范。

序号编号名称

1 GB4588.3—88 印制电路板设计和使用

2 无CAD/SI开发组活动过程

3 DKBA3128-2001.10 PCB工艺设计规范

1术语和定义

? 印制电路板（PCB－printed circuit board）：在绝缘基材上，按预定设计形成印制器件或印制线路以及两者结合的导电图形的印制板。

? 原理图（schematic diagram）：电路原理图，用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系的图。

? 网络表（Schematic Netlist）：由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件，一般包含元器件封装、网络列表和属性定义三部分。

? 背板（backplane board）：用于互连更小的单板的电路板。

? TOP面：封装和互连结构的一面，该面在布设总图上就作了规定（通常此面含有最复杂的或多数的元器件。此面在通孔插装技术中有时称做“元器件面”）。

? BOTTOM面：封装及互连结构的一面，它是TOP面的反面。（在通孔插装技术中此面有时称做“焊接面”）。

? 细间距器件：pitch≤0.65mm的翼形引脚器件；

pitch≤1.0mm的面阵列器件。

? Stand Off：器件安装在PCB上后，本体底部与PCB表面的距离。

? 护套：和长针的背板连接器配合使用，安装在连接器的另一面，保护连接器的插针。

? 右插板：单板插入到背板上，从插板方向看，PCB 在右边，器件面在左边。

? 板厚（board thickness）：包括导电层在内的包覆金属基材板的厚度。板厚有时可能包括附加的镀层和涂敷层。

? 金属化孔（plated through hole）：孔壁镀覆金属的孔。用于内层和外层导电图形之间的连接。同义词：镀覆孔

? 非金属化孔（NPTH—unsupported hole）：没有用电镀层或其他导电材料加固的孔。

? 过孔（Via hole）用作贯通连接的金属化通孔，内部不需插装器件引脚或其他加固材料。

? 盲孔（blind via）：来自TOP面或BOTTOM面，而不穿过整个印制电路板的过孔。

? 埋孔（埋入孔，buried via）：完全被包在板内层的孔。从任何表面都不能接近它。

? 盘中孔（Via in pad）：在焊盘上的过孔或盲孔。

? 阻焊膜（solder mask or solder resist)：是用于在焊接过程中及焊接之后提供介质和机械屏蔽的一种覆膜。阻焊膜的材料可以采用液体的或干膜形式。

? 焊盘（连接盘，Land）：用于电气连接、器件固定或两者兼备的部分导电图形。

? 双列直插式封装 (DIP— dual-in-line package）：一种元器件的封装形式。两排引线从器件的侧面伸出，并与平行于元器件本体的平面成直角。

? 单列直插式封装 (SIP— single-inline package）：一种元器件的封装形式。一排直引线或引脚从器件的侧面伸出。

? 小外型集成电路 (SOIC— small-outline integrated circuit）。

? THT ：通孔插件技术。

? SMT ：表面安装技术。

? 压接式插针：为压入金属化孔且不需要额外焊接而设计的具有专门形状截面的插针。

? 波峰焊（wave soldering）：印制板与连续循环的波峰状流动焊料接触的焊接过程。

? 回流焊（reflow soldering）：是一种将零、部件的焊接面涂覆焊料后组装在一起，加热至焊料熔融，再使焊接区冷却的焊接方式。

? 压接：由弹性的可变形的插针，或实体（刚性）的插针与PCB的金属化孔配合而形成的一种连接。在插针与金属化孔之间形成紧密的接触点。

? 桥接（solder bridging）：导线之间由焊料形成的多余导电通路。

? 锡球（ solder ball）：焊料在层压板、阻焊层或导线表面形成的小球（一般发生在波峰焊或再流焊之后）。

? 锡尖（拉尖，solder projection）：出现在凝固的焊点上或涂覆层上的多余焊料凸起物。

? 墓碑（器件直立，Tombstoned component）：一种缺陷，无引线器件只有一个金属化焊端焊在焊盘上，另一个金属化焊端翘起，没有焊在焊盘上。

? 当前层（Active layer）：当前正在编辑的层。当前层与辅助层配对。

? 反标注（反向标注，Back annotation）：根据PCB设计文件中所作的改动更新原理图文件，通常采用程序进行执行完成此项工作。在更换管脚、更换门、参考标号重新编号以后必须进行反标注。

? 材料清单（BOM－Bill of materials）：装备部件的格式化清单。

? 光绘（photoplotting）：由绘图仪产生电路板工艺图的过程，绘图仪使胶片曝光从而将被绘制部分制成照片。

? 设计规则检查（DRC－Design rules checking）：通过通知您设计违规，确保建立的设计符合规定的设计规则的程序。

? 电磁兼容EMC（Electromagnetic compatibility)：设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力（ANSI C64.14-1992)。

2PCB设计活动过程

CAD/SI开发人员的活动贯穿于整个产品开发过程中，为产品开发提供全流程的信号完整性分析、布局布线设计、测试验证等系统和单板物理设计与实现方面的技术服务。

CAD/SI开发人员参与产品的活动过程分为四个阶段：

? CAD/SI系统分析过程；

? 前仿真及布局过程；

? 布线及仿真验证过程；

? 测试验证过程。

如图1所示：

í?1 PCB设计活动过程图

1) 系统分析：CAD/SI系统分析工程师根据硬件总体框架，对系统高速互连进行信号完整性分析，确定系统框架分割的合理性。其内容涉及系统互连设计，单板关键总线的信噪和时序分析，关键元器件的应用分析及选型建议，物理实现关键技术分析等内容。

2) 布局：在综合考虑信号质量、EMC、热设计、DFM/DFT、结构、安规等方面要求的基础上，将器件合理的放置到板面上。

3) 仿真：在器件IBIS、SPICE 等模型的支持下，利用EDA工具对PCB 的预布局、布线进行信号质量和时序分析，得出一定的物理电气规则参数，并运用于布局布线中，从而在单板的物理实现之前解决PCB设计中存在的时序问题和信号完整性问题。仿真通常分为前仿真分析和后仿真验证两部分。

4) 布线：在遵循信号质量、DFM、EMC等规则要求下，实现器件管脚间的物理连接设计。

5) 测试验证：CAD/SI工程师从PCB物理实现的角度参与硬件测试中的信号完整性测试部分，进行信号质量和时序测试，并对出现的信号质量问题进行

处理。测试验证主要涉及信号质量测试、信号时序测试和容限测试等三个方面工作。

1系统分析

1.1系统框架划分

在硬件系统方案中，根据系统的功能模块对系统框架进行了划分。这里，我们从CAD/SI的实现角度，对其框架划分方案进行验证。若验证后发现有不合理的地方，应给出解决方法，提出合理的框架划分方案。

对于大部分已经有继承性的产品来说，其系统各功能模块的划分已经过相关产品的验证，这时可省略这部分的分析内容。这里单独提出这一部分的分析要求，主要针对部分新产品，尤其是预研产品，由于新技术或新方案中选用的套片或部分芯片使用了较新的接口、电平类型或封装，须结合有关技术资料，从CAD设计实现和SI仿真方面进行分析。

分析时首先要对当前硬件总体划分的模块中涉及的总线及电平特点，该总线的驱动负载能力，多负载情况下的信号完整性问题等进行分析阐述，论证系统框架划分是否合理，若不合理，给出推荐的划分方案和分析数据。其次，若系统中有器件密度及可能布线密度较大的单板，需要分析其信号完整性问题和PCB实现难度等，通过分析论证这种划分的合理性。

1.2系统互连设计

系统互连有框间互连、板间互连、模块间互连三种形式，可根据具体情况进行分析。

分析要点如下：

1) 分析系统互连的电平的特点，使用中的匹配方式，若同一种接口电平不同厂家不同器件的性能差别明显，应给出优选方案；

2) 若互连采用的是同步或准同步总线需要进行静态时序分析；

3) 对多负载网络需要根据不同的拓扑结构给出仿真波形；

4) 点到点结构的网络可酌情给出不同匹配情况的仿真波形；

5) 对信号排布较密或对串扰敏感的电平需要给出信号在连接器上不同排布情况下的串扰仿真分析；

6) 根据仿真波形给出噪声裕量分析。

1.3单板关键总线的信噪和时序分析

对系统的关键单板需要进行重点分析，分析要点有两个：总线信噪分析和时序分析。

1) 信噪分析主要是串扰分析。首先确定信号电平的直流噪声容限，分析当器件工作在最坏情况下时，对关键总线在不同线宽/线间距时的串扰进行分析，综合设计难

度、加工难度等因素，在满足直流噪声容限的情况下，确定PCB实现的线宽/线间距约束条件。

2) 时序分析。这里指静态时序分析。根据单板中时钟的同步方式，用计算静态时序的方法，计算出关键总线的PCB传输延迟，从而得出各接口间的PCB走线长度。1.4关键元器件的选型建议

从信号质量、封装、时序等方面进行分析：

1) 从信号完整性分析的角度，分析相同功能的不同器件，在相同的工作条件下，根据仿真波形，根据信号质量的不同，给出优选器件。对于只有一种器件的情况，也可仿真出不同条件下（高、低温，单负载或多负载等）的信号波形，分析其接口性能，给出该器件是否满足系统要求的选型建议。

2) 若同一器件有多种封装，应该结合当前我们的供应商的技术水平和我们生产的工艺水平，选择易于设计和实现的PCB封装形式，给出选型建议。

1.5物理实现关键技术分析

物理实现即PCB设计实现方案。根据系统中不同的信号特性，可选择从如下几个方面进行分析。

1) 当系统中有高速总线时，如果需要在PCB板上传输较长的距离，且收发器对传输中的信号抖动、损耗有严格要求；或者信号要求有较高的传输线特征阻抗，预计用普通FR4材料设计单板将严重超出结构要求的厚度。这时可考虑使用低损耗、低介电常数的材料。

2) 若预测单板布线密度很大，采用常规的通孔设计方法无法在有限的PCB信号层内完成布线时，可考虑使用埋盲孔设计方法或采用HDI设计及加工方法等。但是，是否采用这种方法需要与中试单板工艺、采购等专家进行研究协商，综合成本和生产加工等因素再决定。因为，由于目前国内PCB加工厂家的加工工艺有限，同时我们的测试手段也受限制，所以采用埋盲孔和HDI设计的单板，加工直通率相对较低，若预计今后单板批量生产量较大时，应尽量避免使用这些非常规设计方法。

2前仿真及布局过程

2.1理解设计要求并制定设计计划

1) 仔细审读原理图和功能框图，在与原理图设计者充分交流的基础上，确认PCB设计的电气性能要求。

2) 在与原理图设计者交流的基础上制定出单板的PCB设计计划，填写设计记录表，计划要包含设计过程中原理图调入、预布局、仿真分析、布局完成、布局评审、布线完成、布线评审、光绘完成等关键检查点的时间要求。设计计划应由PCB设计者和原理图设计者双方签字认可。如果出现由于种种原因导致设计计划推迟的情况，要制定相应的调整计划，而且需注明原因并由相关人员签字确认。

2.2创建网络表和板框

1) 对于改板、归档或套用板框的PCB文件必须从文档室申请。

2) 对原理图的规范性进行检查，积极协助原理图设计者排除错误，保证网络表的正确性和完整性。

3) 协助原理图设计者根据器件编码与封装对应相关数据库确定器件的封装。

4) 对于新器件或新模型，将器件的封装资料或模型资料提供给相关的建库人员或模型验证人员。

5) 根据原理图和PCB设计工具的特性，选用正确的网络表格式，创建符合要求的网络表。

6) 根据结构要素图或对应的标准板框，创建PCB设计文件。坐标原点必须为选择单板左边、下边的延长线交汇点。

7) 板框四周倒圆角，倒角半径5mm/197mil。特殊情况参考结构设计要求。

2.3预布局

1) 参考原理图和功能框图根据信号流向放置重要的单元电路和核心器件。

2) 对关键信号进行前仿真分析。仿真分析方法详见本规范6.5章节的信号质量。

3) 根据仿真分析结果来确定重要单元电路和核心器件的大概布局位置，使关键信号能够满足时序和信号质量等要求。

2.4布局的基本原则

1) 与相关人员沟通以满足结构、SI、DFM、DFT、EMC方面的特殊要求。

2) 根据结构要素图，放置接插件、安装孔、指示灯等需要定位的器件，并给这些器件赋予不可移动属性，并进行尺寸标注。

3) 根据结构要素图和某些器件的特殊要求，设置禁止布线区、禁止布局区域。

4) 综合考虑PCB性能和加工的效率选择工艺加工流程（优先为单面SMT；单面SMT+插件；双面SMT；双面SMT+插件），并根据不同的加工工艺特点布局。

5) 布局时参考预布局的结果，根据“先大后小，先难后易”的布局原则。

6) 布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信

号与低电压、小电流信号的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间距要充分。在满足仿真和时序分析要求的前提下，局部调整。

7) 相同电路部分尽可能采用对称式模块化布局，具体操作参见《PCB分组模块化布局介绍》。

8) 布局设置建议栅格为50mil，IC器件布局，栅格建议为25 25 25 25 mil。布局密度较高时，小型表面贴装器件，栅格设置建议不少于5mil。

9) 布局时，考虑fanout和测试点的位置，以器件中心点参考移动，考虑在两个过孔中间走两根走线，如下图2、图3所示：

í?1 FANOUT图例（1）

í?2 FANOUT图例（2）

测试点ICT的要求详见本规范第6.5章节的DFT设计要求。

10) 根据信号质量、EMC的要求，合理的确定布线层设置，完成电源地分割。信号质量的布局规则详见本规范第6.5章节的信号质量，EMC要求详见本规范第6.8章节的EMC设计要求。

11) 布完局后所有器件必须放置在PCB板内。

12) 布完局后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系。

13) 布完局后经工艺人员、EMC人员、热设计、结构、安规等人员确认无误，或走CMM流程评审意见修改后方可开始布线。

2.5信号质量

本部分详细可参考《specctraquest应用指导书》和《CAD信号质量控制规范》。

假如信号的上升沿时间小于4倍的信号传输延时时，我们可视它为高速信号。这时我们必须用传输线的方法和手段来分析。高速信号的特点要求我们在设计中必须对关键的信号制定约束规则，由约束规则驱动布局布线。

2.5.1规则分析

单板的规则分析建立在系统分析的基础之上，在分析单板的设计规则前应先充分了解系统分析报告，掌握单板设计要求，通过对设计要求的分析得到设计规则，利用设计规则驱动单板布局和布线。

单板规则分析可以分为以下几个部分。

2.5.1.1时序计算

满足建立时间和保持时间是时序电路的基本要求。时序计算的基本公式如下：

Tpropmax=Tcycle - Tmin_setup - Tmax_out_valid +/- Tskew - Tjitter - Tcrosstalk

Tpropmin=Tmin_in_hold - Tout_hold +/- Tskew + Tjitter + Tcrosstalk

其中:

Tpropmax为传输线允许的最大传输延时；

Tpropmin为传输线允许的最小传输延时；

Tcycle为时钟周期； Tmin_setup为输入器件的最小建立时间；

Tmax_out_valid为输出器件的最大输出有效时间，有的资料定义为Tco,其含义为时钟边沿到达到有效数据输出所需要的一段时间差；

Tskew为输入输出器件时钟输入PIN处的相对延时，即时钟相差；

Tjitter 为时钟抖动引入的延时，这种延时可能造成时钟周期的变化；

Tcrosstalk为总线的同步串扰引入的延时；

Tmin_in_hold为输入器件的最小保持时间；

Tout_hold为输出器件的输出保持时间。

在器件的数据手册中可得到相关的参数，通常Tjitter+Tcrosstalk近似为

0.5ns。通过计算可得到传输线允许的最大传输延时，最小传输延时。

通过静态时序分析可以对芯片的器件选型以及布局布线进行指导，一般的地，建立时间的要求决定了同步电路传输线的最大走线长度，而保持时间的要求决定了同步电路传输线的最小走线长度，器件的建立和保持时间是针对输入信号的器件而言的。

注意：

1) 可以利用SPECCTRAQuest进行以上参数的计算和时序仿真工作。

2) 利用SPECCTRAQuest进行仿真时Buffer Delay selection的参数应选From Libary。因为在作时序仿真时，Buffer Delay 已经计算在器件的延时中，为避免重复计算两次，在给出First switch和final settle Delay 时，需要在仿真结果中将假设的buffer delay减去。

2.5.1.2关键网络拓扑分析

关键网络拓扑分析包含了多负载网络的拓扑结构和网络匹配方式分析。

在利用仿真工具对单板进行仿真前，必须在PCB文件设置中定义电源和地网络的VOLTAGE、VOLTAGE_LAYER、ROUTE_TO_ SHAPE属性。

多负载拓扑网络的仿真可通过搭建拓扑结构模型，结合器件的基本布局在满足时序的要求下，尝试各种拓扑结构和匹配方式，来确定基本的拓扑类型。在确定了关键网络的基本的拓扑结构后，通过SPECCTRAQuest运用参数扫描分析(Swept parameter anylysis）方法来进一步分析确定stub长度范围，分支长度范围等较为详细的参数。如果是BUS总线还要进一步的确定总线间长度的相互关系，并把仿

真结果作为布局布线规则输入到软件中，作为规则驱动布局布线的基础。

对于信号是沿有效还是电平有效，在仿真中要区别对待。

2.5.1.3串扰

关键网络的串扰，可通过搭建模型进行仿真，得出满足器件串扰要求的最小信号线间距。

可设网络的间距规则，或设Max Parallelism（信号线平行多长的则间距应多大的列表），作为规则输入到软件中。

2.5.1.4差分线

对于差分结构的网络，需要考虑：

? 差分阻抗（差分线的单线阻抗仅具有参考价值）。通过阻抗计算软件计算可得。

? 差分线匹配。通过仿真确定Length Tolerance；Primary Max Sep；Secondary Max Sep；Secondary Length的值，匹配值，匹配长度的范围。

? 与其它网络的间距。为了减少差分线与其它信号的耦合作用，应使差分线对与其他信号线的距离大于差分线间距。

2.5.1.5时钟线

对于时钟线的网络需考虑

? 仿真决定匹配方式和阻抗的选取

? 时钟线的边沿要单调，边沿满足要求。

? 满足时钟信号时序（长度）要求。

2.5.1.6其他规则

对于特殊网络的最大最小线宽，间距等要进行特殊规则定义并输入到软件中。

其他规则设置参见7. 1的布线的基本要求和7.2的布线约束规则设置。

2.5.2层设计与阻抗控制

2.5.2.1层设计

根据单板的电源地的种类、信号密度、板级工作频率、有特殊布线要求的信号数量，以及综合单板的性能指标要求与成本承受能力，确定单板的层数。

1) 电源层和地层

单板电源的层数主要由其种类数量决定的。对于单一电源供电的PCB，一个电源平面足够了；对于多种电源，若互不交错，可考虑采取电源层分割（尽量保证相邻层的关键信号布线不跨分割区）；对于电源互相交错（尤其是象8260等IC，多种电源供电，且互相交错）的单板，考虑采用2个或以上的电源平面。

对于平面层的设置需满足以下条件：

? 对不同的电源和地层进行分隔，其分隔宽度要考虑不同电源之间的电位差，电位差大于12V时，分隔宽度为50mil，反之，可选20--25mil；

? 平面分隔要考虑高速信号回流路径的完整性，相邻层的关键信号不跨分割区；

? 当高速信号的回流路径遭到破坏时，应当在其他布线层给予补偿。例如可用接地的铜箔将该信号网络包围，以提供信号的地回路。

? 注意电源与地线层的完整性。对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大

? 不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

? 20H规则：由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。

地的层数除满足平面层的要求外，还要考虑：

? 与器件面相邻层有相对完整的地平面；

? 高频、高速、时钟等关键信号有一相邻地平面；

? 关键电源有一对应地平面相邻（如48V与BGND相邻）。

2) 信号层

信号的层数主要由关键信号网络和局部高密度走线决定的。EDA软件能提供一布局、布线密度参数报告，由此参数可对信号所需的层数有个大致的判断，根据以上参数再结合板级工作频率、有特殊布线要求的信号数量以及单板的性能指标要求与成本承受能力，最后确定单板的信号层数。在确定信号的层数时，需考虑关键信号网络（强辐射网络以及易受干扰的小、弱信号）的屏蔽或隔离措施。

3) 层的排布

多层PCB层排布的一般原则：

? 器件面下面（第二层）为地平面，提供器件屏蔽层以及为器件面布线提供参考平面；

? 所有信号层尽可能与地平面相邻；

? 尽量避免两信号层直接相邻；

? 主电源尽可能与其对应地相邻；

? 原则上应该采用对称结构设计。对称的含义包括：介质层厚度及种类、铜箔厚度、图形分布类型（大铜箔层、线路层）的对称。

4) 单板的层排布推荐方案

具体的PCB层设置时，要对以上原则进行灵活掌握，根据实际单板的需求，确定层的排布，切忌生搬硬套。以下给出常见单板的层排布推荐方案，供参考。

±í1 常见单板的层排布