8 位微控制器 - 用 户 手 册 - SSU2C508 DATA SHEET (V13)

上海新茂 ＳＳＳＣ　

８　位微控制器　

ＳＳＵ２Ｃ５０８　

用　户　手　册　

版本

V1.0 Initial version 4/25, 2009

V1.1 Electrical Characteristics added

V1.2 Instructions are changed to 14-bit (OTP 512x14)

V1.3 With Package Information

上海新茂半导体有限公司　

ｈｔｔｐ：／／ｗｗｗ．ｓｙｎｃｍｏｓ．ｃｏｍ　

SSU2C508 DATA SHEET (V1.3)

1. 概述

SSU2C508是基于EPROM 的微控制器, 采用完全静态COMS 技术设计，是集高性，低功耗和抗高噪声一体的8 位MCU 芯片. 如下是关于MCU 的一些特点： － 完全CMOS 静态设计 - EPROM 大小：512字x14

- 内部RAM 大小：32字节（25通用寄存器，7特殊寄存器） - 33条指令 - 14位指令长度 - 8－BIT 数据通路 - 2级硬件堆栈

- 工作电压：2.2V ――5.5V - 工作频率：4MHZ

- 寻址方式包括直接，间接和相对寻址方式 - 上电复位（POR ） - 睡眠低功耗方式

- 内部 4 MHz RC 振荡器

- 带8位可编程分频器的8位实时时钟／记数器（RTCC ） - 自振式看门狗定时器（WDT ）

- I ／O 口电平变化可将IC 从睡眠模式唤醒

2. 引脚定义 SSU2C508

封装有以下两种：DIP8 300mil, SOP8 150mil

VSS PB0 PB1

PB2

VDD PB5 PB4 PB3

1 2 3 4

8 7 6 5

3. 引脚功能描述

引脚名称I/O 说明

PB0 IO

PB1 IO

PB2 IO/T0CKI/FOSC4 IO/定时器时钟/4分频输出复用PB3 I/MCLRb/VPP 输入/主复位/高压复用

PB4 IO

PB5 IO

VDD VDD 电源

VSS VSS 地

4. 内存分配

(A) 寄存器分配

地址名称说明

00 IAR 间址寄存器

01 TMR 定时器

02 PCL PC低8位寄存器

03 STATUS 状态寄存器

04 PTR 地址指针寄存器

05 CLKCAL CLK频率校正寄存器

06 PBIO I/O端口

07 RAM 通用寄存器

08－1F RAM 通用寄存器

－TMODE 定时器模式寄存器－IOCON I/O控制寄存器

(B) PCL

PC<8:0> (程序记数器)共9位。 PCL为8位，对应PC<7:0>.

JMP指令可提供9位PC地址。

CALL和修改PCL的指令提供PC的低8位地址，而PC<8>则被清零。

（C）STATUS

位符号说明

0 C 进位

1 DC 辅助进位

2 Z 零标志位

3 TDb 下电标志位

4 TOb WDT溢出标志位

5 -

6 -

7 IOWUF 电平变化唤醒复位位

(D) CLKCAL

bit0 (FCLK4): CLK/4 输出到PB2。

bit7－bit1：CLK频率校正。

(E) TMODE (定时模式寄存器)

bit2-bit0 预分频器赋值

bit3 TMR/WDT选择

bit4 TMR边沿触发方式

bit5 TMR时钟源选择

bit6 PB0，PB1,PB3 上拉使能

bit7 PB0，PB1,PB3电平变化唤醒使能

(F) IOCON（I/O控制寄存器）

这个IOCON 寄存器只能“写”

=“0”，I/O 引脚定义为输出方式

=“1”，I/O引脚定义为输入方式

(H) 各寄存器复位状态

寄存器地址上电复位MCLRb，唤醒，

WDT TO复位

IAR 00h Xxxx xxxx uuuu uuuu

TMR 01h Xxxx xxxx uuuu uuuu

PCL 02h 1111 1111 1111 1111

STATUS 03h 00-1 1xxx q00q quuu

PTR 04h 111x xxxx 111u uuuu

CLKCAL 05h 1111 1110 uuuu uuuu

PBIO 06h - -xx xxxx - -uu uuuu

TMODE - 1111 1111 1111 1111

IOCON - - - - - -111 - - - - -111

注释：u = 不变，x = 不可知，- = 未实现，读为“0”，q = 依据条件而不同

5.指令

所用符号说明

W：工作寄存器

b: bit位置

WDT：看门狗定时器

d:目的寄存器选择

k：立即数

Rn: 通用寄存器地址

PC：程序记数器

C:进位标志位

DC:辅助进位标志位

Z:零标志位

指令集

助记符指令码 (14-bit) 操作改变状态位ADD Rn,d 11000111 drrrrr W与寄存器相加C,DC,Z AND Rn,d 11000101 drrrrr W与寄存器相与Z

ANDL k 111110kk kkkkkk W与立即数相与Z

CLRW 11000001 000000 W清零Z

CLR Rn,d 11000001 1rrrrr 寄存器清零Z CLRWDT 11000000 000100 WDT清零-

CPL Rn,d 11001001 drrrrr 寄存器取反Z

DEC Rn,d 11000011 drrrrr 寄存器减一Z DECSZ Rn,d 11001011 drrrrr 寄存器减一，为零跳转-

INC Rn,d 11001010 drrrrr 寄存器加一Z

INCSZ Rn,d 11001111 drrrrr 寄存器加一，为零跳转-

IOR Rn 11000100 drrrrr W与寄存器相或Z

IORL k 111101kk kkkkkk W与立即数相或Z

MOVW Rn,d 11000000 1rrrrr W存入寄存器-

MOV Rn 11001000 drrrrr 寄存器存入W Z

MOVL k 111100kk kkkkkk 立即数存入W -

NOP 11000000 000000 空操作-

RL Rn,d 11001101 drrrrr 带进位循环左移 C

RR Rn,d 11001100 drrrrr 带进位循环右移 C

SUB Rn,d 11000010 drrrrr W与寄存器C,DC,Z SWAP Rn,d 11001110 drrrrr 高低4 位交换-

XOR Rn,d 11000110 drrrrr W与寄存器相异或Z

XORL k 111111kk kkkkkk W与立即数相异或Z

SETB Rn,b 100101bb brrrrr 位置一-

CLRB Rn,b 100100bb brrrrr 位清零-

BTSC Rn,b 100110bb brrrrr R[b]＝0则跳转-

BTSS Rn,b 100111bb brrrrr R[b]＝1则跳转-

CALL k 011001kk kkkkkk 调用子程序-

JMP k 01101kkk kkkkkk 无条件跳转-

RETL k 011000kk kkkkkk 返回，立即数存入W -

PD 01000000 000011 下电（POWER DOWN）-

IOCON 01000000 000rrr 输出三态控制-

TMODE 01000000 000010 定时器模式控制-

6. 电气特性

6.1 应用电压

最小–最大典型值

电源电压Vdd 允许范围-0.5 – 7.0V

电源电压Vdd 正常模式 2.2 – 5.5V

电源电压Vcc 编程模式 6.25 – 6.75V 6.5V

编程电源电压Vpp 编程模式11.75 – 12.25V 12.0V

6.2 电流

典型值最大

工作电流700uA 1.5mA

关机电流0.6uA 1uA

6.3 输入电压

最小最大

输入低电压Vil TTL Vss 0.8V (Vdd>4.5V) 输入低电压Vil 施密特触发Vss 0.15Vdd

输入高电压Vih TTL 2.0V (Vdd>4.5V) Vdd

输入高电压Vih 施密特触发0.85Vdd Vdd

6.4输出电压

最小最大条件

输出低电压V ol - 0.6V Iol = 8.5mA

输出高电压Voh Vdd – 0.7V - Ioh = -3.0mA

6.5 上拉电阻

I/O端口上拉电阻值条件

PB3 60K Vdd=5V

PB0,1 18K Vdd=5V

PB2,4,5 无

6.6 内部RC振荡器

最小典型值最大容差条件(室温)

振荡器频率 3.92MHz 4.0MHz 4.08MHz +/- 2% 2.5V < Vdd < 5.5V

八路抢答器设计(附源程序)

烟台大学单片机课程设计说明书课题：八路抢答器 学生姓名： 学号： 院系：机电汽车工程学院 专业：机械设计制造及其自动化 指导老师： 同组成员： 组长： 2012 年06 月07 日 目录

1 概述 (2) 2设计任务 (2) 3 系统总体方案 (3) 4 硬件设计 (4) 控制系统所需硬件 (4) 硬件原理介绍 (4) 5 软件设计 (7) 软件总体设计 (7) 程序流程图 (8) 6 Proteus软件仿真 (12) Keil软件 (12) 在Proteus软件 (12) 7小结 (14) 8心得体会 (15) 附1：源程序代码 (16) 附2：参考文献 (24) 1 .概述

8路智能抢答器的设计 现如今，各种智力知识竞赛已经成为人们的一种娱乐形式，人们在答题的过程中不仅可以享受到乐趣，还可以学到一些科学知识和生活常识。然而在抢答过程中，单靠视觉是很难判断出哪组最先完成抢答操作。为了辨别哪一组或哪一位选手获得答题权，必须要设计一个智能抢答控制系统——智能抢答器。 抢答器作为一种电子产品，已被人们所熟知并广泛应用于各种智力知识竞赛场合。抢答器在竞赛中有很大用处，通过抢答器的指示灯显示，数码管显示和警示蜂鸣等手段，能准确，公正，直观地判断出第1抢答者并协助比赛的顺利进行。但是，目前使用的抢答器大多数都采用了逻辑电路进行设计，分立元件较多，造成抢答器的成本较高。此外一般抢答器由模拟电路，数字电路或二者结合组成，其智能化程度低，故障率高，显示简单。现代电子技术的发展要求电子电路朝数字化，集成化方向发展，因此设计出全集成电路的多路抢答器是现代电子技术发展的要求。 2 .设计任务 本设计要求学生结合现有的实际条件，以单片机为控制核心，设计一个8路智能抢答器。要求实现的功能如下： 1) 抢答器可同时供8名选手或8个代表队比赛，分别用8个按键S1～S8进行抢答。 2) 主持人可以通过智能抢答器的按键设定每道题的抢答时间和回答时间。 3) 具有清零和非法抢答控制功能，并由主持人操纵，避免选手在主持人说“开始”前提前抢答，违反规则。 4) 当主持人启动“开始抢答键”后，定时器进行减计时，在10s内无人抢答表示所有参赛选手或参赛队对本题弃权，抢答时间耗尽后禁止抢答。 5) 倒计时5s时，如果仍无人抢答，则系统每1s报警一次，用以提示参赛选手。 6) 抢答器具有锁存与显示功能。即选手按下按键，锁存相应选手的参赛号码，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，其他按键者将不能响应，以便公平地选择第一个抢答者。 7) 参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编号同时进入回答问题的30s倒计时。 8) 倒计时期间，如果主持人想终止倒计时，可以按下“停止”按键，系统

8位竞赛抢答器的设计--实用.docx

单片机课程设计专业电气工程及其自动化 指导教师 学生颜良堂 学号B16 题目8 位竞赛抢答器的设计 2013 年 12 月 25 日

目录 一、设计任务与要求. (3) 二、方案设计与论证 (3) 方案一： (3) 方案二： (4) 三、单元电路的设计 (4) 芯片的选择及工作原理 (4) 系统的硬件构成及功能 (4) 四、软件的设计 (5) 主程序流程图 (6) 主程序 (6) 子程序 (7) 1、开始、复位程序 (7) 2、中断程序 . (8) 3、选手键盘扫描程序. (9) 4、数码管显示程序.12 5、抢答时间设计程序.13 6、延时子程序.13 五、仿真与调试. (14) 抢答器调试结果. (14) 六、结论与心得 (16) 附件 1：电路图 (16) 附件 2：源程序 (17) 附、参考文献? (24)

一、设计任务与要求 以单片机为核心，设计一个8 位竞赛抢答器：同时供8 名选手或8 个代表队比赛，分别用8 个按钮S0～ S7 表示。 设置一个系统清除和抢答控制开关S，开关由主持人控制。 抢答器具有锁存与显示功能。即选手按按钮，锁存相应的编号，并在优先抢答选手 的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30 秒）。 当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声 响持续的时间为左右。 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器 上显示00。 通过键盘改变抢答的时间，原理与闹钟时间的设定相同，将定时时间的变量置为全局 变量后，通过键盘扫描程序使每按下一次按键，时间加1（超过30 时置 0 ）。同时单片机不断进行按键扫描，当参赛选手的按键按下时，用于产生时钟信号的定时计数器停 止计数，同时将选手编号（按键号）和抢答时间分别显示在LED 上。 二、方案设计与论证 方案一：

基于80C51单片机的八路抢答器设计分析

专业论文 题目：基于80C51单片机的八路抢答器设 计

摘要：八路智力抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置主要是由单片机最小系统、控制电路（八个选手抢答按钮；三个主持人控制按钮；四个修改按钮）、数码显示电路与蜂鸣器电路组成的。单片机（MCU）是目前在电气控制技术中广泛应用的重要元件。它具有体积小，稳定性高，应用范围广，控制能力强，升级改造容易等诸多优点。本论文介绍采用ATMEL公司AT89S52单片机设计八路智能抢答器。软件采用汇编语言编程，汇编语言属于计算机领域的低级语言，具有简明易懂,执行效率高等的优点。智能八路抢答器具有抢答时间与答题时间调整，抢答错误报警提示等功能，可以广泛应用于各类知识竞赛。 关键词：抢答器；单片机；硬件系统；软件编程

基于80C51单片机的八路抢答器设计 一、系统概述与原理方框图 在文中，我对八路抢答器的总体设计及其主要的功能特点进行简单的分析，并给出它的特点，实现的功能以及系统的简单操作，以对单片机及其控制系统的了解。 （一）单片机技术发展的概述与系统问题的提出 目前，单片机正朝着高性能和多品种方向发展，单片机的发展正朝着 CMOS化，低功耗，小体积，大容量，高性能，低价格和外围电路的内装化等 几个方面 发展。近几年，由于某种原因CHMOS技术的进步，大大地促进了单片机的CMOS 化，此种芯片除了低功耗外，还具有功耗的可控性，使单片机可以工作在功 耗精细管理状态，特别是IIC，API等串行总线的引入，可以使单片机的引脚 设计得更少，单片机系统结构更加简化及规范化。 我们设计出的8路抢答器是一种基于MCS-51单片机的硬件和软件设计及 实现方法，这种电路设计具有按键有效提示,输入错误提示,控制报警电路, 在线修改功能等多种功能,保密性强,灵活性高,特别适用于家庭!办公室!学 生宿舍及宾馆等场所。它具有全集成化，智能化，高精度，高性能，高可靠 性和低价格等优点，是一个值得推广的一种方法。接下来我们就对方案与设 计原理方框图进行比较分析。 （二）设计思路与系统组成及主要特点 为了使设计更具有针对性，使用性更强，我对其进行精心的设计，在设 计过程中，我们想到了很多的设计方案。 1．设计思路 设计一个八路抢答器，可同时供8名选手或者8个代表队参加比赛，他 们的编号分别为1——8,各用一个抢答器按钮,按钮的编号与选手的编号相 对应,分别设为S1…S8。节目主持人设置一组控制开关，用来控制系统的清 零和抢答器的开始，修改抢答时间与答题时间，如果想调节抢答时间或答题 时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态。并且抢答器具 有数据锁存和显示的功能，抢答开始，若有选手按动抢答按钮，编号立即锁

基于51单片机8路抢答器设计

创新实践课 课程名称：创新实践课 实践题目：基于51单片机8路抢答器设计学院：信息工程与自动化学院 专业：生物医学工程 年级：2014级 学生：4 丽莎2海星 指导教师：嘉林 日期：2016-12-30 教务处制

目录 一、前言 (3) 二、电路原理图设计 (3) 三、印制版图设计 (7) 四、软件设计 (9) 五、测试数据及分析 (16) 六、总结 (18)

一、前言 目前，抢答器已经作为一种必不可少的工具广泛应用于各种智力和知识竞赛场合，但一般的抢答器可靠性低，使用寿命短，介于这些不方便因素，此次设计提出了用51单片机为核心控制元件，设计一个简易的八路抢答器。本方案以51单片机作为主控核心，与晶振、数码管、蜂鸣器等通过外围接口实现的八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路、定时器/计数器等，设计的八路抢答器不仅具有实时显示抢答选手的和抢答时间的功能，同时还利用汇编语言编程，使其实现复位、定时和报警的功能。本次设计的系统实用性强、判断精确、操作简单、扩展功能强。 功能：以STC89C52RC单片机作为主控核心，与晶振、数码管、蜂鸣器等通过外围接口实现的八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路等，设计的八路抢答器不仅具有实时显示抢答选手的和抢答时间的功能，同时还利用汇编语言编程，使其实现复位和报警的功能。 此系统是基于51单片机，led发光二极管，一位共阳数码管，蜂鸣器，按键，等分立元件设计而成。 元件设计的意义：关于按键：共设计了10个独立按键，其中8个分别为八位选手抢答输入用，另外两个分别为开始和停止按键！只有裁判按下了开始键才进入正常抢答，否则属于犯规抢答，抢答完毕，裁判按下停止，数码管显示0。关于led发光二极管：共设计了9个发光二极管，其中一个为电源指示，其他8个为选手抢答状态指示，正确抢答时led发光二极管缓慢闪烁，犯规抢答时，快速闪烁。关于数码管：选手按下自己的按键时显示相应的选手编号！裁判按下开始键时数码管显示倒计时，

8路抢答器基于fpga解析

基于FPGA的多路数字抢答器的设计 摘要：本文主要介绍了以FPGA为基础的八路数字抢答器的设计，首先对各模块的功能进行分配，此次设计主要有七个模块，依次为分频模块、抢答模块、加减分模块、倒计时模块、设置倒计时模块、蜂鸣器模块和数字显示模块。主持人按下开始键可以实现抢答开始，选手号的显示，加减分模块，积分的显示，积分的重置，并启动倒计时模块；若有选手犯规或者倒计时记到五秒，停止倒计时，开启蜂鸣器，并为进入加减分模块做准备。此次设计程序用Quartus II12.0为软件开发平台，用Verilog语言来编写，使用模块化编程思想，自上向下，通过寄存器变量来控制各个模块的运行。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上稍加修改可以增加很多其他功能的抢答器，因此后期可塑性很强，因为核心是FPGA芯片，外围电路比较简单，可靠性强、运算速度高，因此便于维护，并且维护费用低。 关键词：FPGA、抢答器、倒计时、犯规报警、加减分、显示 目录 第一章绪论................. . (2) 第二章 FPGA原理及相关开发工具软件的介绍 (3) 2.1 FPGA的简介..... . (3) 2.1.1 FPGA的发展与趋势......... .. (3) 2.1.2 FPGA的工作原理及基本特点 (4) 2.1.3 FPGA的开发流程 (5) 2.1.4 FPGA的配置... . (5) 2.2 软件介绍............... .. (6) 2.2.1 Verilog HDL的介绍........... .. (6)

2.2.2 Quartus II软件.................... .. (7) 第三章数字抢答器系统设计方案和主要模块 (8) 3.1 功能描述及设计架构...... .. (8) 3.2 抢答器程序流程图以及各模块代码分析 (10) 3.2.1 抢答器程序结构及主程序流程图 (10) 3.2.2 秒分频模块 (15) 3.2.3 倒计时以及倒计时剩5S时报警模块...... 错误！未定义书签。 3.2.4 倒计时显示及倒数计时设置显示模块 (20) 3.2.5 选手号显示及违规报警模块 (26) 3.2.6倒计时设置模块 (30) 3.2.7顶层模块 (35) 3.3 硬件电路 (37) 3.3．1 按键电路图 (38) 3.3．2 数码管显示电路图 (38) 3.3．2 蜂鸣器电路图 (39) 第四章管脚分配及功能 (40) 第五章总结 (41) 参考文献 (418) 第一章绪论 1.1 课题研究背景 随着社会的发展，各种竞赛比赛日益增多，抢答器以它的方便快捷、直观反映首先取得发言权的选手等优点，深受比赛各方的辛睐，市场前景一片大好。另一方面随着电子科技的发展，抢答器的功能以及实现方式也越来越多，产品的可靠性以及准确性也越来越强。能够实现多路抢答器功能的方式有很多种，主要包括前期的数字电路、模拟电路以及数字电路与模拟电路组合的方式，但是这种方

单片机八位二进制

编号： 单片机应用实训说明书 2011年12月30日

摘要 单片机已被广泛地应用在工业自动化控制、自动检测、智能仪表、家用电器等各个方面。在现代工业控制和一些广告设计领域中，越来越多的场所需要用到LED点阵显示系统设计。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。 关键词：单片机；计数器

Abstract SCM has been widely applied in industrial automation control, automatic detection of intelligent instruments, home appliances and other aspects. In the modern industrial control and some advertising design field, more and more places need to use of LED dot matrix display system design. The counter in digital system is used widely, such as in the electronic computer controller for instructions address in the count, in order to take out the next instruction sequence, the unit in multiplication, division operation down when the addition, subtraction, times, and as in digital instrument to the count of the pulse, etc. Keywords: SCM; counter

基于c语言知识单片机8位竞赛抢答器设计课程规划设计

课程设计报告 课程名称：单片机课程设计 报告题目：8位竞赛抢答器的设计学生姓名： 所在学院：信息科学与工程学院专业班级： 学生学号： 指导教师： 2013 年12月25日

课程设计任务书

摘要 抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低。作为一个单位，如果专门购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。 本设计是以八路抢答为基本理念。考虑到依需设定限时回答的功能，利用AT89C52单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发生提示。同时系统能够实现：在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-30s设定；可以显示是哪位选手有效抢答，正确按键后有5s的音乐提示（即扬声器发出响声）；抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。 关键词：89c52；电路；显示；按键

目录 一、概述 (1) 二、方案设计 (1) 三、硬件电路设计 (2) 1、抢答器的电路框图 (2) 2、单元电路 (3) 2.1、抢答器电路 (3) 2.2、时序控制电路 (3) 2.3、复位电路 (3) 3、时钟震荡电路 (3) 4、报警电路 (3) 四、软件设计 (4) 1、系统主程序 (4) 2、系统程序 (5) 五、结论与心得 (10) 六、参考文献 (10)

8位微控制器MB95F128NB

DS07-12610-3E FUJITSU SEMICONDUCTOR DATA SHEET Copyright?2006-2007 FUJITSU LIMITED All rights reserved “Check Sheet” is seen at the following support page URL : https://www.wendangku.net/doc/1b4290979.html,/global/services/microelectronics/product/micom/support/index.html “Check Sheet” lists the minimal requirement items to be checked to prevent problems beforehand in system development. Be sure to refer to the “Check Sheet” for the latest cautions on development. 8-bit Microcontrollers CMOS F 2MC-8FX MB95120MB series MB95128MB/F124MB/F124NB/F124JB/F126MB/F126NB/MB95F126JB/F128MB/F128NB/F128JB/FV100D-103 ■DESCRIPTION The MB95120MB series is general-purpose, single-chip microcontrollers. In addition to a compact instruction set,the microcontrollers contain a variety of peripheral functions. Note : F 2MC is the abbreviation of FUJITSU Flexible Microcontroller. ■FEATURE ? F 2MC-8FX CPU core Instruction set optimized for controllers ?Multiplication and division instructions ?16-bit arithmetic operations ?Bit test branch instruction ?Bit manipulation instructions etc.? Clock ?Main clock ?Main PLL clock ?Sub clock ?Sub PLL clock ? Timer ?8/16-bit compound timer × 2 channels ? Can be used to interval timer, PWC timer, PWM timer and input capture.?16-bit reload timer × 1 channel ?8/16-bit PPG × 2 channels ?16-bit PPG × 2 channels (Continued)

单片机课程设计八位竞赛抢答器的设计

单片机原理及接口技术 课程设计 八位竞赛抢答器的设计 姓名： 学号： 指导教师： 院系（部所）：机电工程学院 专业：机械设计制造及其自动化 完成日期：2012年12月20日

摘要 随着单子技术的飞速发展，基于单片机的控制系统已广泛应用与工业、农业、电力、电子、智能楼宇等行业，微型计算机作为嵌入式控制系统的主体与核心，代替了传统的控制系统的常规电子线路。本设计是以八路抢答为基本理念。考虑到需设定限时回答的功能呢个，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间和抢答的号码。用开关做键盘输出，扬声器发生提示，并且有警告灯显示，正常工作时为绿灯，报警或抢答等违规信号时则出现红灯。 关键词：AT89C51;抢答器;计数器

目录 1概述 (1) 2 抢答器的硬件系统设计 (3) 2.1 系统整体方案设计 (3) 2.2 系统硬件组成 (3) 3 最小系统与主控模块的设计与实现 (5) 3.1 单片机最小硬件系统的组成简述 (5) 3.1.1 电源电路 (5) 3.1.2 时钟电路 (6) 3.1.3 复位电路 (7) 3.2 主流程图 (8) 4 模块的设计与实现 (9) 4.1 抢答电路的设计 (9) 4.2 锁存器74HC573 (9) 4.3 主持人控制电路与扬声器的设计...................... 错误！未定义书签。 4.4 显示电路的设计.................................... 错误！未定义书签。 5 软件的设计 (12) 5.1语言选择 (12) 5.2软件总体设计 (12) 总结 (13) 参考文献 (15) 致谢 (16) 附录 (17)

基于单片机的八路抢答器

目录 设计总说明 ................................................................................................. 错误!未定义书签。INTRODUCTION ....................................................................................... 错误!未定义书签。第1章绪论 (2) 1.1 课题研究现状 (2) 1.2 目的与意义 (2) 1.3 课题研究的内容 (3) 第2章系统总体方案设计 (3) 2.1 设计要求 (3) 2.2 方案选择 (4) 第3章系统硬件设计 (5) 3.1 八路抢答器整体方案设计 (5) 3.1.1 系统概述 (5) 3.1.2 系统框图 (5) 3.2 最小系统模块 (5) 3.2.1 STC89C52简介 (5) 3.2.2 最小系统电路 (8) 3.3 键盘扫描电路 (9) 3.4 蜂鸣器报警电路 (10) 3.5 数码管显示模块 (11) 第4章系统软件设计 (12) 4.1 总体程序设计 (12) 4.2 抢答/答题时间设置 (14) 4.3 数码管动态扫描程序 (14) 第5章总结 (14) 参考文献 (15) 附录一：原理图 (15) 附录二：元件清单 (16) 附录三：C语言程序 (16)

基于单片机的八路抢答器 第1章绪论 1.1课题研究现状 随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点。技术工艺，是衡量一个企业是否具有先进性，是否具备市场竞争力，是否能不断领先于竞争者的重要指标依据。了解国内外抢答器生产核心技术的研发动向、工艺设备、技术应用及趋势对于企业提升产品技术规格，提高市场竞争力十分关键。 目前市场上抢答器种类繁多，功能各异，价格差异也很大。那么选择一款真正适合的抢答器就非常重要。 抢答器一般分为电子抢答器和电脑抢答器。目前电子抢答器的中心构造一般都是由数字电子集成电路组成，其搭配的配件不同又分为，非语音非记分抢答器和语音记分抢答器。非语音记分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手是没有记分的显示屏。语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成，具有记分等功能。电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。无线电脑抢答器是由主机和抢答器专用的软件和无线按钮构成。无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型的活动。有线电脑抢答器也是由主机和电脑配合起来，电脑再和投影仪配合起来，利用专门研发的配套八路智能抢答器的设计的抢答器软件，可以十分完美的表现抢答的气氛。 抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有很多的缺点，有的电路较复杂不便于制作,可靠性低，实现起来很困难；有的则用一些专用的集成块 ,而专用集成块的购买又很困难。而我所设计的八路智能抢答器，具有元件普通 ,易于购买等优点,很好地解决了制作困难和难于购买的问题。在国内外已经开始普遍应用。 1.2目的与意义 在知识比赛中，特别是做抢答题目的时候，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。如果在抢答中，靠视觉是很难判断出哪组先答题。怎样来设计抢答器，能使以上问题得以解决？即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题？通过研究并在设计验证后发现，采用单片机技术设计的抢答器与传统的抢答器相比，首先，电路连接简单，因为大多数功能单元都通过

基于51单片机的8路抢答器

基于51单片机的8路抢答器

摘要 抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低。作为一个单位，如果专门购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使（电子器件的）抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。 本设计是以八路抢答为基本理念。考虑到依需设定限时回答的功能，利用AT89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和记数的原理，将软、硬件有机地结合起来，使得系统能够正确地进行计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发生提示。同时系统能够实现：在抢答中，只有开始后抢答才有效，如果在开始抢答前抢答为无效；抢答限定时间和回答问题的时间可在1-99s设定；可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示；抢答时间和回答问题时间倒记时显示，满时后系统计时自动复位及主控强制复位；按键锁定，在有效状态下，按键无效非法。 关键词：51单片机，抢答器，时间设定

目录 1 抢答器设计功能分析 (1) 1.1 数字抢答器的概述 (1) 1.2 设计任务与要求 (1) 2 方案设计 (2) 3 硬件电路设计 (3) 3.1 总体设计 (3) 3.2 外部振荡电路 (3) 3.3 复位电路的设计 (4) 3.4 显示电路的设计 (4) 3.5按钮输入电路的设计 (4) 3.6 发声 (5) 4 系统软件设计 (6) 4.1 程序系统结构图 (6) 4.2 程序流程图 (6) 4.3 程序代码： (9) 4.3.1 查询程序: (10) 4.3.2 非法抢答处理程序: (10) 4.3.3 倒计时程序(包括有效抢答程序): (11) 4.3.4 正常抢答处理程序： (13) 4.3.5 犯规抢答程序: (14) 4.3.6 显示程序: (15) 4.3.7 延时(显示和去抖动用到): (16) 4.3.8 TO溢出中断(响铃程序): (17) 4.3.9 T1溢出中断(计时程序): (17) 总结 (18) 参考文献 (19)

基于单片机的八位抢答器课程设计报告

单片机课程设计报告 题目：电子抢答器系统设计 学院：电气信息学院 专业：通信工程 姓名： 学号： 指导老师：孙晓玲 一、设计任务 设计一个八路的电子抢答器系统，实现功能为：可供8个选手使用，可显示30s 倒计时，并可显示出抢到的选手号，并伴有提示音。 要求：(1)设计出硬件电路； (2)设计出软件编程方法，并写出源代码； (3)用PROTEUS进行仿真； 二、方案设计 1.设置一个定时开关，开关按下后开始30s倒计时，在定时开关按下之前进行抢答无效，使用两位数码管显示倒计时。 2.在30s内，等待八个按钮中任意一个按下，按下后使用一位数码管显示按下的选手号，同时蜂鸣器发出响声。 3.一旦有选手按下后，其他选手再按下均无效，同时30s倒计时停止计时，等待复位信号。 三、硬件设计 （一）选用AT89C51单片机芯片 单片机（SCM）是单片微型计算机（Single Chip Microcomputer）的简称。它是把中央处理器CPU、随机存储器RAM、只读存储器ROM、I/O接口电路、定时/计数器以及输入输出适配器都集成在一块芯片上，构成一个完整的微型计算机。它的最大优点是体积小，可放在仪表内部。但存储量小，输入输出适配器简单，功能较低。目前，单片机在民用和工业测控领域得到最广泛的应用，早已深深地融入人们的生活中。 简单的说，用单片机系统来设计抢答器，实现两组的抢答时间即使是相差几微秒，也可分辨出哪组优先答题。

P0端口（P0.0-P0.7）：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1端口（P1.0-P1.7）：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高电平，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH 编程和校验时，P1口作为第八位地址接收。 P2端口（P2.0-P2.7）：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3端口（P3.0-P3.7）： P3口管脚是一个带有内部上拉电阻的8位的双向I/O端口，可接收输出4个TTL 门电流。当P3口写入“1”后，它们被内部上拉为高电平， 并用作输入。作为输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）。（二）关键电路 1.时钟电路 一般选用石英晶体振荡器。此电路在加电大约延迟10ms后振荡器起振,在XTAL2引脚产生幅度为3V左右的正弦波时钟信号,其振荡频率主要由石英晶振的频率确定。电路中两个电容 C1,C2的作用有两个:一是帮助振荡器起振;二是对振荡器的频率进行微调。C1,C2的典型值为30PF。 单片机在工作时,由内部振荡器产生或由外直接输入的送至内部控制逻辑单元的 时钟信号的周期称为时钟周期。其大小是时钟信号频率的倒数,常用fosc表示。如时钟频率为12MHz,即fosc=12MHz,则时钟周期为1/12μs。 2.复位电路 AT89C51的复位由外部的复位电路实现。复位电路通常采用上电自动复位和按钮复位两种方式。本次设计采用按钮复位方式。 单片机的第9脚RST为硬件复位端，只要持续4个机器周期的高电平即可实现复位，硬件复位后的各状态可知寄存器以及存储器的值都恢复到了初始值。 3.数码管显示电路 本次课程设计采用了7SEG-MPX2-CC 的两位7段共阴极数码管，用来显示30s倒计时，和7SEG-MPX1-CC的一位7段共阴极数码管，用来显示抢答中的选手号码。位选端分别与P2口的第七位，第六位以及第零位相接。同时7段数码管线段通过上拉电阻接power，实现数码管的点亮。 4.报警电路 这里能利用程序来控制单片机P3.7口线反复输出高电平或低电平，即在该口线上产生一定频率的矩形波，接上扬声器就能发出一定频率的声音，再利用延时程序控制“高”“低”电平的持续时间，就能改变输出频率，从而改变音调，使扬声器发出不同的声音。 5.按钮输入电路

八路抢答器设计(附源程序)

烟台大学 单片机课程设计说明书 课题：八路抢答器 学生姓名： 学号： 院系：机电汽车工程学院 专业：机械设计制造及其自动化 指导老师： 同组成员： 组长： 2012 年 06 月 07 日

目录 1 概述 (2) 2设计任务 (2) 3 系统总体方案 (3) 4 硬件设计 (4) 4.1 控制系统所需硬件 (4) 4.2 硬件原理介绍 (4) 5 软件设计 (7) 5.1 软件总体设计 (7) 5.2 程序流程图 (8) 6 Proteus软件仿真 (12) 6.1 Keil软件 (12) 6.2在Proteus软件 (12) 7小结 (14) 8心得体会 (15) 附1：源程序代码 (16) 附2：参考文献 (24)

1 .概述 8路智能抢答器的设计 现如今，各种智力知识竞赛已经成为人们的一种娱乐形式，人们在答题的过程中不仅可以享受到乐趣，还可以学到一些科学知识和生活常识。然而在抢答过程中，单靠视觉是很难判断出哪组最先完成抢答操作。为了辨别哪一组或哪一位选手获得答题权，必须要设计一个智能抢答控制系统——智能抢答器。 抢答器作为一种电子产品，已被人们所熟知并广泛应用于各种智力知识竞赛场合。抢答器在竞赛中有很大用处，通过抢答器的指示灯显示，数码管显示和警示蜂鸣等手段，能准确，公正，直观地判断出第1抢答者并协助比赛的顺利进行。但是，目前使用的抢答器大多数都采用了逻辑电路进行设计，分立元件较多，造成抢答器的成本较高。此外一般抢答器由模拟电路，数字电路或二者结合组成，其智能化程度低，故障率高，显示简单。现代电子技术的发展要求电子电路朝数字化，集成化方向发展，因此设计出全集成电路的多路抢答器是现代电子技术发展的要求。 2 .设计任务 本设计要求学生结合现有的实际条件，以单片机为控制核心，设计一个8路智能抢答器。要求实现的功能如下： 1) 抢答器可同时供8名选手或8个代表队比赛，分别用8个按键S1～S8进行抢答。 2) 主持人可以通过智能抢答器的按键设定每道题的抢答时间和回答时间。 3) 具有清零和非法抢答控制功能，并由主持人操纵，避免选手在主持人说“开始”前提前抢答，违反规则。 4) 当主持人启动“开始抢答键”后，定时器进行减计时，在10s内无人抢答表示所有参赛选手或参赛队对本题弃权，抢答时间耗尽后禁止抢答。 5) 倒计时5s时，如果仍无人抢答，则系统每1s报警一次，用以提示参赛选手。 6) 抢答器具有锁存与显示功能。即选手按下按键，锁存相应选手的参赛号码，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，其他按键者将不能响应，以便公平地选择第一个抢答者。 7) 参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编

基于单片机STC89C52RC的八路抢答器课程设计报告75092282

基于单片机STC89C52RC的八路抢答器课程设计报告75092282

信息与电子工程学院 课程设计报告 课程单片机技术应用 设计题目基于单片机STC89C52RC的八路抢答器专业应用电子技术 班级11级4班 成员姓名学号分工成绩 软件部分 硬件部分

目录 一、课程设计概述.................................................................................................................... - 1 - 1.1课程设计背景 (1) 1.2课程设计内容 (1) 1.3课程设计技术指标 (1) 二、方案的选择及确定............................................................................................................ - 1 - 2.1方案一:集成数字电路 (1) 2.2方案二:单片机 (2) 2.3方案分析比较： (2) 三、硬件设计............................................................................................................................ - 3 - 3.1系统硬件设计 (3) 3.2复位电路的设计 (3) 3.3时钟电路设计 (3) 3.4显示电路设计 (4) 3.5按键电路设计 (5) 3.6报警电路设计 (6) 3.7电源模块设计 (7) 四、系统软件设计.................................................................................................................... - 7 - 4.1系统的功能流程 (7) 4.2主程序流程图 (7) 五、系统调试过程.................................................................................................................... - 9 - 5.1软件调试 (9) 5.2硬件调试 (10) 六、总结.................................................................................................................................. - 13 - 七、遇到的问题及解决方法.................................................................................................. - 13 - 八、参考文献.......................................................................................................................... - 13 - 九、附录.................................................................................................................................. - 14 - 9.1仪器与设备 (14) 9.2元器件清单 (14)

八路抢答器-基于单片机C语言

#include #define uchar unsigned char #define uint unsigned int sbit k1=P1^0; sbit k2=P1^1; sbit k3=P1^2; sbit k4=P1^3; sbit k5=P1^4; sbit k6=P1^5; sbit k7=P1^6; sbit k8=P1^7; //选手按键 sbit beep=P3^6; //蜂鸣器 uchar code tab[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x77}; //0-9代码（共阴极） uchar shiwei,gewei,xuanshou,count,i,second; uchar score1,score2,score3,score4,score5,score6,score7,score8;//选手1~8的分数 uint t,m,n,a,a1,a2,a3,a4,a5,a6,a7,a8; void Timer() { TMOD|=0x01; TH0=0xd8; //初值55536，计数10000次，每次1US，总计10ms TL0=0xf0; IE=0x82; //这里是中断优先级控制EA=1（开总中断）,ET0=1（定时器0允许中断)，这里用定时器0来定时 TR0=1; } void tim(void) interrupt 1 using 1 //为定时中断TR0 { TH0=0xd8; //重新赋值 TL0=0xf0; count++; if(count==100) //100*10ms=1秒 { count=0; second--; //秒减1 } } void delay(uint z) //延时函数 { uint x,y; for(x=z;x>0;x--)

单片机中的寄存器多数是八位的

1、89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS8位微处理器，俗称单片机。P0能够用于外部程序数据存储器，它可以被定义为数据/ 89C51引脚图 地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时， P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL 门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 2、MCS-51系列单片机内部通常有128B（位）至256B的片内数据存储器，用于一般的控制及运算是足够的，但若用于数据存储，其容量是不足的，在这种情况下，必须扩展数据存储器。MCS-51系列单片机对外提供32 条I/O 口线，但其P0口作为地址/数据复用口，P2口用于提供高8 位地址，而其P3口具有第二功能，若扩展了程序存储器或数据存储器，单片机的I/O 口往往也不够用，有时必须进行I/O 口的扩展。应用系统中有时还涉及到数据的输入、输出、人机交互信息等接口问题，必须进行有关接口电路扩展。 3、如果采用晶振的频率为 3MHz ，定时/计数器工作方式 0、1、2 下，其最 大的定时时间为多少？