(完整)EDA试题及答案,推荐文档
2013年电子系统设计考试试题--考试时间21号56节--公共409
一、填空题
1. Verilog的基本设计单元是模块。它是由两部分组成，一部分描述接口；另一部分描述逻辑功能，即定义输入是如何影响输出的。
2. 用assign描述的语句我们一般称之为组合逻辑，并且它们是属于并行语句，即于语句的书写次序无关。而用always描述的语句我们一般称之为组合逻辑或时序逻辑，并且它们是属于串行语句，即于语句的书写有关。
3．在case语句中至少要有一条default语句.
4. 已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为4’b0110 .
5. 两个进程之间是并行语句。而在Always中的语句则是顺序语句。
二、简答题
1. 怎样理解在进程语句中，阻塞语句没有延迟这句话？
答：这是因为在进程语句中，有阻塞语句和非阻塞语句这两种，非阻塞语句是有延迟的，而阻塞语句也是有延迟的，这是因为因果系统都有延迟，只是阻塞语句的延迟比非阻塞语句的延迟小于若干个数量级，因此可视为没有延迟。
2.在进程中什么情况下综合为时序电路？什么情况下综合为组合电路？
答：在进程中，只有当敏感信号是边沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。
3.为什么在Verilog语言中，其综合只支持次数确定的循环，而不支持次数不确定的循环？
答：这是因为，在Verilog语言中，它是为电路设计而设计的一门语言，它与高级语言不同，若循环的次数不确定，则会带来不确定的延迟，而这在电路中是不允许存在的，故综合只能支持次数确定的循环，即对于一个具体的芯片，其延迟只是一个定值。
4．Verilog HDL语言进行电路设计方法有哪几种?
答：①自上而下的设计方法（Top-down）；②自下而上的设计方法（Bottom-Up）
③综合设计的方法。
5．specparam语句和parameter语句在参数说明方面不同之处是什么?
答：1.specparam语句只能在延时的格式说明块（specify）中出现，而parameter语句则不能再延时说明块内出现。
2.由specparam语句进行定义的参数只能是延时参数，而由parameter语句定义的参数可以是任何数据类型的参数。
3.由specparam语句定义的延时参数只能在延时说明块内使用，而由parameter语句定义的参数则可以在模块内（该parameter语句之后）的任何位置说明。
三、选择题：
1、下列标示符哪些是合法的（B）
A、$time
B、_date
C、8sum
D、mux#
2、如果线网类型变量说明后未赋值，起缺省值是（D） A、x B、1 C、0 D、z
3、现网中的值被解释为无符号数。在连续赋值语句中，assign addr[3:0]=-3;addr被赋予的值是（A）
A、4’b1101
B、4’b0011
C、4’bxx11
D、4’bzz11
4、reg[7:0] mema[255:0]正确的赋值是（A）
A、mema[5]=3’ d0,
B、8’ d0;
C、1’ b1;
D、mema[5][3:0]=4’ d1
5、在code模块中参数定义如下，请问top模块中d1模块delay1、delay2的值是( D) module code(x,y); module top; paramee delay1=1,delay2=1; …………….
……………………………… code #(1,5) d1(x1,y1); endmodule endmodule A、（1,1） B、（5,5） C、（5,1） D、（1,5）
6、“a=4’ b11001,b=4’ bx110”选出正确的运算结果（B） A、a&b=0 B、a&&b=1 C、b&a=x D、b&&a=x
7、时间尺度定义为timescale 10ns/100ps，选择正确答案（C）
A、时间精度10ns
B、时间单位100ps
C、时间精度100ps
D、时间精度不确定
8、若a=9,执行$display(“current value=%0b,a=%0d”,a,a)正确显示为（B） A、current value=1001,a=09 B、current vale=1001,a=9
C、1001,9
D、current vale=00…001001,a=9
9、aways begin #5 clk=0；#10 clk=~clk;end产生的波形（A） A、占空比1/3 B、clk=1 C、clk=0 D、周期为10
10、在Verilog中定义了宏名 `define sum a+b+c 下面宏名引用正确的是（A） A、out=’sum+d; B、out=sum+d; C、out=`sum+d; D、都正确
11. 下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？（A）
(A) 开关级 (B)门电路级 (C) 体系结构级 (D) 寄存器传输级
12.在verilog中，下列语句哪个不是分支语句？（D）
(A) if-else (B) case (C) casez (D) repeat
13．下列哪些Verilog的基本门级元件是多输出（D）
(A) nand (B) nor (C) and (D) not
14．V erilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（B）
(A) supply (B) strong (C) pull (D) weak
15.元件实例语句“notif1 #(1:3:4,2:3:4,1:2:4) U1(out,in,ctrl);”中截至延迟的典型值为（B）
(A) 1 (B) 2 (C) 3 (D) 4
16．已知“a =1b’1; b=3b'001;”那么{a,b}＝（C）
(A) 4b'0011 (B) 3b'001 (C) 4b'1001 (D) 3b'101
17.根据调用子模块的不同抽象级别，模块的结构描述可以分为（ABC）
(A) 模块级 (B)门级 (C) 开关级 (D) 寄存器级
18．在verilog语言中，a=4b'1011，那么 &a=（D）
(A) 4b'1011 (B) 4b'1111 (C) 1b'1 (D) 1b'0
19．在verilog语言中整型数据与（C）位寄存器数据在实际意义上是相同的。
(A) 8 (B) 16 (C) 32 (D) 64
四、程序编写题
1.试用verilog语言，利用内置基本门级元件，采用结构描述方式生成如图所示的电路
2. 试用verilog语言描述：图示为一个4位移位寄存器，是由四个D触发器（分别设为U1，U2，U3，U4）构成的。其中seri_in是这个移位寄存器的串行输入；clk为移位时脉冲输入；clr为清零控制信号输入；Q[1]~Q[3]则为移位寄存器的并行输出
焊锡培训试题及答案
姓名： ______________ 工号: 日期：____________ 得分：________________ 焊锡岗位培训考试试题 填空题：（每空2分） 1?电烙铁由哪几部分组成：_______________ 、 _______________ 、________________ 。 2?海绵必须保持潮湿，每隔_________ 小时必须清洗一次。 3?当天工作结束后，不焊接时将烙铁头__________________后重新沾上_____________ 于尖端部分，并将之存放在烙铁架 上并将 _______________ 关闭。 4?烙铁在使用过程中，严禁__________ 否则会造成_________ 断或 _________ 脱落，烙铁头有锡渣时应用_________ 擦拭，严禁 _________ 或___________ ，以免烫伤人或将锡渣抛到产品中。 5?焊锡的目的是将_______ 或_______ 可靠的连接在PCB焊盘或导体上，达到_____________ 和___________ 的作用。 6?我们公司有规定恒温烙铁的温度，一般焊接玻纤板温度设置_____________ C,焊接铝基板设置___________ C。 7?常见焊锡不良项目主要包括__________ 、__________ 、___________ 、__________ 等。 8.烙铁的电源线必须安装___________ 来消除静电，而人体通常带有1000V以上静电，所以在接触半导体电子产品的 作业过程中必须戴____________ 。（3分） 二.判断题：（5*2分共10分） 1焊锡时产生的烟雾对人体有害，所以在焊接时要使用抽风装置，抽走焊锡产生的烟雾，避免烟吸入鼻孔。（）2?烙铁头使用时间过久，会出现尖端弯曲，空洞等，焊接时会感觉到熔锡困难、划板等现象，此时应及时更换新的，否则将影响焊接质量和效率。（）3?不同元件，耐热程度不同，所以烙铁头的温度高低，直接影响到元件的使用寿命和焊接质量，因此，焊接时，必 须根据工艺要求设置烙铁温度，且校正好后严禁随意调节。（）4?烙铁不使用時应将烙铁头清洗干净，在烙铁头上加锡，冷却保存，防止烙铁头氧化。（）5?焊锡过程当中需离岗时，应将烙铁放回烙铁架中，不可直接摆放于工作台面，以免引起火灾等。（） 三、简答题（4*10分共40分） 1.焊接前注意事项。 2?焊锡步骤。 3?简述撤开电烙铁的步骤及注意事项。
EDA课程设计---流水灯设计
EDA课程设计流水灯设计
目录 一、摘要··3 二、流水灯设计目的··4 三、流水灯设计流程··4 四、流水灯设计程序··5 五、流水灯设计管脚分配··7 六、功能仿真图··8 七、原理图波形图··9 八、设计注意事项··10
九、课程设计总结··11 十、参考文献··12 十一、评分表··13 一、摘要 随着EDA技术发展和应用领域的扩大与深入，EDA技术在电子信息、通讯、
自动控制及计算机应用等领域的重要性突出。随着技术市场与人才市场对EDA 的需求不断提高，产品的市场需求和技术市场的要求也必然会反映到教学领域和科研领域中来。因此学好EDA技术对我们有很大的益处。EDA是指以计算机为工具，在EDA软件平台上，根据设计社描述的源文件（原理图文件、硬件描述语言文件或波形图文件），自动完成系统的设计，包括编译、仿真、优化、综合、适配（或布局布线）以及下载。 流水灯是一串按一定的规律像流水一样连续闪亮，流水灯控制是可编程控制器的一个应用，其控制思想在工业控制技术领域也同样适用。流水灯控制可用多种方法实现，但对现代可编程控制器而言，基于EDA技术的流水灯设计也是很普遍的。 课程设计主要的目的是通过某一电路的综合设计，了解一般电路综合设计过程、设计要求、应完成的工作内容和具体的设计方法、通过设计也有助于复习、巩固以往的学习内容、达到灵活应用的目的。在设计完成后，还要将设计的电路进行安装、调试以加强学生的动手能力。在此过程中培养从事设计工作的整体观念。 课程设计应强调以能力培养为主，在独立完成设计及制作任务同时注意多方面能力的培养与提高，主要包括以下方面： ·独立工作能力和创造力。 ·综合运用专业及基础知识，解决实际工程技术问题的能力。 ·查阅图书资料、产品手册和各种工具书的能力。 ·写技术报告和编制技术资料的能力。 ·实际动手能力。
EDA技术试验问答题答案(基本包含)
第一章 1-1 EDA技术与ASIC设计和FPGA开发有什么关系?FPGA/CPLD在ASIC设计中有什么用途? 答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件；使设计效率大为提高，上市的时间大为缩短。 1-2与软件描述语言相比，VHDL有什么特点? P6 答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。 有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。 综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。 1-4在EDA技术中，自顶向下的设计方法的重要意义是什么? P7~10 答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。 1-5 IP在EDA技术的应用和发展中的意义是什么? P11~12 答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。 1-6 叙述EDA的FPGA/CPLD设计流程。P13~16 答：1.设计输入(原理图/HDL文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。
eda课程设计报告多功能数字钟设计大学论文
湖北大学物电学院EDA课程设计报告（论文） 题目：多功能数字钟设计 专业班级: 14微电子科学与工程 姓名：黄山 时间：2016年12月20日 指导教师：万美琳卢仕 完成日期：2015年12月20日
多功能数字钟设计任务书 1．设计目的与要求 了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解 2．设计内容 1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开； 2，能用按键调时调分； 3，能整点报时，到达整点时，蜂鸣器响一秒； 4，拓展功能：秒表，闹钟，闹钟可调 3．编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 4．答辩 在规定时间内，完成叙述并回答问题。
目录（四号仿宋_GB2312加粗居中） （空一行） 1 引言 (1) 2 总体设计方案 (1) 2.1 设计思路 (1) 2.2总体设计框图 (2) 3设计原理分析 (3) 3.1分频器 (4) 3.2计时器和时间调节 (4) 3.3秒表模块 (5) 3.4状态机模块 (6) 3.5数码管显示模块 (7) 3.6顶层模块 (8) 3.7管脚绑定和顶层原理图 (9) 4 总结与体会 (11)
多功能电子表 摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能 关键词:Verilog语言，多功能数字钟，数码管显示； 1 引言 QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然 2 总体设计方案 2.1 设计思路 根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。这些模块在顶层原理图中相互连接作用 3 设计原理分析 3.1 分频器 分频模块：将20Mhz晶振分频为1hz，100hz,1000hz分别用于计数模块，秒表模块，状态机模块 module oclk(CLK,oclk,rst,clk_10,clk_100); input CLK,rst; output oclk,clk_10,clk_100;
新上岗人员培训试题(有答案)
新上岗人员培训试题 1.通常认为，医疗机构最佳的干手方法为（B ） A.感应式烘干机 B.一次性干手纸 C.个人专用小毛巾 D.自然干燥 2.下列关于外科口罩的描述错误的是（C ）？ A.能阻挡血液、体液和飞溅物 B.标准的外科口罩分3层，分别为阻水层、过滤层、吸湿层。 C.为开放性肺结核患者进行气管镜检查时，应佩戴双层医用外科口罩 D.牙科医生诊疗时应佩戴医用外科口罩 3.下列哪种情况无需穿隔离衣（C ） A.为HIV患者清理呕吐物时 B.为多重耐药菌感染患者吸痰时 C.为糖尿病携带HBV的患者进行晨间护理时 D.护理大面积烧伤患者时 4.经空气传播疾病的主要预防策略，说法错误的是（B） A.将患者安置在负压病房 B.接触疑似患者时，必须佩戴医用外科口罩 C.严格病房空气消毒 D.如病情允许，患者应佩戴医用外科口罩 5.对于重症监护病房的门把手、床头柜等高频接触环境表面，通常宜采用哪种清洁消毒管理策略（C ）？ A.清水擦拭 B.清水擦拭+清洁剂辅助清洁 C.清水擦拭+250mg/L含氯消毒剂消毒或使用消毒湿巾擦拭 D.清水擦拭+1000mg/L含氯消毒剂消毒 6.以下哪些情况，可初步判定发生了医院感染（ C） A.患者留置导尿管期间，尿液培养发现产ESBLs大肠埃希菌 B.气管插管病人，痰标本培养出白色念珠菌 C.术后高热病人，经留置的中央导管抽血培养10小时报告有革兰阳性球菌生长，而同时经外周静脉抽血36小时后报告革兰阳性球菌生长 D.胆囊癌术后2周，经引流管的胆汁培养分离到粪肠球菌
7.目前认为引起抗生素相关腹泻最常见的病原体是（D） A.白色念珠菌 B.金黄色葡萄球菌 C.铜绿假单胞菌 D.艰难梭菌 8.某内科病区进行手卫生依从性监测，其中医护人员手卫生观察时机为25次，实际执行手卫生20人次，正确执行手卫生18人次。请问，该内科病区的手卫生依从性和正确率分别是（A ） A.80%，90% B.90%,80% C.72%，80% D.80%，72% 9.某患者，女，58岁，拟在全麻下行二尖瓣置换术，术前鼻拭子筛查为MRSA阳性，下列预防手术部位感染的措施中，不推荐哪一项？（ C ） A.术前使用莫匹罗星软膏去定植至手术日 B.术前晚使用洗必泰沐浴 C.手术切口涂抹莫匹罗星软膏 D.切皮前2小时静滴万古霉素，术后48小时停药 10.下列哪项措施不是预防导管相关血流感染（CLABSI）的核心措施（A ）? A.加强室内的空气净化 B.落实最大无菌屏障 C.首选2%氯己定-乙醇消毒剂进行穿刺部位皮肤消毒 D.每日评估留置中央静脉导管（CVC）的必要性，尽早拔除导管 11.为了有效预防呼吸机相关肺炎（VAP）的发生，对于长期使用呼吸机的患者，呼吸机外部管路的处置，下列说法不正确的是（A ） A.应每日更换 B.可每周更换 C.应一人一用一消毒/灭菌或一次性使用 D.不要短于48小时更换，但管路有肉眼可见污染时，则应及时更换 12.为预防留置导尿患者发生导尿管相关尿路感染，下列关于尿道口、会阴区清洁消毒的策略，错误的是（C ） A.每日用生理盐水或无菌水清洗尿道口、会阴区 B.每日用温开水清洁尿道口、会阴区 C.每日使用抗菌溶液清洁尿道口、会阴区 D.大、小便失禁患者在清洁后应进行消毒 13.在转运人感染H7N9疑似或确诊患者途中，如病情容许时应给患者佩戴哪类口罩（B ）？
EDA课程设计报告
湖北职业技术学院《EDA技术》课程设计报告 题目动态输出4位十进制频率计的设计所在学院电子信息工程学院 专业班级电信08304 学生姓名马强 学号08024839 指导教师王芳 完成日期2010年11月18 日
目录 一、概述 (3) 二、设计正文 (4) （一）设计目的 (4) （二）设计实现 (4) 1、端口说明 (4) 2、Cnt10模块说明 (5) 3、Tctl模块说明 (6) 4、锁存器reg16模块说明 (8) 5、Scan_led模块说明 (9) 6、顶层文件仿真 (10) 7、硬件下载 (11) 三、总结 (13) 四、感言 (14) 五、参考文献 (15)
概述 此次设计的主要目的是学习掌握频率计的设计方法；掌握动态扫描输出电路的实现方法；学习较复杂的数字系统设计方法。通过单位时间（1秒）内频率的计数来实现频率计的设计。此设计主要用四位十进制计数器，所以频率计数范围为100～9999Hz。然后锁存防止闪烁显示，最后由译码扫描显示电路输出到数码管进行显示输出。并且下载后会有一秒钟的延时后才会显示输出所计频率输出。设计下载后能够进行仿真频率的计数和静态显示，但是分频的设计程序有所缺陷导致长时间显示后会有1Hz的抖动。通过这次的设计能够更清楚的理解VHDL程序的描述语言，进行简单程序的编写和仿真。
动态输出4位十进制频率计的设计 一、目的 1.学习掌握频率计的设计方法。 2.掌握动态扫描输出电路的实现方法。 3.学习较复杂的数字系统设计方法 二、设计实现 4位十进制频率计外部接口如图1所示，顶层文件如图2所示，包含4中模块；Tctl、reg16、scan_led和4个cnt10。 （1）端口说明 F1Hz：给Tctl模块提供1Hz的频率输入。 Fin：被测频率输入。 scan_led：给scan_led模块提供扫描输入频率输入。 bt[1..0]：片选信号输出。 sg[6..0]:译码信号输出。 cout：进位输出。
EDA期末考试考卷及答案
（A卷） 赣南师范学院 2010—2011学年第一学期期末考试试卷（A卷）（闭卷）年级 2008 专业电子科学与技术（本）课程名称 EDA技术基础 2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。 一、单项选择题（30分，每题2分） 1．以下关于适配描述错误的是 B A．适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件 B．适配所选定的目标器件可以不属于原综合器指定的目标器件系列 C．适配完成后可以利用适配所产生的仿真文件作精确的时序仿真 D．通常，EDAL软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商提供 2．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述 D 。 A．器件外部特性B．器件的综合约束 C．器件外部特性与内部功能D．器件的内部功能 3．下列标识符中， B 是不合法的标识符。 A．State0 B．9moon C．Not_Ack_0 D．signall 4．以下工具中属于FPGA/CPLD集成化开发工具的是 D A．ModelSim B．Synplify Pro C．MATLAB D．QuartusII 5．进程中的变量赋值语句，其变量更新是 A 。 A．立即完成B．按顺序完成 C．在进程的最后完成D．都不对 6．以下关于CASE语句描述中错误的是 A A．CASE语句执行中可以不必选中所列条件名的一条 B．除非所有条件句的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句的选择必须加上最后一句“WHEN OTHERS=><顺序语句>” C．CASE语句中的选择值只能出现一次 D．WHEN条件句中的选择值或标识符所代表的值必须在表达式的取值范围 7．以下哪个程序包是数字系统设计中最重要最常用的程序包 B A．STD_LOGIC_ARITH B．STD_LOGIC_1164 C．STD_LOGIC_UNSIGNED D．STD_LOGIC_SIGNED 8．基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→A →综合→适配→时序仿真→编程下载→硬件测试。 A．功能仿真B．逻辑综合C．配置D．引脚锁定 9．不完整的IF语句，其综合结果可实现 D A．三态控制电路B．条件相或的逻辑电路 C．双向控制电路D．时序逻辑电路 10．下列语句中，属于并行语句的是A A．进程语句B．IF语句C．CASE语句D．FOR语句11．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， C 是错误的。 A．综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件 B．综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的 C．综合是纯软件的转换过程，与器件硬件结构无关 D．为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束 12．CPLD的可编程是主要基于什么结构 D 。 A．查找表（LUT）B．ROM可编程 C．PAL可编程D．与或阵列可编程 13．以下器件中属于Altera 公司生产的是 B A．ispLSI系列器件B．MAX系列器件 C．XC9500系列器件D．Virtex系列器件 14.在VHDL语言中，下列对时钟边沿检测描述中，错误的是 D A．if clk'event and clk = '1' then B．if clk'stable and not clk = '1' then C．if rising_edge(clk) then D．if not clk'stable and clk = '1' then 15．以下关于状态机的描述中正确的是 B A．Moore型状态机其输出是当前状态和所有输入的函数 B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期C．Mealy型状态机其输出是当前状态的函数
EDA课程设计报告资料
课程设计 设计题目： 学生姓名： 学号： 专业班级： 指导教师： 2015年月日
设计 题目成绩 课 程 设 计 主 要 内 容 指 导 教 师 评 语 签名：20 年月日
设计题目：测量放大器电路原理图和PCB板设计 一、实验目的 1.了解学习Protel 99SE的目的与意义； 2.掌握Protel 99SE绘制电路原理图方法与技巧； 3.掌握PCB设计方法与技巧。 二、实验要求 1.利用Protel 99SE绘制一张电路图; 2.对绘制好的电路图进行ERC检查; 3.生成网络表; 4.生成元件列表; 5.利用Protel 99SE完成对应的双面印刷电路板设计。 三、功率放大器设计 实验原理图如下图所示： 图1
四、protel制图 4.1设计电路原理图 1.电路原理图 电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计一般有如下步骤： (1)设置原理图设计环境； (2)放置元件； (3)原理图布线； (4)编辑和调整； (5)检查原理图； (6)生成网络表。 2.设计印刷电路板 印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下： (1)规划电路板； (2)设置参数； (3)装入网络表； (4)元器件布局； (5)自动布线； (6)手工调整。 4.2 绘制测量放大器电路原理图 原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求美观。根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下： 1.启动原理图设计服务器 进入Protel 99 SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。如图2
自动化培训考试试题及答案
自动化培训考试试题姓名： 一、填空： 1、请写出STEP7中M区位、字节、字、双字表示形式 。 2、十六进制的1A,转变为十进制是。二进制数111101等于十进制数的。 3、请写出SIEMENS PLC在工业中的三种网络通讯方式：、 、。 4、PLC机的主要特点是、、。 5基本逻辑门电路有、、、、、利用此几种基本逻辑门电路的不同组合，可以构成各种复杂的逻辑门电路。 6、机电一体化’的英文单词。 7、STEP7基本软件提供、、等标准化的PLC编程语言。 8、ET200M系统中的主要接口通讯模块有________、_______________、_____________三种，ET200M与控制站采用通讯。 9、在用PROFIBUS通讯时，其两端的通讯连接器开关应拨到_____。 10、在用PROFIBUS—DP通讯时，当硬件下装后发现ET200M上的通讯模块与CPU上DP的同时闪亮，其可能的故障为____。 11、I/O变量的类型：OUTPUT为______型，INPUT______型，BOTH_________型。 12、要组态并生成趋势曲线，必须首先在__________________将你想显示的数据进行存档。 13、SIEMENS控制系统上位机组态软件为__________________，下位编程组态软件为 __________________。 14、控制系统一般由_______________、_______________、_____________构成。 15、WINCC主要功能有__________________、__________________、__________________、__________________、__________________等
EDA课程设计
课程设计说明书 课程：EDA技术基础 题目：数字钟的设计 闹钟与整点报时模块 学生姓名：XXX 学号201265110204 班级 :1203班 专业：电子信息与科学 指导教师：XXX 2014年12月20日 长沙理工大学课程设计任务书 物理与电子科学学院电子信息与科学专业1203班姓名王玲课程名称EDA技术基础 题目数字钟的设计
长沙理工大学课程设计成绩评定表
目录 1数字钟设计闹钟模块基本任务要求4 2设计思想4 3简述闹钟模块的输入与输出5 4分进程描述6 5仿真结果与分析7 6简述数字钟的设计总成果10 7总结11 参考文献13 代码附件13
基本任务要求：运用QuartusⅡ13.1软件平台，用VHDL语言描述并设计的闹钟模块满足可调闹钟时间，当时钟时间到达闹钟时间后会响闹铃，（由于实验室权限问题会以FPGA开发板上12个LED灯交替发光来表现）；整点报时过程表现为整点的前十秒内响铃，（以FPGA开发板上一个LED灯交替发光来实现）。 设计思想：闹钟模块要以分频模块、计数器模块和译码显示模块为基础，将闹钟模块分为三个进程，一个进程用来实现调闹钟，一个进程来实现闹响闹钟（即实现LED灯交替发光），另一个进程来是实现整点报时。 （上面截图为数字钟整体编译后的RTL电路的闹钟模块） 简述闹钟模块图的输入与输出：上图中的输入粗黑实线为计数器模块输出的小时、分钟的高低位和秒钟的高位（都用四位的二进制表示）；输出的粗黑实线为定的闹钟时间（包括小时和分钟），将送到译码显示模块显示闹钟时间，闹钟时间与时钟都在FPGA上的数码管显示，用二选一实现交替显示。clk和clk1都是经过分频器分出的不同频率的信号分别用于整点报时的闪灯脉冲与闹钟调时、闹响的闪灯脉冲。
EDA技术期末试卷含答案资料
精品文档 一、单项选择题（30分）9．嵌套使用IF语句，其综合结果可实现 A 。A．带优先级且条件相与的逻辑电路1．以下描述错误的是 C B．条 件相或的逻辑电路 C．三态控制电路是A．QuartusIIAltera提供的FPGA/CPLD集成开发环境D．双向控制电路 10．在VHDLAlteraB．是世界上最大的可编程逻辑器件供应商之一语言中，下列对时钟边沿检测描述中，错误的是 D 。 A．if clk'event and clk = ‘1' then B．if falling_edge(clk) then 前一代C．MAX+plusII是AlteraFPGA/CPLD集成开发环境QuartusII的更 C．if clk'event and clk = ‘0' then 新换代新产品D．if clk'stable and not clk = ‘1' then 11．下列那个流程是正确的基于．DQuartusII完全支持VHDL、Verilog的设计流程EDA软件的FPGA / CPLD设计流程 B A．原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试开发工具中的专用综合器的是2．以下工具中属于FPGA/CPLD B B．原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 C ．Active HDL D．QuartusII Leonardo Spectrum ．AModelSim B．C．原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；．3以下器件中属于Xilinx 公司生产的是 C /HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试 D．BMAX系列器件．原理图A．ispLSI系列器件 ）语句的语句结构及语法规则语言中，下列对进程（PROCESS系列器件 C．XC9500系列器件D．FLEX 12．在VHDL 。A 的描述中，正确的是以下关于信号和变量的描述中错误的是4． B 为一无限循环语句；敏感信号发生更新时启动进程，执行完．．信号是描述硬件系统的基本数据对象，它的性质类似于连接线PROCESSAA ．信号的定义范围是结构体、进程B 成后，等待下一次进程启动C．除了没有方向说明以外，信号与实体的端口概念是一致的B．敏感信号参数表中，应列出进程中使用的所有输入信号CD．在进程中不能将变量列入敏感信号列表中．进程由说明部分、结构体部分、和敏感信号参数表三部分组成D．当前进程中声明的变量也可用于其他进程以下关于状态机的描述中正确的是5． B B MooreA．型状态机其输出是当前状态和所有输入的函数13．下列语句中，不属于并行语句的是 语句B．CASE 型的输出变化要领先一个时钟周期型状态机相比，．与BMooreMealy A．进程语句 …语句…ELSE D．WHEN ．元件例化语句MealyC．型状态机其输出是当前状态的函数 C 设计现行工作VHDL语言共支持四种常用库，其中哪种库是用户的14．以上都不对D ．VHDL B 下列标识符中，．库是不合法的标识符。6 END BPP0 A．．．D ．CNot_Ack sig D
EDA课程设计流水灯设计
EDA课程设计 流水灯设计 姓名: 金兼强 专业: 电子信息工程 班级: 093252 学号: 09325211 同组人：黄奕林简讯 黄树金兼强黄玉涛 指导老师:黄河 2012-11-9
目录 一、摘要〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃3 二、流水灯设计目的〃〃〃〃〃〃〃〃〃〃〃〃〃〃4 三、流水灯设计流程〃〃〃〃〃〃〃〃〃〃〃〃〃〃4 四、流水灯设计程序〃〃〃〃〃〃〃〃〃〃〃〃〃〃5 五、流水灯设计管脚分配〃〃〃〃〃〃〃〃〃〃7 六、功能仿真图〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃8 七、原理图波形图〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃9 八、设计注意事项〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃10 九、课程设计总结〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃11 十、参考文献〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃12 十一、评分表〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃 13
一、摘要 随着EDA技术发展和应用领域的扩大与深入，EDA技术在电子信息、通讯、自动控制及计算机应用等领域的重要性突出。随着技术市场与人才市场对EDA 的需求不断提高，产品的市场需求和技术市场的要求也必然会反映到教学领域和科研领域中来。因此学好EDA技术对我们有很大的益处。EDA是指以计算机为工具，在EDA软件平台上，根据设计社描述的源文件（原理图文件、硬件描述语言文件或波形图文件），自动完成系统的设计，包括编译、仿真、优化、综合、适配（或布局布线）以及下载。 流水灯是一串按一定的规律像流水一样连续闪亮，流水灯控制是可编程控制器的一个应用，其控制思想在工业控制技术领域也同样适用。流水灯控制可用多种方法实现，但对现代可编程控制器而言，基于EDA技术的流水灯设计也是很普遍的。 课程设计主要的目的是通过某一电路的综合设计，了解一般电路综合设计过程、设计要求、应完成的工作内容和具体的设计方法、通过设计也有助于复习、巩固以往的学习内容、达到灵活应用的目的。在设计完成后，还要将设计的电路进行安装、调试以加强学生的动手能力。在此过程中培养从事设计工作的整体观念。 课程设计应强调以能力培养为主，在独立完成设计及制作任务同时注意多方面能力的培养与提高，主要包括以下方面： ·独立工作能力和创造力。 ·综合运用专业及基础知识，解决实际工程技术问题的能力。 ·查阅图书资料、产品手册和各种工具书的能力。 ·写技术报告和编制技术资料的能力。 ·实际动手能力。 利用学到的电子技术知识，通过布置具有一定难度的设计题目，帮助学生熟悉课程设计任务和设计方法。
软件工程试题及答案(B)
B卷 一、选择题（每题2分，共40分） 1．软件项目的可行性研究要进行一次（ C ）需求分析。 A．详细的B．全面的C．简化的、压缩的D．彻底的 2、系统流程图用于可行性分析中的（ A ）的描述。 A．当前运行系统B．当前逻辑模型C．目标系统D．新系统 3、程序的三种基本控制结构的共同特点是（ D ） A．不能嵌套使用B．只能用来写简单程序 C．已经用硬件实现D．只有一个入口和一个出口 4、维护中，因误删除一个标识符而引起的错误是（ C ）副作用。 A．文档B．数据C．编码D．设计 5、（ D ）是以提高软件质量为目的的技术活动。 A．技术创新B．测试C．技术创造D．技术评审 6、面向对象方法学的出发点和基本原则是尽可能模拟人类习惯的思维方式，分析、设计和 实现一个软件系统的方法和过程，尽可能接近于人类认识世界解决问题的方法和过程。因此面向对象方法有许多特征，如软件系统是由对象组成的；（ C ）；对象彼此之间仅能通过传递消息互相联系；层次结构的继承。 A．开发过程基于功能分析和功能分解B．强调需求分析重要性 C．把对象划分成类，每个对象类都定义一组数据和方法D．对既存类进行调整 7、原型化方法是用户和设计者之间执行的一种交互构成，适用于（ A ）系统。 A．需求不确定性高的B．需求确定的C．管理信息D．实时 8、为了提高测试的效率，应该（ D ）。 A．随机地选取测试数据B．取一切可能的输入数据作为测试数据
C．在完成编码以后制定软件的测试计划D．选择发现错误可能性大的数据作为测试数据 9、使用白盒测试方法时，确定测试数据应根据（ A ）和指定的覆盖标准。 A．程序的内部逻辑B．程序的复杂结构C．使用说明书D．程序的功能 10、开发软件所需高成本和产品的低质量之间有着尖锐的矛盾，这种现象称做( C ) A.软件工程 B.软件周期 C.软件危机 D.软件产生 11、软件按照设计的要求，在规定时间和条件下达到不出故障，持续运行的要求的质量特性 称为( B )。 A.可用性 B.可靠性 C.正确性 D.完整性 12、瀑布模型的关键不足在于（ B ） A.过于简单 B.不能适应需求的动态变更 C.过于灵活 D.各个阶段需要进行评审 13、软件维护的副作用主要有以下哪几种（ C ） A．编码副作用、数据副作用、测试副作用 B.编码副作用、数据副作用、调试副作用 C.编码副作用、数据副作用、文档副作用 D.编码副作用、文档副作用、测试副作用 14、在下面的软件开发方法中，哪一个对软件设计和开发人员的开发要求最高( B)。 A、结构化方法 B、原型化方法 C、面向对象的方法 D、控制流方法 15、软件工程方法学的目的是：使软件生产规范化和工程化，而软件工程方法得以实施的主 要保证是( C)。 A、硬件环境 B、软件开发的环境 C、软件开发工具和软件开发的环境 D、开发人员的 素质 16、软件开发模型是指软件开发的全部过程、活动和任务的结构框架。主要的开发模型有瀑 布模型、演化模型、螺旋模型、喷泉模型和智能模型。螺旋模型将瀑布模型和演化模型相结合，并增加了(1)，它建立在(2)的基础上，沿着螺线自内向外每旋转一圈，就得到(2)的一个新版本。喷泉模型描述了(3)的开发模型，它体现了这种开发方法创建软件的过程所固有的(4)和(5)的特征。 B（1） A、系统工程 B、风险分析 C、设计评审 D、进度控制 D（2） A、模块划分 B、子程序分解 C、设计; D、原型 A（3） A、面向对象 B、面向数据流 C、面向数据结构 D、面向事件驱动 D（4） A、归纳 B、推理 C、迭代 D、递归 A（5） A、开发各阶段之间无“间隙” B、开发各阶段分界明显 C、部分开发阶段分界明显 D、开发过程不分段 二、判断题（每题2分，共30分） 1.螺旋模型是在瀑布模型和增量模型的基础上增加了风险分析活 动。（ T ） 2.数据字典是对数据流图中的数据流，加工、数据存储、数据的源和终点进行详细定义。 （ F ） 3.JAVA语言编译器是一个CASE工具。（ T ）。
EDA课程设计说明书参考格式
<
摘要（三号，黑体，居中，字间空两格字符） （空二行换行） 空4格打印摘要内容（小四号宋体,行距20）。 关键词：（摘要内容后下空一行打印“关键词”三字（小四号黑体），其后为关键词（小四号宋体），每一关键词之间用分号隔开，最后一个关键词后不打标点符号。 ABSTRACT ①居中打印“ABSTRACT”，再下空二行打印英文摘要内容。②摘要内容每段开头留四个空字符。③摘要内容后下空一行打印“Key words”，其后为关键词用小写字母，每一关键词之间用分号隔开，最后一个关键词后不打标点符号。 Key words ：aaa；bbb；ccc
目录（3号，黑体，居中） （空1行，以小4号黑体设置字体及大小，行间距22、字间距标准） 1 XXXXXX………………………………………………………………………… 1.1 XXXXXX……………………………………………………………………… 1.2 XXXXXX……………………………………………………………………… ┇ 2 XXXXXX………………………………………………………………………… 2.1 XXXXXX……………………………………………………………………… 2.2 XXXXXX……………………………………………………………………… ┇ 3 4 结束语 参考文献………………………………………………………………………………. 致谢……………………………………………………………………………………附录……………………………………………………………………………………
《EDA》试题B答案
2007 至2008学年度第二学期期末考核 《EDA》试题（开卷） 卷号：B 时间：120 分钟 2008 年6 月 专业：电子信息工程学号：姓名： 一填空题（20分） 1、VHDL 2、DEVICE.LIB SYMBOLS.LIB 3、实际零件焊接到电路板时所指示的外观和焊点的位置 4、电子设计自动化电子CAD技术 5、A L T E R A，X I L I N X 6、WAIT 7、电路连接 8、SRAM-BASE 9、2.54mm 300mil 10、元件外观和元件引线端子的图形 二名词解释（20分） 1 PLD/FPGA PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。 2.过孔 当需要连接两个层面上的铜膜走线时就需要过孔（Via）,过孔 又称为贯孔、沉铜孔和金属化孔。 过孔分为穿透式（Through）、半隐藏式(Blind)和隐藏式(Buried) 3.铜膜线 就是连接两个焊盘的导线，称为Track，一般铜膜线走线在不 同层面取不同的走向，例如顶层走水平线，则底层走垂直线。顶 层和底层走线之间的连接采用过孔（Via）连接。 4 PROM、PAL和PLA PROM：与阵列固定，或阵列可编程，一般用作存储器，其输入为存储器的地址，输出为存储器单元的内容。但输入的数目太大时，器件功耗增加，其局限性大。 PLA：与或阵列均可编程，但是其慢速特性和相对PAL、PROM而高得多的价格妨碍了它被广泛使用。PAL：或阵列固定，与阵列可编程，其第二代产品GAL具有了可电擦写、可重复编程、可设置加密的功能。 5 自顶向下的/自下而上的设计方法 自下而上的设计方法，使用该方法进行硬件设计是从选择具体元器件开始，并用这些元器件进行逻辑电路设计，从而完成系统的硬件设计，然后再将各功能模块连接起来，完成整个系统的硬件设计，自顶向下的设计方法就是从系统的总体要求出发，自顶向下分三个层次对系统硬件进行设计。 第一个层次是行为描述第二个层次是数据流描述第三个层次为逻辑综合
起重机械安全培训试题(答案)
起重机械作业人员考核试题+答案 姓名：身份证号： 单位：成绩： 申请作业项目： 一、填空题（每小题2分，共20分） 二、判断题（每小题1分，共10分） 1、吊钩开口度比原尺寸增加15％时，吊钩应报废。（√） 2、新更换的钢丝绳应与原安装的钢丝绳同类型、同规格。（√） 3、起重机轨道接头的缝隙一般为5-10mm。（×） 4、葫芦式起重机在正常作业中可使缓冲器与止挡器冲撞，以达停车目的的。（×） 5、《特种设备作业人员证》每2年年复审一次。持证人员应当在复审期满3月前，向发证部门提出复审申请。（×） 6、流动式轮胎起重机可以吊载运行，汽车起重机不允许吊载运行。（√） 7、减速器正常工作时，箱体内必须装满润滑油。（×） 8 、当重物位置大于回转半径时，起重机可以缓慢起升，待重物水平拉近钢丝绳
垂直后，在起吊。（×） 9、起升机构可以使用编结接长的钢丝绳。（×） 10、桥式起重机司机室应设在导电滑线的一侧。（×） 三、选择题（每题1分，共10分） 1 A、2 B、1 C、半 3 2 A、打开 3、并尽量选用起重性能与技术参数接近的起重机。 A、2机、4机D、5机 4 A、打开 B、制动 5。 A、1050 B、800 C、1000 D、1200 6、《国务院关于修改<的决定》已经2009年1月14日国 务院第46 A、2002年6月1日 B、2003年6月1日 C、2004年2月1日 D、2009年5月1日 7 A、不准离开 B、可以离开 8、起重机械投入使用前或投入使用后30 A、市级质监部门登记 B、检验机构登记 C、县级质监部门登记C、省级质监部门登记 9、在冬季应延长空运转时间、 A、0°C B、15°C C、30°C 35°C 10 A、同 B、反 C、旁 四、名词解释（每题5分，共20分） 1、《条例》中起重机械的定义； 答：起重机械是指用于垂直升降或者垂直水平移动重物的机电设备，其范围规定
EDA课程设计参考题目
附录I EDA课程设计参考题目 注：在以下设计中只可以用一个参考时钟 一、设计数码管显示控制器 要求： 1．能自动一次显示出数字0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9(奇数列)，0、2、4、6、8（偶数列），0、1、2、3、4、5、6、7、0、1(音乐符号序列)；然后再从头循环； 2．打开电源自动复位，从自然数列开始显示。 二、设计乒乓球游戏机 要求： 1．用8个发光二极管表示球；用两个按钮分别表示甲乙两个球员的球拍； 2．一方发球后，球以固定速度向另一方运动（发光二极管依次点亮），当球达到最后一个发光二极管时，对方击球（按下按钮）球将向相反方向运动，在其他时候击球视为犯规，给对方加1分；都犯规，各自加1分； 3．甲、乙各有一数码管计分； 4．裁判有一个按钮，是系统初始化，每次得分后，按下一次。 三、设计智力竞赛抢答器 要求： 1．五人参赛每人一个按钮，主持人一个按钮，按下就开始； 2．每人一个发光二极管，抢中者灯亮； 3．有人抢答时，喇叭响两秒钟； 4．答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0、9、8…1、0；倒计时到0的时候，喇叭发出两秒声响。 四、设计数字钟 要求： 1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频） 2．能显示时、分、秒，24小时制； 4．时和分有校正功能； 5．整点报时，喇叭响两秒； 6．可设定夜间某个时段不报时； 注意：硬件资源的节约，否则器件内资源会枯竭。 五、设计交通灯控制器 要求： 1．东西方向为主干道，南北方向为副干道； 2．主干道通行40秒后，若副干道无车，仍主干道通行，否则转换； 4．换向时要有4秒的黄灯期；
(完整版)EDA技术考试试题B及详细答案
《EDA技术》第二学期期末试题B 卷号：B 时间：120 分钟2008 年6 月 专业：电子信息工程学号：姓名： 一、填空题（20分，每题2分） 当前ASIC制造商都自己开发了HDL语言，但是都不通用，只有美国国防部开发的（）语言成为了IEEE. STD_1076标准，并在全世界得到了承认。 载入protel的Schematic中的（）和（）可满足一般用户需求，两个零件库中含有二极管、三极管、电阻、电容、电感等常用元件。 零件封装是指（）。 EDA技术也称（），是在( )技术的基础上发展起来的计算机软件系统。 目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：（），( )，LATTIC 。 顺序描述语句中，（）在MAX-PLUS中不被支持。 VHDL语句中能被赋予一定值的对象称为客体，主要有常数，信号和变量。其中常数对应代表数字电路中的电源和接地等。信号对应物理设计中的（）。 FPGA可分为两大类，分别是SRAM-BASE和Anti-Fuse 设计时一般选用（）。100mil=（）mm，7.62mm=( )mil。 PCB封装元件实际上就是（）。 二、名词解释题（20分，每题4分） 1 PLD/FPGA 2.过孔 3.铜膜线 4 PROM、PAL和PLA 5 自顶向下的/自下而上的设计方法 三、选择题（15分，每题3分） 1．下列常用热键具有在元件浮动状态时，编辑元件属性功能的是（） PgUp Tab Space bar Esc 2．Design/Options菜单中下列选项不属于开关选项的是：（） A．Snap Grid B．Hidden Pins C．Electrical Grid D.Title block 3．下列不属于VHDL基本程序结构是（） A．.CONFIGURATION定义区 B．.ARCHITECTURE定义区 C．USE定义区 D．ENTITY定义区 4．下列关于VHDL中信号说法不正确的是：（）