基于同步旋转坐标变换的三相锁相环设计

4坐标系中的旋转变换(2016年)

1. (2016 广西河池市) 】．如图，在平面直角坐标系中，O 为坐标原点，点A 的坐标为（1,3）．将线段OA 绕原点O 逆时针旋转30°，得到线段OB ，则点B 的坐标是（ ） A ．(0,2) B ．(2,0) C ．（1,―3） D ．（―1,3） 答案：】． 答案A 逐步提示作AC ⊥x 轴于点C ，根据勾股定理求出OA 的长，根据正切的概念求出∠AOC 的度数，再根据旋转变换即可得解. 详细解答解：过点A 作AC ⊥x 轴于点C . ∵点A 的坐标为（1,3），∴OC ＝1，AC ＝3．∴OA ＝12＋ (3)2＝2. ∵tan ∠AOC ＝AC OC ＝3,∴∠AOC ＝60°. ∴将线段OA 绕原点O 逆时针旋转30°得到线段OB 时，点B 恰好在y 轴上. ∴点B 的坐标是(0,2) . 故选择A. 解后反思本题通过作垂线，将点的坐标转化为线段的长度，应用勾股定理求斜边的长，应用特殊角的三角函数值求出特殊角的度数，再根据旋转的方向和角度确定所求点的位置，最后写出其坐标. 关键词 图形旋转的特征、特殊角三角函数值的运用、点的坐标 20160926210454015732 4 坐标系中的旋转变换 选择题 基础知识 2016/9/26 2. (2016 广西贺州市) 】．如图，将线段AB 绕点O 顺时针旋转90°得到线段A ′B ′，那么A （﹣2，5）的对应点A ′的坐标是（ ）

A．（2，5） B．（5，2） C．（2，﹣5） D．（5，﹣2） 答案：】． 考点坐标与图形变化-旋转． 分析由线段AB绕点O顺时针旋转90°得到线段A′B′可以得出△ABO≌△A′B′O′，∠AOA′=90°，作AC⊥y轴于C，A′C′⊥x轴于C′，就可以得出△ACO≌△A′C′O，就可以得出AC=A′C′，CO=C′O，由A的坐标就可以求出结论． 解答解：∵线段AB绕点O顺时针旋转90°得到线段A′B′， ∴△ABO≌△A′B′O′，∠AOA′=90°， ∴AO=A′O． 作AC⊥y轴于C，A′C′⊥x轴于C′， ∴∠ACO=∠A′C′O=90°． ∵∠COC′=90°， ∴∠AOA′﹣∠COA′=∠COC′﹣∠COA′， ∴∠AOC=∠A′OC′． 在△ACO和△A′C′O中， ， ∴△ACO≌△A′C′O（AAS）， ∴AC=A′C′，CO=C′O． ∵A（﹣2，5）， ∴AC=2，CO=5， ∴A′C′=2，OC′=5， ∴A′（5，2）． 故选：B．

全数字锁相环毕业设计终稿

安徽大学 本科毕业论文（设计、创作） 题目：全数字锁相环的研究与设计 学生姓名：郑义强学号：P3******* 院（系）：电子信息工程学院专业：微电子 入学时间：2011年9月 导师姓名：吴秀龙职称/学位：教授/博士 导师所在单位：安徽大学电子信息工程学院 完成时间：2015 年5月

全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间

Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time

锁相环电路设计

锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：

全数字锁相环的设计

全数字锁相环的设计 锁相环()技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环()与传统的模拟电路实现的相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需及转换。随着通讯技术、集成电路技术的飞速发展和系统芯片()的深入研究，必然会在其中得到更为广泛的应用。 这里介绍一种采用硬件描述语言设计的方案。 结构及工作原理 一阶的基本结构如图所示。主要由鉴相器、变模可逆计数器、脉冲加减电路和除计数器四部分构成。变模计数器和脉冲加减电路的时钟分别为和。这里是环路中心频率，一般情况下和都是的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门()鉴相器和边沿控制鉴相器()，本设计中采用异或门()鉴相器。异或门鉴相器比较输入信号相位和输出信号相位之间的相位差ФФФ，并输出误差信号作为变模可逆计数器的计数方向信号。环路锁定时，为一占空比的方波，此时的绝对相为差为°。因此异或门鉴相器相位差极限为±°。异或门鉴相器工作波形如图所示。

图异或门鉴相器在环路锁定及极限相位差下的波形 变模可逆计数器 变模可逆计数器消除了鉴相器输出的相位差信号中的高频成分，保证环路的性能稳定。变模可逆计数器根据相差信号来进行加减运算。当为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号给脉冲加减电路；当为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图所示。 图脉冲加减电路工作波形 除计数器

锁相环应用电路仿真

高频电子线路实训报告锁相环路仿真设计 专业 学生姓名 学号 2015 年 6 月24日

锁相环应用电路仿真 锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型 首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到 压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型 2.锁相接收机的仿真电路 直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。

图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路 根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。

锁相环电路

手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率

平面直角坐标系下的图形变换

平面直角坐标系下的图形变换 王建华 图形变换是近几年来中考热点，除了选择题、解答题外，创新探索题往往以“图形变换”为载体，将试题设计成探索性问题、开放性问题综合考察学生的逻辑推理能力，一般难度较大。 在平面直角坐标系中，探索图形坐标的的变化和平移、对称、旋转和伸缩间的 关系，是中考考查平面直角坐标系的命题热点和趋势，这类试题设计灵活 平移: 上下平移横坐标不变,纵坐标改变 左右平移横坐标改变,纵坐标不变 对称: 关于x轴对称横坐标不变,纵坐标改变 关于y轴对称横坐标不变,纵坐标不变 关于中心对称横坐标、纵坐标都互为相反数 旋转：改变图形的位置，不改变图形的大小和形状 旋转角旋转半径弧长公式L=nπR／180 一、平移 例1，如图1，已知△ABC的位置，画出将ABC向右平移5个单位长度后所得的ABC，并写出三角形各顶点的坐标，平移后与平移前对应点的坐标有什么变化？ 解析：△ABC的三个顶点的坐标是：A(-2，5)、B(-4，3)、C(-1，2)． 向右平移5个单位长度后，得到的△A′B′C′对应的顶点的坐标是：A′(3，5，、B′(1，3）、C′(4，2）． 比较对应顶点的坐标可以得到：沿x轴向右平移之后，三个顶点的纵坐标都没有变化，而横坐标都增加了5个单位长度． 友情提示：如果将△ABC沿y轴向下平移5个单位，三角形各顶点的横坐标都不变，而纵坐标都减少5个单位．(请你画画看)．例2. 如图，要把线段AB平移，使得点A到达点A'(4，2)，点B到达点B'，那么点B'的坐标是_______。 析解：由图可知点A移动到A/可以认为先向右平移4个单位，再向上平移1个单位，∴)3,3(B经过相同的平移后可得)4,7(/B 反思：①根据平移的坐标变化规律： ★左右平移时：向左平移h个单位) , ( ) , (b h a b a- → 向右平移h个单位) , ( ) , (b h a b a+ → ★上下平移时：向上平移h个单位) , ( ) , (h b a b a+ → 向下平移h个单位) , ( ) , (h b a b a- → 二、旋转 例3.如图2，已知△ABC，画出△ABC关于坐标原点 0旋转180°后所得△A′B′C′，并写出三角形各顶点的 坐标，旋转后与旋转前对应点的坐标有什么变化？ 解析：△ABC三个顶点的坐标分别是： A(-2，4)，B(-4，2)，C(-1，1)． △A′B′C′三个顶点的坐标分别是： 图2 图1 B/ 图 2 图1

全数字锁相环的设计

全数字锁相环的设计 锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，DPLL必然会在其中得到更为广泛的应用。 这里介绍一种采用VERILOG硬件描述语言设计DPLL的方案。 DPLL结构及工作原理 一阶DPLL的基本结构如图1所示。主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器四部分构成。K变模计数器和脉冲加减电路的时钟分别为Mfc和2Nfc。这里fc是环路中心频率，一般情况下M和N都是2的整数幂。本设计中两个时钟使用相同的系统时钟信号。 图1 数字锁相环基本结构图 鉴相器 常用的鉴相器有两种类型：异或门(XOR)鉴相器和边沿控制鉴相器(ECPD)，本设计中采用异或门(XOR)鉴相器。异或门鉴相器比较输入信号Fin相位和输出信号Fout相位之间的相位差Фe=Фin-Фout，并输出误差信号Se作为K变模可逆计数器的计数方向信号。环路锁定时，Se为一占空比50%的方波，此时的绝对相为差为90°。因此异或门鉴相器相位差极限为±90°。异或门鉴相器工作波形如图2所示。

图2 异或门鉴相器在环路锁定及极限相位差下的波形 K变模可逆计数器 K变模可逆计数器消除了鉴相器输出的相位差信号Se中的高频成分，保证环路的性能稳定。K变模可逆计数器根据相差信号Se来进行加减运算。当Se 为低电平时，计数器进行加运算，如果相加的结果达到预设的模值，则输出一个进位脉冲信号CARRY给脉冲加减电路；当Se为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号BORROW给脉冲加减电路。 脉冲加减电路 脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图3所示。 图3 脉冲加减电路工作波形 除N计数器

最新人教版初中九年级上册数学《旋转作图与坐标系中的旋转变换》导学案

23.1图形的旋转 第2课时旋转作图与坐标系中的旋转变换 一、新课导入 1.导入课题： 如图，O是六个正三角形的公共顶点，正六边形ABCDEF能否看做是某条线段绕O点旋转若干次所形成的图形？ 2.学习目标： （1）能按要求作出简单平面图形旋转后的图形. （2）能通过图形的旋转设计图案. 3.学习重、难点： 重点：用旋转的有关知识画图． 难点：根据要求设计美丽图案. 二、分层学习 1.自学指导： （1）自学内容：教材第60页例题. （2）自学时间：4分钟. （3）自学方法：依据旋转的性质，关键是确定三个顶点的对应点的位置. （4）自学参考提纲： ①因为A是旋转中心，所以A点的对应点是A . ②根据正方形的性质：AD＝AB，∠OAB＝90°，所以点D的对应点是点B . ③因为旋转前、后的两个图形全等，所以本例根据三角形全等的判定方法SAS ，作出△ADE 的对应图形为△ABE′ . ④E点的对应点E′，还有别的方法作出来吗？ 以AB为一边向正方形外部作∠BAM，在AM上截取AE′=AE即可.（答案不唯一） 2.自学：学生可参考自学指导进行自学. 3.助学： （1）师助生： ①明了学情：看学生能否规范作图，并说明这样作图的理由.

②差异指导：根据学情进行个别指导或分类指导. （2）生助生：小组内相互交流、研讨. 4.强化： （1）作一个图形旋转后的图形，关键是作出对应点，并按原图的顺序依次连接各对应点. （2）在△ABC中，AB＝AC，P是BC边上任意一点，以点A为中心，取旋转角等于∠BAC，把△ABP逆时针旋转，画出旋转后的图形. 解：①以AC为一边向△ABC外部作∠CAM=∠BAP. ②在AM上截取AP′=AP. ③连接CP′，则△ACP′就是所求作的三角形. 1.自学指导： （1）自学内容：教材第61页“练习”以下的内容. （2）自学时间：5分钟. （3）自学方法：观察课本上图案的形成过程，探讨它们分别是改变旋转中的哪些要素旋转而成的？ （4）自学参考提纲： ①把一个基本图形进行旋转来设计图案，可以通过哪两种途径获得不同的图案效果？ a.旋转中心不变，旋转角改变，产生不同的旋转效果. b.旋转角不变，旋转中心改变，产生不同的旋转效果. ②任意画一个△ABC，以A为中心，把这个三角形逆时针旋转40°； ③任意画一个△ABC，以AC中点为中心，把这个三角形旋转180°. ④如图，菱形ABCD中，∠BAD=60°，AC、BD相交于点O，试分别以点O和点A为旋转中心，以90°为旋转角画出图案，并相互交流.

【原创】锁相环PLL制作与调试要点.

基于MC145152+MC12022+MC1648L+LM358 的锁相环电路 一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征： （1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。 （2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。 （3）它有一个参考振荡器，可外接晶体振荡器。 （4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。 （5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频 器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信 号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中 鉴相，输出的误差信号（φR、φV）经低通滤波器形成 直流信号，直流信号再去控制压控振荡器的频率。 当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和 准确度的任意频率。原理框图如右图：

初三数学旋转坐标与图形变换

图形的旋转 坐标与图形变换 1、（2018武汉模拟）在平面直角坐标系中， 将点P （4，-3）绕原点旋转90度得到1P ，则1P 的坐标为________ [解析]：分顺时针和逆时针两种情况旋转，1P 的坐标为（-3，-4）或（3，4） 2、（2018洪泽县模拟）已知点P 的坐标为（1，1），若将点P 绕着原点逆时针旋转45度，得到1P ，则1P 的坐标为________ [解析]：1P 的坐标为（-1，1） 3、（2018杜丹江二模）如图，平面直角坐标系中，等边OAB ?边长为2，点B 在第一象限内，AB//x 轴，若将OAB ?绕点O 旋转120度，再关于y 轴对称后得到O B A 11?，由点1A 的坐标为________ [解析]：分顺时针和逆时针两种情况旋转，),3,1(1 --A 或),0,2(1A 4、（2018杜丹江三模）等边ABC ?如图放置，A （1，1），B （3，1），等边三角形的中心是点D ，若将点D 绕点A 旋转90度后得到点、D ，则、D 的坐标是________ [解析]：)331,2(+ D 顺时针旋转得到)0,331(+、D ，逆时针旋转得到)2,331(-、D

5、（2018杜丹江）如图，ABC ?三个顶点的坐标分别是A （1，-1），B （2，-2），C （4，-1），将ABC ?绕着原点O 旋转75度，得到111C B A ?，则点1B 的坐标为________ [解析]：由点B （2，-2），则OB=2，且OB 与x 轴、y 轴夹角为45度，当点B 绕原点逆时针旋转75度后，与x 轴正向夹角为30度，则点1B 到x 轴y 轴距离分别为6,2，则点)2,6(1B ，同理，当点B 绕原点顺时针旋转时，可得)6,2(1--B 6、（2018邵阳期末）如图，已知A （2，1），现将A 点绕原点O 逆时针旋转90度得到1A ，则1A 的坐标是________ [解析]：)2,1(1-A 7、（2018沙坪坝区期末）如图，平面直角坐标系中，已知点B （-3，2），若将ABO ?绕点O 沿顺时针方向旋转90度得到O B A 11?，则点B 的对应点1B 的坐标是________ [解析]：)3,2(1B

基于FPGA的数字锁相环的设计

目录 第一章绪论..................................... 错误！未定义书签。 1.1锁相环技术的发展及研究现状................................................ 错误！未定义书签。 1.2课题研究意义 ........................................................................... 错误！未定义书签。 1.3本课题的设计内容.................................................................... 错误！未定义书签。第二章 FPGA的设计基础............................ 错误！未定义书签。 2.1硬件设计语言－Verilog HDL.................................................. 错误！未定义书签。 2.2 FPGA的设计流程 ...................................................................... 错误！未定义书签。第三章锁相环的原理. (2) 3.1全数字锁相环基本结构 (3) 3.2全数字锁相环的工作原理 (4) 第四章数字锁相环的设计 (5) 4.1基于FPGA的数字锁相环总体设计方案 (5) 4.2数字鉴相器的设计 (6) 4.3 K变模可逆计数器的设计 (7) 4.4脉冲加减器的设计 (10) 4.5 N分频器的设计 (12) 第五章实验仿真与调试 (14) 5.1数字锁相环的仿真 (14) 5.2数字锁相环的系统实验 (15) 结束语 (19) 参考文献 (20) 附录 (21)

《数学》第四册坐标系平移和旋转

坐标系平移和旋转 平面上的坐标系 地理坐标是一种球面坐标。由于地球表面是不可展开的曲面，也就是说曲面上的各点不能直接表示在平面上，因此必须运用地图投影的方法，建立地球表面和平面上点的函数关系，使地球表面上任一点由地理坐标（φ、λ）确定的点，在平面上必有一个与它相对应的点，平面上任一点的位置可以用极坐标或直角坐标表示。 平面直角坐标系的建立 在平面上选一点O为直角坐标原点，过该点O作相互垂直的两轴X’OX和Y’OY而建立平面直角坐标系，如图5所示。 直角坐标系中，规定OX、OY方向为正值，OX、OY方向为负值，因此在坐标系中的一个已知点P，它的位置便可由该点对OX与OY轴的垂线长度唯一地确定，即x=AP，y=BP，通常记为P(x，y)。 平面极坐标系（Polar Coordinate）的建立 图:平面直角坐标系和极坐标系 如图5所示，设O’为极坐标原点，O’O为极轴，P是坐标系中的一个点，则O’P称为极距，用符号ρ表示，即ρ=O’P。∠OO’P为极角，用符号δ表示，则∠OO’P=δ。极角δ由极轴起算，按逆时针方向为正，顺时针方向为负。

极坐标与平面直角坐标之间可建立一定的关系式。由图5可知，直角坐标的x轴与极轴重合，二坐标系原点间距离OO’用Q表示，则有： X=Q–ρcosδ Y=ρsinδ 直角坐标系的平移和旋转 坐标系平移 如图1所示，坐标系XOY与坐标系X’O’Y’相应的坐标轴彼此平行，并且具有相同的正向。坐标系X’O’Y’是由坐标系XOY平行移动而得到的。设P点在坐标系XOY中的坐标为(x，y)，在X’O’Y’中坐标为(x’，y’)，而(a，b)是O’在坐标系XOY中的坐标，于是： x=x’+a y=y’+b 上式即一点在坐标系平移前后之坐标关系式。 图1：坐标平移 坐标系旋转 如图2所示，如坐标系XOY与坐标系X’O’Y’的原点重合，且对应的两坐标轴夹角为θ，坐标系X’O’Y’是由坐标系XOY以O为中心逆时针旋转θ角后得到的。 x=x’cosθ+y’sinθ

集成电路锁相环设计报告

锁相环CD4046设计频率合成器 ------集成电路考试实验设计报告 学校：福州大学 学院：物理与信息工程学院 班级：09级信息工程类2班 姓名：吴志强学号：110900636 姓名：吴鑫学号：110900635

目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (3) （一）、振荡源的设计 (3) （二）、N分频的设计 (3) （三）、10HZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、调试步骤 (6) 七、参考文献 (7) 附录：各芯片的管脚图 (7)

锁相环CD4046设计频率合成器 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 10Hz 2．频率范围：1kHz—10kHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频） 后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 四、设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 （二）、N分频的设计 用三片4522组成1——10kHZ频率合成器 CD1522的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1

基于Matlab的数字锁相环的仿真设计

基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流

旋转CAD视图的方法(不改变坐标系)

操作方法： 命令：UCS<回车> ……：N<回车> ……：3<回车> ……：捕捉红线上一点（与水平夹角线上的一点） ……：捕捉红线上另一点（与水平夹角线上的另一点） ……：<回车> 结束命令 为了便于以后找回这个UCS，把它保存，操作方法： 命令：UCS<回车> ……：S<回车> ……：001<回车> 然后用PLAN命令调整平面视图，操作方法： 命令： PLAN<回车> 输入选项[当前UCS(C)/UCS(U)/世界(W)]<当前UCS>:C<回车> 则效果如图2所示。 如果要回到原始的图1的视图，则是： 命令：PLAN<回车> ……：W<回车> 通过修改UCS旋转视图的步骤 1.确保处于布局选项卡上。 2.双击要旋转其对象的视口。 3.请确保当前UCS与旋转平面平行（UCS图标应显示正常）。如果UCS与旋转平面不平行，请依次单击“工具”菜单“新建UCS”“视图”。如果UCS与旋转平面不平行，请在命令提示下输入ucs。

4.依次单击“工具”菜单→“新建UCS”→“Z”。在命令提示下，输入ucs。要顺时针旋转视图90度，请输入90。要逆时针旋转视图90度，请输入-90。 5.依次单击“视图”菜单→“三维视图”→“平面视图”→“当前UCS”。在命令提示下，输入plan。 整个视图在视口中旋转。可能需要重新指定视口的比例。 使用MVSETUP旋转布局视图的步骤 AutoCAD布局空间旋转图形 在布局中，双击视口进入模拟空间后： （这个是前提，也可以点击CAD界面下边中间的“图纸”按钮切换到“模型”） 第一种方法： 输入“ucs”命令，回车 输入“Z”，回车输入角度“45”（需要的角度，例如45，或者你想要旋转的角度值），回车 输入“plan”命令回车回车这样就ok了 第二种方法： 使用MVSETUP命令旋转视图： 在命令提示下，输入mvsetup；输入a（对齐）；输入r旋转视图；选择要旋转视图的视口；指定旋转基点；指定旋转角度；整个视图在视口中旋转。OK，这就好了。 关于视口的其它一些小技巧： 可先在模型空间就输入“UCS”命令，选“N”新建一个或多个倾斜的用户坐标系，再选“3”后指定X和Y轴；再次输入“UCS”命令选“S”保存并命名新建的坐标系。然后进入布局中的视口，输入“DDUCS” 选择某个坐标系为当前坐标系，然后进入视口中输“PLAN”命令摆正这个当前坐标系。 （这样可在视口中实现倾斜图纸的摆正打印，而且不会影响模型空间的坐标系，且不同视口可有不同的坐标系。） 方法三

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

图形旋转与点的坐标问题——专题复习

教学设计 图形旋转与点的坐标问题——专题复习 （一）学情分析 对于九年级的学生，虽然有了一定的知识储备，但是学生基础高低参差不齐，两极分化已经比较明显了，对优生来说，能够透彻理解知识，知识间的内在联系也较为清楚，对后进生来说，简单的基础知识还不能有效的掌握，成绩较差，学生仍然缺少大量的推理题训练，推理的思考方法与写法上均存在着一定的困难，对图形的变换有畏难情绪，相关知识学得不很透彻。这样要因材施教，使他们在各自原有的基础上不断发展进步。 （二）教法学法 我将结合学案，采用探究发现、合作交流等学习方法。教学中加强对旋转性质的认识，通过变式训练进行深入研究，在学生的积极思考努力下，自主参与知识的发生、发展、发现的过程，使学生掌握知识，培养思维能力。 （三）教学目标 图形的变换包括平移、轴对称、旋转、位似、投影等，本节课还是主要探究“图形旋转与坐标”。 1、掌握图形旋转的性质，能利用含30度角的直角三角形的三边关系、一次函数、相似三角形的判定与性质等解决问题。 2、在直角坐标系中，把握好图形变换后点的坐标的变化。 3、灵活运用不同的方式求值，体会数形结合思想. （四）教学重点、教学难点：重点是在直角坐标系中，把握好图形变换后点的坐标的变化。 难点是灵活运用不同的方式求值。 （五）教学过程 一、温故辅新 1.如图1：在平面直角坐标系中若点A′的坐标为（3，7），点A的坐标为（0，4），则A、A′两点间的距离为（）。 图3

（小结：要求A 、A ′两点间的距离，需构造以AA ′为斜边的直角三角形，利用勾股定理即可求解） 2.已知直线m ： 33 35-=x y ，若m 与x 轴交于点P, 则点P 的坐标为( )。 （小结：令y=0，即可求出点P 的坐标)。 如图2：已知Rt △AB Ｏ中∠Ｏ=90°OA=4，OB=3，把△AB Ｏ绕点B 逆时针旋转，得△A ′B Ｏ′，点A ， Ｏ旋转后的对应点为A,Ｏ′，记旋转角为α．若α=90°，则AA ′的长＝（ ）。 ( 小结：要求 AA ′的长，需根据旋转性质得到∠ABA ′=90°，利用勾股定理即可求解 ) 4.如图3: 已知△CH Ｏ′中，OP ∥H Ｏ′，且H Ｏ′=233 ，OH=2 9， OC = 3 ， 求 OP 长? ( 小结：要求 op 的长，需根据相似三角形的性质得到） 5.如图4：在直线l 同侧有Ａ、Ｂ两点，在l 上找一点Ｃ使ＡＣ＋ＢＣ最短？请在图中画出Ｃ点的位置？ 图4 ( 小结：最短路径问题，需根据轴对称性质将同侧问题转化为异侧问题利用两点之间线段最短求解。） 5.如图５: 在平面直角坐标系中，Ｏ为原点，点A （4，0），点B （0，3），把△AB Ｏ绕点B 逆时针旋转， 得△A ′B Ｏ′，点A ，Ｏ旋转后的对应点为A ，Ｏ′，记旋转角为α．若α=120°， （1）则∠Ｏ′B Ｏ的度数为（ ）； （2）点Ｏ′到y 轴的距离等于（ ）； （3）点Ｏ′到x 轴的距离等于（ ）； ( 小结：要求 点Ｏ′的坐标，需求出点Ｏ′到y 轴的距离及点Ｏ′到x 轴的距离) （4）（Ⅲ）在（Ⅱ）的条件下，边ＯA 上 的一点P 旋转后的对应点为P ′， ①存在点P 使得Ｏ′P+BP ′取得最小值，简要说明点P 的位置（不用求出点P 的坐标）； ② 当Ｏ′P+BP ′取得最小值时，求出点P 的坐标 ； ③ 当Ｏ′P+BP ′取得最小值时，求出点P ′的坐标。 ( 小结：要求 点P ′的坐标，①需先判断出Ｏ′P+BP ′取得最小值时点P ′的位置，根据BP ′=BP ，将其 转化为判断Ｏ′P+BP 的最小值，想到最短路径问题得到点P 的位置，即可确定点P ′的位置② 要求出点P 的坐标 需要求直线Ｏ′P 的解析式令y=0，即可求出点P 的坐标同时可得OP 的长度。)③ 要求出点P ′的坐 标，利用Ｏ′P ′=OP ，通过构造直角三角形，即可求解。）