基于dq变换的三相软件锁相环设计_图文(精)

第３１卷第４期

电力自动化设备

ＥｌｅｃｔｒｉｃＰｏｗｅｒＡｕｔｏｍａｔｉｏｎＥｑｕｉｐｍｅｎｔ

ＶｏＬ３１Ｎｏ．４Ａｐｒ．２０１１

＠２０１１年４，Ｅｌ

基于由变换的三相软件锁相环设计

吉正华１，韦芬卿２，杨海英１

（１．国电南瑞科技股份有限公司，江苏南京２１００６１；

２．国网电力科学研究院，江苏南京２１０００３）

摘要：针对传统锁相环在电压畸变条件下不能获得准确相位的问题，根据软件锁相环（ＳＰＬＬ）原理．提出了一种基于如坐标变换原理获得ＳＰＬＬ线性化模型，并通过ＰＩ控制实现的新型三相ＳＰＬＬ。在三相电压不平衡时。利用Ｔ／４（Ｔ为三相电压周期）延时计算法实现正、负序分量分离，有效地抑制负序分量对相位的影响。通过仿真实验系统，对提出的控制策略在各种电压畸变及三相电压不平衡条件下进行验证。结果表明，该ＳＰＬＬ的动态响应速度快、稳态性能好。并对电压畸变有很强的抑制作用。关键词：软件锁相环：幽坐标变换；畸变电压；正、负序分量中图分类号：ＴＰ２１４

文献标识码：Ａ

文章编号：１００６—６０４７（２０１１）０４—０１０４—０３

０

引言

２Ⅳ相加后得到实际角频率。最后经过一积分环

节，输出即是电网电压的相位０。整个ＳＰＬＬ过程构成一个反馈，通过ＰＩ达到锁相目的。ＳＰＬＬ原理图如图ｌ所示。

本文基于如坐标变换原理，通过ＰＩ控制，实现三相软件锁相环（ＳＰＬＬ）。但当三相电压不平衡时。负序分量滤波效果不好［１－３＿．因此利用Ｔ／４（ｒ为三相电压周期）延时计算法实现正、负序分量分离。有效抑制负序分量对相位的影响。最后，模拟市电电压畸变和三相电压不平衡的情况下进行仿真实验，实验结果验证该锁相环性能良好。

１

０

ＳＰＬＬ原理

图１ＳＰＬＬ原理图

Ｆｉｇ．１

ＰｒｉｎｃｉｐｌｅｏｆＳＰＬＬ

ＳＰＬＬ基本原理［４．５］是将三相输入电压ＵａＵｂ、Ⅱ。

转换到静止的俚ＪＢ坐标系，然后从静止的ａｐ坐标系转换到与三相电压同步旋转的由坐标系，得到交流电压的直流分量／Ｌｄ、“。。三相静止坐标系到两相静止坐标系下的数学矩阵为

２

ＳＰＬＬ的控制框图及性能分析

图２为系统控制框图．将锁相误差信号输入ＰＩ

调节器，将输出值加上初始工频角频率．从而得到了锁相的角频率输出．经过积分得到锁相相位值。为避免溢出．通过求余函数将锁相相位值限制在０。２丌之间。为简化分析，ＡＤ采样环节采用了一阶延时模型。

㈦＝悟

?一手一｝

ｏ义２∑一型２￡

两相静止坐标系到两相同步旋转坐标系下的数学矩阵为

［：１＝［二：吕：：：］［：Ｊ

（２）

式（２）变换矩阵中的０就是ＳＰＬＬ的相位输出。如果锁相角与电网电压相位同步，则直流分量‰为额定值，而％为零。因此，可以将参考值零和实际三相电压坐标变换后的‰相减，得到误差信号，再经过ＰＩ调节后得到误差信号面．再与理论角频率

收稿日期：２０１０—０４—１１：修回日期：２０１０—１２—２２

Ｆｉｇ．２

图２ＳＰＬＬ控制框图

ＢｌｏｃｋｄｉａｇｒａｍｏｆＳＰＬＬ

ｃｏｎｔｒｏｌ

系统闭环传递函数为

基金项目：国家电网公司科研项目资助（ＳＧ０８３３）

ＰｒｏｊｅｃｔｓｕｐｐｏｒｔｅｄｂｙＳｔａｔｅＧｒｉｄＣｏｒｐｏｒａｔｉｏｎｏｆＣｈｉｎａ（ＳＧ０８３３）

其中，Ｔ为三相电压周期；Ｋｐ为比例系数，墨为积分系数。

Ｇ小，＝等黼

㈤

万方数据

第４期吉正华，等：基于幽变换的三相软件锁相环设计

式（４）成立时，系统是稳定的：

ｆ峰＞Ⅸ＞ｏ

ｆ４、、…

ｌＫｉ＞Ｏ

对控制系统进行频域分析㈣．在折中考虑跟踪速度、稳定性、滤波效果的基础上，设计控制参数，可以得到控制系统ｂｏｄｅ图，如图３所示。

Ｏ

一

加

曲勺＼气

一

柏０

一

帖。、？＼＼

。

一。一＼寻

一

吣

＼

１０１ｌ铲

ｌ妒

１０．

ａｔ／（ｒａｄ?Ｓ－‘）

圈３控制系统ｈｏｄｅ圈

Ｆｉｇ．３

Ｂｏｄｅｃｈａｒｔｓ

ｏｆｃｏｎｔｒｏｌｓｙｓｔｅｍ

从图３可见。锁相环系统稳定，具有低通特性。当输入角频率大于１００丌ｒａｄ／ｓ时。幅值小于０ｄＢ，

即三阶系统对高次谐波有滤波效果．因此可通过合理选择ＰＩ参数．使得其同时满足跟踪速度与滤除高次谐波的要求。但当三相电压不平衡时。输入电压含有负序基波分量．角频率为１００丌ｔａｄ／Ｓ，经过砌变换后。角频率变为２００７

ｒｒａｄ／ｓ：”，此时经过上述控制系统滤波效果并不好…．可选择低通滤波器将其过滤，但控制系统更为复杂，系统稳定性也受影响，相位会延迟。本文采用正、负序量的Ｔ／４延时计算法来得到正序分量。

３正、负序分量分离

如果电网电压不平衡．电网电压可由正序分量、负序分量、零序分量３个部分合成。由坐标变换原理可知，三相不平衡电压经过ａ口坐标变换后，零序分量经过口口坐标变换后都为零，再将正序分量和零序分量分离。这样软件锁相的输出可以不受负序和零序的影响．可以保证软件锁相跟踪的是正序基波分量．从而达到抑制畸变电压的目的。

目前，正、负序分量分离的一般的方法是使用滤波器。但是滤波器有２个明显的缺点：

ａ．滤波器不能做到无差分离：

ｂ．滤波器会破坏系统的稳定性。

本文针对正、负序分量的特点对采样点进行数学计算，从而得到比较理想的正、负序量的Ｔ／４延时计算法［９．ｔｏ］。

式（５）是正、负序分量的数学表达式：

ＩＵａｃｔ）＝坼ｃｏｓ（ｔｏｔ＋０．）＋玑ｃｏｓ（－ｔｏｔ＋巩）

，。

、。

【％“）＝仉ｓｉｎ（ｔｏｔ＋Ｏ．）＋以ｓｉｎ（一础＋巩）

其中，Ｕａ（‘）、％（Ｉ）为此亥ｎ０１４３轴上的幅值；Ｕｐ、仉为正、负序分量的幅值。

万方数据

式（６）为ｒ／４周期前的不对称的矢量表示。

体现在相位上正序分量落后了ｈｉ２，负序分量超前

了ｎ／２。

Ｏａ（ｔ－Ｔ／４）＝坼ｃｏｓ（ｔｏｔ＋０ｐ—ｎ／２）＋

‰㈨：Ｕ以．ｃｏｓ（－ｔｏｔ＋Ｏ一．＋ｎ／）２＋）ｓｉｎ（ｔｏｔ＋０ｐ

％（１－阴）－以

一ｎ／２）＋（６）…’

以ｓｉｎ（一似＋巩＋ｈｉ２）

根据三角函数关系对式（６）进行简化，可得

到式（７）：

ｆＵａ（ｔ－ｒ／４）＂＂坼ｓｉｎ（ｔｏｔ＋０ｐ）一玑ｓｉｎ（一ｔｏｔ＋Ｏ．）

川【％（１－ｒ／４）２一坼ｃｏｓ（ｔｏｔ＋郎）＋以ｃｏｓ（一础＋巩）

…７

根据式（５）（７）可以得到正序分量的表达式，如

式（８）所示：

％＝％

Ｃ

∞埘＋绑）

＝

‰

一

％一

）

８

‰＝

％

Ｓ

洫

叭＋巩）

＝

陆Ⅳ矿‰

）

其中，‰、％为正序分量在ａ卢轴上的幅值。

从上述计算上看．Ｔ／４延时的方法是一种比较理想的计算方法，能够无差地将正、负序分量分离。而且和滤波器相比．优点在于基本上对控制系统的稳定性没有任何影响。

４仿真及实验结果

为验证上述控制方法的有效性．在上述理论分析的基础上．建立如图１所示的系统结构进行仿真研究。

当三相电网电压叠加６０％的４次谐波．电压有畸变，且有多个过零点时，该锁相环输出电压ｕ蚋。．波形如图４所示（‰为谐波电压波形）。锁相环能良好地抑制谐波，准确跟踪基波电压。

之１?５

；

。

一１．５

０Ｏ．０２０．０４

０．０６０．０８Ｏ．１０

ｌ／ｓ

图４输出电压和谐波电压

Ｆｉｇ．４

Ｏｕｔｐｕｔ

ｖｏｌｔａｇｅａｎｄｈａｒｍｏｎｉｃ

ｖｏｌｔａｇｅ

当三相电网电压频率突变时刻．发生了５０．４５Ｈｚ

的频率突变，该锁相环输出电压如图５所示（Ｍ，为频率突变电压）。锁相环可以迅速锁定相位。

当三相电网电压相位突变时刻．电压相位提前了ｎ／３。该锁相环输出电压如图６所示（‰为相位突变电压），锁相环可以迅速锁定相位，显示了良好的动态性能。

当三相电网电压不平衡时．即ａ相负载不变，ｂ相负载变为２倍，Ｃ相负载变为ｌ／２．该锁相环输出电压如图７所示。锁相环几乎不受电压波动影响．良好跟踪基波电压相位。

３

》

虿。

一３

Ｏ

０．０４

０．０８

０．１２

０．１６

０．２０

ｔ／ｓ

图５频率突变时电压波形

Ｆｉｇ．５

ｖｏＩｔａｇｅｗｉｔｈ

ｆｒｅｑｕｅｎｃｙｍｕｔａｔｉｏｎ之

３

拳

ｊ

ｏ

一３

０

０．０４０．０８

０．１２０．１６０．２０ｔ／ｓ

图６相位突变时电压波形

Ｆｉｇ．６Ｖｏｌｔａｇｅｗｉｔｈｐｈａｓｅｍｕｔａｔｉｏｎ

之

３

霉

ｏ

§一３

Ｏ

Ｏ．０２

０．０４

０．０６０．０８０．１０

ｔｌｓ

圈７三相相位不平衡时电压波形

Ｆｉｇ．７

Ｕｎｂａｌａｎｃｅｄｔｈｒｅｅ－ｐｈａｓｅｖｏｌｔａｇｅ

图８和图９分别为相位不平衡时，增加正、负序分量分离控制之前和之后的‰电压波形。可以看出正、负序分量分离前，当三相相位不平衡时，‰电压含有２次谐波，表明负序分量没有被滤除。而正、负序分量分离后，当三相相位不平衡时，‰电压不含有２次谐波，和三相相位平衡时一样，表明负序分量被有效滤除。

５０＞

＞

ｏ

一５０

Ｏ

０．０２

０．０４

０．０６Ｏ．０８Ｏ．１０

ｔ／ｓ

图８正、负序分■分离前‰电压波形

Ｆｉｇ．８Ｖｏｌｔａｇｅｗａｖｅｆｏｒｍｏｆ‰ｗｉｔｈｏｕｔｓｅｐａｒａｔｉｏｎｏｆ

ｐｏｓｉｔｉｖｅａｎｄｎｅｇａｔｉｖｅｓｅｑｕｅｎｃｅｃｏｍｐｏｎｅｎｔｓ

１００＞

５０

＼

孝０

—５０

Ｏ

Ｏ．０２

０．０４

０．０６０．０８０．１０

ｔ／ｓ

图９正、负序分量分离后‰电压波形Ｆｉｇ．９ＶｏｌｔａｇｅｗａｖｅｆｏｒＩｎｏｆⅡｑｗｉｔｈｓｅｐａｒａｄｏｎ

ｏｆｐｏｓｉｔｉｖｅａｎｄｎｅｇａｔｉｖｅｓｅｑｕｅｎｃｅ

ｃｏｍｐｏｎｅｎｔｓ

５

结论

针对三相电网电压尤其是畸变电压条件下精

确锁相的难度增加的问题，本文提出了基于由变换

万方数据

的三相软件锁相环．通过ＰＩ控制．达到了准确相位锁定的目的。同时利用ｒ／４延时计算法实现正、负序分量分离．有效抑制不平衡电网电压下负序分

量对相位的影响。仿真实验结果表明．该锁相环动态响应速度快，稳态性能好。对各种电压畸变情况都有很强的抑制作用。参考文献：

［１］ＣＨＵＮＧｓＡｐｂａｓｅｔｒａｃｋｉｎｇ

ｓｙｓｔｅｍ

ｆｏｒｔｈｒｅｅ

ｐｂａｓｅｕｔｉｌｉｔｙｉｎｔｅｒｆａｃｅ

ｉｎｖｅｒｔｅｒｓ［Ｊ］．ＩＥＥＥ

Ｔｒａｎｓｏｎ

ＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓ，２０００，１５（３）：

４３ｌ－４３８．

［２］ＲＯＤＦＩＧＵＥＺＰ，ＳＭＮＺＬ，ＢＥＲＧＡＳＪ．Ｓｙｎｃｈｒｏｎｏｕｓ

ｄｏｕｂｌｅｒｅｆｅ－

ｌｔｎｃｅ

ｆｒａｎｌｅＰＬＬａｐｐｌｉｅｄ

ｔｏａ

ｕｎｉｆｉｅｄ

ｐｏｗｅｒ

ｑｕａｌｉｔｙｃｏｎｄｉｔｉｏｎｅｒ

［Ｃ］∥ｌＯｔｈＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ

ｏｎ

Ｈａｒｍｏｎｉｅｓａｎｄ

Ｑｔｌａｌｉｔｙ

ｏｆＰｏｗｅｒ．Ｒｉｏｄｅ

Ｊａｎｅｉｒｏ，Ｂｒａｚｉｌ：［ｓ．ｎ．］，２００２：６１４－６１９．

［３ｊＴＩＭＢＵＳＡＶ，ＨＳＥＲＲＥＭ，ＢＬＡＡＢＪＥＲＧＦ，ｅｔａ１．Ｐｕａｌｇｏｒｉｔｈｍ

ｆｏｒ

ｐｏｗｅｒ

ｇｅｎｅｒａｔｉｏｎｓｙｓｔｅｍｓ

ｒｏｂｕｓｔ

ｔｏ咖ｄｆａｕｌｔｓ［ｃ］／／Ｐｍｃｅｅ－

ｄｉｎｇｓｏｆＩＥＥＥ

ＰＥＳＣ（ＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓＳｐｅｃｉａｌｉｓｔｓＣｏｎｆｅｒｅｎｃｅ）

Ａｎｎｕａｌ

Ｍｅｅｔｉｎｇ．Ｊｅｊｕ，Ｃｏｒｅａ：ＩＥＥＥ，２００５：７－１０．

［４］周国梁，石新春，付超．三相电压畸变条件下软件锁相环分析与

实现！Ｊ］．电力电子技术，２００７，４１（７）：４７－４９．

ＺＨＯＵ

Ｇｕｏｌｉａｎｇ，ＳＨＩＸｉｎｃｈｕｎ，ＦＵ

Ｃｈａｔ．Ｏｐｅｒａｔｉｏｎｏｆ

ａ

ｓｏｆｔｗａｒｅ

ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐｕｎｄｅｒｄｉｓｔｏｒｔｅｄｔｈｒｅｅ－ｐｈａｓｅｖｏｌｔａｇｅｉＪ］．Ｐｏｗｅｒ

Ｅｈｃｔｒｏｎｉｃｓ，２００７．４１（７）：４７．４９．

［５］龚锦霞，解大，张延迟．三相数字锁相环的原理及性能［Ｊ］．电工

技术学报，２００９，２４（１０）：９４—９９．

ＧＯＮＧ

Ｊｉｎｘｉａ，ＸＩＥ

Ｄａ。ＺＨＡＮＧ

Ｙａｎｅｈｉ．Ｐｒｉｎｃｉｐｌｅ

ａｎｄ

ｐｅｒｆｏｒ－

ｒａｃｅ

ｏｆｔｈｅｔｈｒｅｅ—ｐｈａｓｅｄｉｇｉｔａｌｐｈａｓｅ－ｌｏｃｋｅｄｌｏｏｐ［Ｊ］．Ｔｒａｎｓａｃ－

ｔｉｏｎｓ

ｏｆＣｈｉｎａＥｌｅｃｔｒｏｔｅｃｈｎｉｅａｌ

Ｓｏｃｉｅｔｙ，２００９，２４（１０）：９４－９９．

［６］胡寿松．自动控制原理［Ｍ］．北京：科学出版社，２００１：１９２．２０４．［７］ＫＡＵＲＡ

Ｖ，ＢＬＡＳＫＯ

Ｖ．Ｏｐｅｒａｔｉｏｎ

ｏｆ

ａ

ｐｈａｓｅｌｏｃｋｅｄ

ｌｏｏｐ

ｓｙｓｔｅｍ

ｕｎｄｅｒｄｉｓｔｏｒｔｅｄｕｔｉｌｉｔｙｅｏｎｄｉｔｉｏｎｓ［Ｊ］．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ

ｏｎ

Ｉｎｄｕｓｔｒｙ．Ａｐｐｌｉｃａｔｉｏｎｓ，１９９７．３３（１）：５８—６３．

［８］ＤＪＯＫＩＥＢ．ＳＯＥ．Ｐｈａｓｅ

ｍｅａｓｕｒｅｍｅｎｔｏｆ

ｄｉｓｔｏｒｔｅｄｐｅｒｉｏｄｉｃｓｉｇｎａｌｓ

ｂａｓｅｄ

ｏｎ

ｎｏｎｓｙｎｃｈｍｎｏｕｓｄｉｇｉｔａｌ

ｆｉｌｔｅｒｉｎｇ［Ｊ］．ＩＥＥＥＴｒａｎｓｏｎＩｎｓｔｒｕｍ

Ｍｅａｓ，２００１，５０（４）：８６４—８６７．

［９１何鸣明．不对称电网故障下ＰＷＭ整流器的控制策略的研究［Ｄ］．

杭州：浙江大学电气工程学院．２００６．

ＨＥ

Ｍｉｎｇｍｉｎｇ．Ｓｔｕｄｙ

ｏｎ

ｃｏｎｔｒｏｌ８ｃｈｅｍｅｆｏｒＰＷＭｒｅｃｔｉｆｉｅｒｕｎｄｅｒ

ｇｅｎｅｒａｌｉｚｅｄｕｎｂａｌａｎｃｅｄｇｒｉｄ

ｃｏｎｄｉｔｉｏｎｓ［Ｄ］．Ｈａｎｇｚｈｏｕ：Ｚｈｅｊｉａｎｇ

Ｕｎｉｖｅｒｓｉｔｙ，２００６．

［１０］ＰＡＳＣＡＬＲ，ＨＥＲＶＥＰ．ＪＥＡＮ?ＰＡＵＬＬ．ＲｅｇｕｌａｔｉｏｎｏｆａＰＷＭ

ｒｅｃｔｉｆｉｅｒｉｎｔｈｅｕｎｂａｌａｎｃｅｄｎｅｔｗｏｒｋｓｔａｔｅｕｓｉｎｇａｇｅｎｅｒａｌｉｚｅｄ

ｍｏｄｅｌ［Ｊ］．ＩＥＥＥ

Ｔｒａｎｓ

ｏｎ

Ｐｏｗｅｒ

Ｅｌｅｃｔｒｏｎｉｃｓ，１９９６，ｌｌ（３）：

４９５．５０２．

（编辑：柏英武）

作者简介：

吉正华（１９８２一）．男，江苏南通人，助理工程师，硕士，研究

方向为电力电子技术在电力系统中的应用（Ｅ－ｍａｉｌ：

韦芬卿（１９８４一），女．广西南宁人，助理工程师，硕士，研究方向为电力系统仿真及应用：

杨海英（１９８０一），男，安徽安庆人，助理工程师，硕士，研

究方向为电力电子技术在电力系统中的应用。

ｊｉｚｈｅｎｇｈｕａ＠ｓｇｅｐｒｉ．ｓｇｃｃ．ｃｏｍ．ｅｎ）；

基于dq变换的三相软件锁相环设计

作者：作者单位：刊名：英文刊名：年，卷(期：

吉正华，韦芬卿，杨海英， JI Zhenghua， WEI Fenqing， YANG Haiying

吉正华,杨海英,JI Zhenghua,YANG Haiying(国电南瑞科技股份有限公司,江苏,南京,210061 ，韦芬卿,WEI Fenqing(国网电力科学研究院,江苏,南京,210003电力自动化设备

ELECTRIC POWER AUTOMATION EQUIPMENT2011,31(4

参考文献(10条

1. PASCAL R;HERVE P;JEAN-PAUL L Regulation of a PWM rectifier in the unbalanced network state using ageneralized model 1996(03

2. 何鸣明不对称电网故障下PWM整流器的控制策略的研究 2006

集成电路课程设计——锁相环CD4046设计频率合成器

集成电路课程设计——锁相环CD4046设计频率合成器

集 成 电 路 实 验 报 告 学号：110800316 姓名：苏毅坚指导老师：罗国新 2011年1月

锁相环CD4046设计频率合成器 实验目的：设计一个基于锁相环CD4046设计频率合成器 范围是10k~100K，步进为1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率 f1，经固定分频后（M分频） 得到基准频率f1’，输入锁相环 的相位比较器（PC）。锁相环 的VCO输出信号 经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，就可以得到一系列的输出频率 f2。 设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。

（二）、N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻 （三）、1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。如下图所示： （四） 4046锁相环的设计 锁相环4046为主芯片。电路图如下：500Hz 信号从14脚输入。 3脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。 锁相环参数设计 本设计中，M固定，N可变。基准频率f’1 定为1KHz，改变N值，使N=1~999，则可产生

锁相环电路设计

锁相环的原理 2007-01-23 00:24 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的 输入信号与部的振荡信号同步，利用锁相环 路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成u D（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压u C（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： （8-4-1） （8-4-2） 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压u D为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压u C （t）。即u C（t）为： （8-4-3） 式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：

基于锁相环的FM发射机设计(高频电子线路课程设计)(附程序)

通信线路课程设计报告 基于锁相环的FM发射机设计与总结报告 学院计算机与电子信息学院 专业 班级 小组成员

摘要 本设计利用基于晶体管设计的科皮斯振荡器，通过控制电压达到控制FM和PLL，最大限度的实现了调频（FM）发射机的功能。该发射机的发射功率为500mW，可调频率在88~108MHz之间，传输距离在200米左右。通过本课程设计，达到了学习高频电子线路的目的。 Abstract The design of Kepi Si-based transistor oscillator design, by controlling the voltage to control the FM and PLL, maximum to achieve the FM transmitter function. The transmitter's transmission power is 500mW, adjustable between 88 ~ 108MHz frequency, transmission distance of 200 meters. Through the curriculum design to achieve the purpose of studying high-frequency electronic circuits.

一、整体方案论证 本设计使用基于晶体管T1设计的Colpitts振荡器。这是一种通过控制电压从而达到控制FM和PLL控制的方案。为了获得良好的工作效果，T1晶体管本应该为HF晶体管。但是在本例中，我选用了既便宜又通用的BC817晶体管。该振荡器需要利用LC震荡电路来达到良好的谐振效果。在本例中，LC振荡电路由C1、C2、C2、L1以及变容二极管BB139组成。由图可见电感线圈平行于由C1、C2串联组成的电路，变容二极管和C3有相同的组成方法。图中易知，C3的值决定了VCO的调节范围，即C3的值越大，VCO 的电压调节范围也就越大。由于变容二极管的容量受到加在它两边的电压的控制，因此她的容积收到电压变化的影响。因此，电压的变化将直接决定震荡频率的变化。

浅析电子电路设计制作的常用调试方法与步骤

龙源期刊网 https://www.wendangku.net/doc/3d1226381.html, 浅析电子电路设计制作的常用调试方法与步骤 作者：余忠君 来源：《课程教育研究·学法教法研究》2018年第15期 【摘要】调试是电子电路制作设计中的一个至关重要组成部分，它是连接理论与实际的 桥梁，电路设计只有通过了调试，达到了预定的要求，才是一个完整的合格设计。本文对电子电路设计的常用调试方法及其步骤进行了一定的分析，以此提升电子电路设计的制作水平。 【关键词】电子电路设计；调试方法；调试步骤；调试仪器 【中图分类号】TN702 【文献标识码】A 【文章编号】2095-3089（2018）15-0039-02 引言 随着社会经济的不断发展，电子事业也在不断的发展进步，而电子电路的设计制作是电子事业中必不可少的一部分。但即使在设计前做好了充分的准备，设计过程中也很认真，但依然可能发生各种非正常现象，使设计结果与设计要求有出入，不能完成预期的逻辑功能[1]。所以，在设计中我们需要对设计进行调试，以此来发现设计中存在的不足，加以改进，使整个设计更加完善，达到预期的要求。 一、电子电路设计制作常用调试仪器 在电子电路设备调试的主要设备中包括：示波器、万用表和信号发生器三大主要部分组成[2]，在调试工作之前，我们应该对这些仪器有一定的了解。 1.示波器。 它是用来测量交流电或脉冲电流波的形状的电子测量仪器。它具有较好的灵敏度，但是精确度比较低，所以使用的示波器的频带必须大于被测信号的频率。 2.万用表。 它又可以称为复用表、多用表、繁用表等，它的主要作用是测量交直流电压、电流、电阻和音频电平以及二极管三极管参数等。万用表分为指针式万用表和数字万用表，目前广泛使用的是数字万用表。

锁相环应用电路仿真

高频电子线路实训报告锁相环路仿真设计 专业 学生姓名 学号 2015 年 6 月24日

锁相环应用电路仿真 锁相环是一种自动相位控制系统，广泛应用于通信、雷达、导航以及各种测量仪器中。锁相环及其应用电路是“通信电子电路”课程教学中的重点容，但比较抽象，还涉及到新的概念和复杂的数学分析。因此无论是教师授课还是学生理解都比较困难。为此，我们将基于Multisim的锁相环应用仿真电路引入课堂教学和课后实验。实践证明，这些仿真电路可以帮助学生对相关容的理解，并为进行系统设计工作打下良好的基础。锁相环的应用电路很多，这里介绍锁相环调频、鉴频及锁相接收机的Multisim仿真电路。 1.锁相环的仿真模型 首先在Multisim软件中构造锁相环的仿真模型(图1)。基本的锁相环由鉴相器(PD)、环路滤波器(I P)和压控振荡器(VCO)三个部分组成。图中，鉴相器由模拟乘法器A 实现，压控振荡器为V3，环路滤波器由R1、C1构成。环路滤波器的输出通过R2、R3串联分压后加到 压控振荡器的输入端，直流电源V2用来调整压控振荡器的中心频率。仿真模型中，增加R2、R3及的目的就是为了便于调整压控振荡器的中心频率。 图1 锁相环的仿真模型 2.锁相接收机的仿真电路 直接调频电路的振荡器中心频率稳定度较低，而采用晶体振荡器的调频电路，其调频围又太窄。采用锁相环的调频器可以解决这个矛盾。其结构原理如图2所示。

图2 锁相环调频电路的原理框图 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外，也就是说，锁相环路只对慢变化的频率偏移有响应，使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。而随着输人调制信号的变化，振荡频率可以发生很大偏移。 图3 锁相环调频的仿真电路 根据图2建立的仿真电路如图3所示。图中，设置压控振荡器V1在控制电压为0时，输出频率为0；控制电压为5V时，输出频率为50kHz。这样，实际上就选定了压控振荡器的中心频率为25kHz，为此设定直流电压V3为2.5V。调制电压V4通过电阻Rs接到VCO的输人端，R实际上是作为调制信号源V4的阻，这样可以保证加到VCO输人端的电压是低通滤波器的输出电压和调制电压之和，从而满足了原理图的要求。本电路中，相加功能也可以通过一个加法器来完成，但电路要变得相对复杂一些。 VCO输出波形和输人调制电压的关系如图4所示。由图可见，输出信号频率随着输人信号的变化而变化，从而实现了调频功能。

锁相环电路

手机射频部分的关键电路----锁相环电路 锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。 目前通信终端设备中对频率的稳定采用的是频率合成CSYN技术。频率合成的基本方法有三种：第一种直接频率合成；第二种锁相频率合成(PLL)；第三种直接数字频率合成(DDS)。由于锁相频率合成技术在电路设计方面(简单)，成本方面控制灵敏度方面，频谱纯净度方面等。都要胜于直接频率合成，与直接数字频率合成。所以被移动通信终端设备广范采用。它在手机电路中的作用是控制压控振荡器输出的频率，相位与基准信号的频率，相位保持同步。 锁相坏电路的构成与工作原理： 1、构成：它是由鉴相器(PD)低通滤波器(LPF) 压控振荡器(VCO)三部分组成。 鉴相器：它是一个相位比较器。基准频率信号和压控振荡器输出的取样频率在其内部 进行相位比较，输出误差电压。 低通滤波器：是将鉴相器输出的锁相电压进行滤波，滤除电流中的干扰和高频成分。得到一个纯净的直流控制电压。 压控振荡器：产生手机所要的某一高频频率。 （注：SYNEN、SYNCLK、SYNDATA来自CPU控制分频器，对本振信号进行N次分频）。 当VCO产生手机所须的某一高频频率。一路去混频管，另一路反馈给锁相环，中的分频器进行N次分频。在这里为什么要进行N次分频呢？首先要说明一下基准频率与VCO振荡取样频率在鉴相要满足3个条件。 ①频率相同。②幅度相同。③相位不同。为了满足鉴相条件，所以在电路中设置了分 频器。VCO振荡频率取样信号送入分频器完成N次分频后，得到一个与基准频率相位不同，但频率

集成电路锁相环设计报告

锁相环CD4046设计频率合成器 ------集成电路考试实验设计报告 学校：福州大学 学院：物理与信息工程学院 班级：09级信息工程类2班 姓名：吴志强学号：110900636 姓名：吴鑫学号：110900635

目录 一、设计和制作任务 (3) 二、主要技术指标 (3) 三、确定电路组成方案 (3) 四、设计方法 (3) （一）、振荡源的设计 (3) （二）、N分频的设计 (3) （三）、10HZ标准信号源设计（即M分频的设计） (5) 五、锁相环参数设计 (6) 六、调试步骤 (6) 七、参考文献 (7) 附录：各芯片的管脚图 (7)

锁相环CD4046设计频率合成器 一、设计和制作任务 1．确定电路形式，画出电路图。 2．计算电路元件参数并选取元件。 3．组装焊接电路。 4．调试并测量电路性能。 5．写出课程设计报告书 二、主要技术指标 1．频率步进 10Hz 2．频率范围：1kHz—10kHz 3．电源电压 Vcc=5V 三、确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频） 后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。 四、设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 （二）、N分频的设计 用三片4522组成1——10kHZ频率合成器 CD1522的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1

【原创】锁相环PLL制作与调试要点.

基于MC145152+MC12022+MC1648L+LM358 的锁相环电路 一、MC145152（鉴相器） MC145152－2 芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1 芯片的改进型。主要具有下列主要特征： （1）它与双模（P／（P＋1））分频器同时使用，有一路双模分频控制输出MC。当MC 为低电平时，双模分频器用（P＋1）去除；当MC 为高电平时，双模分频器用模数P 去除。 （2）它有 A 计数器和N 计数器两个计数器。它们与双模（P／（P＋1））分频器提供了总分频值（NP＋A）。其中，A、N 计数器可预置。N 的取值范围为3～1023，A 的取值范围为0～63。A 计数器计数期间，MC 为低电平；N 计数器计数（N－A）期间，MC 为高电平。 （3）它有一个参考振荡器，可外接晶体振荡器。 （4）它有一个R计数器，用来给参考振荡器分频，R计数器可预置，R的取值范围：8，64，128，256，512，1024，1160，2048。设置方法通过改变RA0、RA1、RA2的不同电平，接下来会讲到。 （5）它有两路鉴相信号输出，其中，ФR、ФV 用来输出鉴相误差信号，LD 用来输出相位锁定信号。 MC145152－2 的供电电压为3．0 V～9．0 V，采用28 脚双列封装形式。MC145152－2的原理框图如图1 所示 MC145152－2 的工作原理：参考振荡器信号经R 分频 器分频后形成fR 信号。压控振荡器信号经双模P/(P＋ 1)分频器分频，再经A、N 计数器分频器后形成fV 信 号，fV＝fVCO/(NP＋A)。fR 信号和fV 信号在鉴相器中 鉴相，输出的误差信号（φR、φV）经低通滤波器形成 直流信号，直流信号再去控制压控振荡器的频率。 当整个环路锁定后，fV＝fR 且同相，fVCO＝（NP＋A） fV＝（NP＋A）fR，便可产生和基准频率同样稳定度和 准确度的任意频率。原理框图如右图：

模拟锁相环实验报告

实验一 模拟锁相环模块 一、实验原理和电路说明 模拟锁相环模块在通信原理综合实验系统中可作为一个独立的模块进行测试。在系统工作中模拟锁相环将接收端的256KHz 时钟锁在发端的256KHz 的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。 f 0=256K H z 64K H z U P 04U P 03B U P 02 U P 01512K H z 分频器÷4 分频器÷8 H D B 3 环路 滤波器 放大器图 2.1.1 模拟锁相环组成框图 T P P 02T E S T 跳线器K P 02V C O T P P 03T P P 06 T P P 04T P P 05 256K b itp s T P P 07带通滤波器 T P P 01 U P 03A 64K H z 该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D 触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz ）组成。在UP01内部有一个振荡器与一个高速鉴相器组成。该模拟锁相环模块的框图见图2.1.1。因来自发端信道的HDB3码为归零码，归零码中含有256KHz 时钟分量，经UP03B 构成中心频率为256KHz 有源带通滤波器后，滤出256KHz 时钟信号，该信号再通过UP03A 放大，然后经UP04A 和UP04B 两个除二分频器（共四分频）变为64KHz 信号，进入UP01鉴相输入A 脚；VCO 输出的512KHz 输出信号经UP02进行八分频变为64KHz 信号，送入UP01的鉴相输入B 脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。正常时，VCO 锁定在外来的256KHz 频率上。 模拟锁相环模块各跳线开关功能如下：

基于锁相环的频率合成电路设计

基于锁相环的频率合成电路设计 0 引言 锁相环简称PLL，是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。自从20 世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。如今，PLL 技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得。随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。 1 锁相环及频率合成器的原理 1．1 锁相环原理 PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。PLL通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，PLL组成的原理框图如图1所示。 PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图2所示。

声音传输系统的设计——课程设计

电子技术课程设计说明书 题目：声音传输系统 学生姓名：陈君 学号： 200906040215 院（系）：电气与信息工程学院 专业：测控技术与仪器 指导教师：戴庆瑜 2011 年 11 月18日

目录 1 选题背景................................................................................................................................ 1．1 指导思想 (1) 1．2 方案论证 (1) 1．3 基本设计任务 (1) 1．4 发挥设计任务 (1) 1．5电路特点 (2) 2 电路设计................................................................................................................................ 2.1 总体方框图 (3) 2.2 工作原理 (3) 3 各主要电路及部件工作原理................................................................................................ 3.1 555构成多谐振荡器简要说明 (4) 3. 2音频功率放大器LM386简要说明 (4) 3.3LM567简要说明 (5) 4 原理总图 (6) 5 元器件清单 (6) 6 调试过程及测试数据............................................................................................................ 6.1 通电前检查 (7) 6.2 通电检查 (7) 6.2.1电源的检查 (7) 6.2.2 555输出电路调试 (7) 6.2.3 LM386的调试 (7) 6.2.4 LM567的调试 (7) 6.3 结果分析 (7) 7 小结 (7) 8 设计体会及今后的改进意见 (11) 8.1 体会 (7) 8.2 本方案特点及存在的问题 (8) 8.3 改进意见 (8) 参考文献 (8)

基于Matlab的数字锁相环的仿真设计

基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流

PLL(锁相环)电路原理及设计 [收藏]

PLL(锁相环)电路原理及设计[收藏] PLL(锁相环)电路原理及设计 在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。此一技术常使用于收音机，电视机的调谐电路上，以及CD唱盘上的电路。 一PLL(锁相环)电路的基本构成 PLL(锁相环)电路的概要 图1所示的为PLL(锁相环)电路的基本方块图。此所使用的基准信号为稳定度很高的晶体振荡电路信号。 此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO (Voltage Controlled Oscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时，便会产生相位误差信号输出。 (将VCO的振荡频率与基准频率比较，利用反馈电路的控制，使两者的频率为一致。) 利用此一误差信号，可以控制VCO的振荡频率，使VCO的相位与基准信号的相位(也即是频率)成为一致。 PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于，基准振荡器大多为使用晶体振荡器，因此，高频率振荡器的频率稳定度可以与晶体振荡器相比美。 只要是基准频率的整数倍，便可以得到各种频率的输出。 从图1的PLL(锁相环)基本构成中，可以知道其是由VCO，相位比较器，基准频率振荡器，回路滤波器所构成。在此，假设基准振荡器的频率为fr，VCO的频率为fo。 在此一电路中，假设frgt;fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD 会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果frlt;fo时，会产生负脉波信号。

现代测试课程设计正文(高速数字锁相环路设计)

西华大学课程设计说明书
前 言
锁相环路（PLL）是一个相位误差控制系统，是将输入信号（参考信号）和输出信号之间 的相位进行比较，产生相位误差电压来调整输出信号的相位，使输出信号频率与参考信号频 率相同。 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号 的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振 荡器和 M 倍分频等模块组成的一个反馈环路。输入的被锁信号首先与同步倍频信号经过 M 倍 分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性， 它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号 输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的 同步倍频信号的频率就是其输入的被锁信号频率的 M 倍。假如被锁信号在输入鉴相模块之前 又先被分频了 L 倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的 M/L 倍。 锁相环路的应用十分广泛。在稳频技术中的应用，如：锁相倍频器，锁相分频器，锁相 混频器，锁相合成器等；在调制解调技术中的应用，如：锁相调频和鉴频，同步检波等。除 了以上所介绍的锁相环路的应用外，它还应用于空间技术（例如，由于各种原因使地面接收 的空间信号十分微弱，采用锁相接收机可使接收机接收微弱空间信号的能力大大加强）等方 面。由于锁相环路易集成化，锁相环路已成为继集成运放之后，又一个用途广泛的多功能集 成电路。 目前锁相环应用广泛，比如：在通信中应用于调制解调自动频率微调等系统；在雷达中 应用于天线自动跟踪与精密辅角偏转测量等系统；在空间技术中主要应用于测速定轨、测距 与遥测数据获取等系统；在电视机中应用于电视机同步、门限扩展解调的同步检波。
1

电子电路设计常用调试方法与步骤 王永海

电子电路设计常用调试方法与步骤王永海 发表时间：2018-05-15T10:38:08.590Z 来源：《基层建设》2017年第35期作者：王永海 [导读] 摘要：电子电路设计、调试基于理论结合实践,即使按照电路参数的理论进行安装,也会因各种复杂的情况,测量结果令人不满意,因此需要进一步对安装的电子设备进行测试和调整,缺乏正确的设计方案之前,采取一些措施改善,使设备达到电子电路系统所要求的技术指标。 中国电子科技集团公司第49研究所黑龙江哈尔滨 150001 摘要：电子电路设计、调试基于理论结合实践,即使按照电路参数的理论进行安装,也会因各种复杂的情况,测量结果令人不满意,因此需要进一步对安装的电子设备进行测试和调整,缺乏正确的设计方案之前,采取一些措施改善,使设备达到电子电路系统所要求的技术指标。本文介绍了电子电路设计的原理，并提出了电子线路的设计、调试方法和步骤。 关键词：电子电路；调试方法；设计；步骤 电子电路的设计与调试是理论与实践相结合的一个重要阶段。一个性能更好的电子器件，即使按照电路参数的理论设计安装，也往往难以达到预期的性能指标。这是因为人们在设计时,不可能全面考虑各种复杂的客观因素(如组件的误差值、设备参数的分散性、分布参数的影响等),必须通过一个测试安装和调整后,发现和纠正设计方案的缺点,然后采取相应的措施改善,使该设备达到预期的技术指标。 一、电子电路设计的原理 电子电路的设计具有相关的工作原理和原则，相关工作的设计按一定的制度和规律进行，以实现对工作体系的完善需求。首先，电子电路工作原理的设计，相关内容的设计需要符合整体性的要求，在实际的设计工作中为每个节点的电路工作进行监督和功能实践。其次，设计的工作应确保具体功能的实现，并对各线路的工作功能进行详细的划分。此外，还应进行电路设计的优化选择，以保证电路设计的稳定性和完善性，在实际工作应用中具有可靠的特点。最后，要考虑市场经济的价值和效益需求，进行成本效益的研究分析，最终完成设计。 二、电子电路常用的设计方式 日常生活和大型社会项目中，总有一些功能，需要在电子电路中设计和实现。在电子电路的设计中，如市面上有性价比合适的设备，便选用市面上的设备，因为这些设备在出厂前就已经进行了测试。然而，在大多数情况下，合适的设备很难找到，所以需要自行设计和制作电子线路。从各种各样的电子元器件选择正确的电路组装组件,在组合的过程中如何使最后的电子电路满足实际生产的需要,并满足简单、简洁的原则,因此还需在设计过程中查阅有关资料。 1、明确电子电路系统的设计要求。设计师应对产品的要求、性能、指标和目的有一个详细的了解。为了保证电子线路设计的精准性，重要的是要使参数在测量元件时准确。如果某些部件的参数无法测量，那么在设计方案中留出一定数量的剩余。设计师在提出设计方案前需要深入研究、大量调查，经过具体的分析考虑，明确的结论出完成电子线路系统的设计任务及其指标。 2、总体设计方案的选择。在电子电路的设计中，根据系统任务的要求和条件，以及设计者掌握知识技能、信息、资源的要求，最终设计出几种不同的整体设计方法。总体规划合理、可靠，具有经济、简单、功能齐全、技术先进等优点。征求各方的建议，并考虑最终的选择。在描述设计的设计时，没有必要非常详细，一般把有把握的部分表示出来，设计方案的工作流程用框图表达出来。准确地描述了该方案的原理和各单元的功能以及它们之间的连接。 3、各单元电路的设计要求、器件选择和参数计算。1)单元的设计。设计电路的第一步是确定单元电路需要完成的功能与设备之间的关系，它指的是设备的整体设计和参数要求。在此之前，获得各主要单元的性能要求。在具体单位的设计中，其他更好的电路可以作为参考，当然，也可以有创新或改进的想法，但要使每一个单元都符合性能要求。为了使电路在整体设计和完成电路中尽可能的简单和有效，我们必须阅读更多相关的材料，拓宽我们的水平。电子电路系统设计的难点在于参数的计算。首先，我们需要了解电路的工作原理和性能要求，然后使用公式获得所需的参数值，为整体设计提供细节。当计算参数时，满足要求的参数并不是唯一的参数。相反，设计师根据成本、体积等来选择它们。 三、电子电路设计常用调试步骤 电子电路设计常见的调试步骤为四步，分别是线路检查、电气检查、功能测试和指标检测。 1、线路检查。线路检查的调试目的主要有两方面，一是检查线路是否正常连接，是否有多、少线或错线的现象。需要特别注意检查地线连接和电源连接正确性,一般情况下,是以和电路设计图纸进行对照性的检查,依据相应的顺序进行逐步、逐级的检查,需要确保检查清楚,确保无渗漏现象,可以标记在图纸已经检查的路线，以确保检查的全面性、有效性;另一方面,连接组件的正确性检查。例如：电解电容的极性和二极管的极性都被检测到集成电路和三极管的每个引脚的正确连接。在检查过程中，有必要拉出可以焊接的部件，以确保其有效的焊接。 2、通电检查。一般的电气检查主要是检查连接到电源的电子线路。在正常情况下,目前的检验不是访问任何信号源,在插入电源后,观察电子电路是否有任何异常情况,例如：火花放电、白烟、气味等,在确保所有组件所需的电力没有发热、发烫的情况下,如果有这些情况也不要着急,需要及时关掉电源,然后退出故障元器件,并根据故障的类型使用相关的处理方式在排除故障之后再进入电源进行测试。在再次接入时需要注意元器件的引脚连接是否正确,然后再检测集成块引脚的电源电压值是否处于正常状态,在保障为正常状态下再接入电子电路接通电源再实行一次通电检查。 3、功能检测。功能检测一般不连接到任何信号源。对于模拟电路来说，功能检测的检测内容主要是电路静态工作参数值的合理性检测。例如：组件检测的工作状态是否正常的放大器的放大功能区域;数字电子电路,主要是检测电压值在每个门的输入和输出终端的电瓶电压值的合理性,并分析逻辑关系是否正确。鉴于运算放大器，除了需要检查正负电的功率外，还需要检查一下衰减电路，是否存在零点漂移的情况，如有必须切断电源并整改。功能测试的电路还需要输入接入一定的幅度、频率的信号源,并使用双踪示波器记录输入和输出信号的幅值、频率、放大效应、相位关系和波形形状等数值,在测试的过程中需要逐层逐级完成,从而实现全面的电子电路功能测试。 4、指标检测。指标检测是整个调试的最后一步，经过前三步的测试后，基本上可以保证电子线路正常工作，之后是测试电子线路的应用效果。在指标监测中，需要对相关的参数指标进行测试，以满足设计的实际需求。准确的记录整个检测中显示的数据,并进行综合分析,最后总结电子电路的工作指标,明确电路的参数指标符合有关要求,如不符合要求,首先需要设计图纸审查,以确保图纸的合理性,然后对电子电

集成电路课程设计——锁相环

集 成 电 路 实 验 报 告 学号：110800316 姓名：苏毅坚指导老师：罗国新 2011年1月

锁相环CD4046设计频率合成器 实验目的：设计一个基于锁相环CD4046设计频率合成器 范围是10k~100K，步进为1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率f1， 经固定分频后（M分频）得到 基准频率f1’，输入锁相环的相 位比较器（PC）。锁相环的VCO 输出信号经可编程分频器（N分频） 后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率) 当N变化时，就可以得到一系列的输出频率f2。 设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf 使 F1工作于线性放大区。晶体的等效 电感，C1、C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 F1、F2、F3使用CD4049。 （二）、N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻

（三）、1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。如下图所示： （四） 4046锁相环的设计锁相环4046为主芯片。电路图如下：500Hz 信号从14脚输入。3 脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。 本设计中，M固定，N可变。基准频率f’1 定为1KHz，改变N值，使N=1~999，则可产生 f2=1KHz—999KHz的频率范围。 锁相环锁存范围： fmax=100KHz fmin=1KHz

简述锁相环

南京机电职业技术学院 毕业设计(论文) 题目 40MHz简易锁相环的设计 系部电子工程系专业电子信息技术工程 姓名王鑫学号 G1210145 指导教师吕彬森 2015 年 04 月09日

摘要 在无线收发信机电路中，除了发射机和接收机外，还有一个非常重要的部分就是本地振荡电路。为了保证本地振荡模块输出信号的频率稳定性和较低的相位噪声，通常本振采用锁相环技术来实现，特别在无线通信领域。 本文阐述了锁相环的基本结构和工作原理，从锁相环稳定性的角度出发，给出了无线通信电路中使用40MHz 锁相环的电路设计，并且将方案中锁相环电路进行了仿真，最终满足40MHz 锁相环的设计要求。 关键词：锁相环；鉴相器；压控振荡器

Abstract（外语专业的需要） 【英文摘要正文输入】 In the wireless transceiver circuit, in addition to the transmitter and the receiver, there is a very important part of the local oscillator circuit is. In order to ensure the stability of the local oscillator module, output signal frequency and low phase noise, the vibration by using phase locked loop technique, especially in the field of wireless communications. This paper introduces the basic structure and working principle of the phase-locked loop PLL, starting from the stability of the 40MHz PLL circuit design is given of the use of wireless communication circuit, and the scheme of PLL circuit simulation, and ultimately meet the design requirements of 40MHz phase locked loop. Keywords: Attenuation network; Attenuation quantity; Amplifier; broadband

电子电路设计常用调试方法与步骤研究.docx

电子电路设计常用调试方法与步骤研究当前，随着社会经济的不断发展和科学技术的不断进步，我国的电子行业已在市场经济领域中得到了大规模的发展，同时也得到了广泛的应用。其中，对于电子设备来说，电子电路的设计是其中的一个关键性内容，为了有效地满足社会对电子行业的需求，人们对电子电路的设计质量也提出了更高的要求，而电力的调试工作作为电子电路设计中的一个核心内容，重视和完善电路的调试工作便显得尤为重要，其对优化电子电路的设计质量具有非常重要的影响。 1电子电路设计常用的调试方法 电子电路设计常用的调试方法主要有两种，即分别为分块调试法和整体调试法。下面主要对此两种方法进行了一定的分析。 1.1分块调试法 在进行电子电路设计时，分块调试法的应用主要是将整个电子电路按照一定的规律分成不同类型的模块，然后再对每个模块进行调试。通常情况下，其主要是按照电路的不同功能进行划分的，由此则可以对不同电路部分的性能进行单独地调试。其中，在实际调试作业过程中，为了保障电子电路分块的科学合理性以及调试工作的正常开展，相关工作人员应首先对电子电路的工作方式、工作原理进行具体地掌握，然后在实际的调试过程中应严格按照电路的信号流通线路进行具体地划分，从而便可以将电子电路划分成多个级别。在此前提下，工作人员则可以对电子电路进行一级一级地作业，以更加有效地完成对电子电路的调试。此外，分块调试法还适用于边安装边调试的情况下，

即在整个电子电路中每安装完一个模块就可以对其进行相应的调试工作。与在电子电路安装完毕之后再进行分块调试的模式相比较的话，虽然该调试方式会在一定程度上增加调试工作的难度，但是该工作的效果却是比较理想的，其不仅可以在电力电路安装的过程中立即发现其间可能存在的故障模块，且当电子电路安装完毕之后，与之相对应的调试作业也便同时完成了。在实际作业过程中，分块调试法常被普遍应用于较小的电路中。 1.2整体调试法 与分块调试法不同，整体调试法主要是在整个电子电路都安装完毕之后再对其进行一次性地总调试，而并不对每一模块进行单独地调试。一般情况下，整体调试法常被应用于结构简单的电子电路中，但其也可以取得良好的调试效果，尤其是对于一些无法分块调试的产品来说，整体调试法的应用在其中具有着极其重要的意义。 2电子电路设计常用的调试步骤 在对整个电子电路进行调试的作业时，相关工作人员需掌握具体的调试方法和调试步骤，以保证调试工作的正常开展。其中，在进行电子电路调试工作之前，其需做好相应的准备工作。①工作人员需准备好相关性的技术文件，这是保证调试工作正常运行的首要内容，如准备好电子电路的线路图、电力系统的设计原理、设计说明书等文件，这些重要的文件都可以为调试工作提供良好的理论依据。②在进行调试工作时，其也需要借助相应的仪器设备，因此工作人员需准备好相应的使用仪器。一般情况下，调试工作的开展需要的仪器工具