华中科技大学 组成原理实验报告 运算器组成实验

课程实验报告课程名称：计算机组成原理

专业班级：信息安全1003班

学号：U201014669

姓名：蒋志斌

同组成员：张源信

报告日期：2012年5月

计算机科学与技术学院

目录

一、实验名称 (3)

二、实验目的 (3)

三、实验设备 (3)

四、实验任务 (3)

五、预备知识 (4)

1、运算器的相关知识 (4)

2、注意事项： (4)

六、设计思路、电路实现与电路分析说明 (4)

1、任务分析 (4)

2、设计思路 (6)

3、电路实现与详细分析说明 (7)

七、实验结果的记录与分析 (9)

八、实验中碰到的问题及解决办法 (10)

九、收获与体会 (10)

十、参考书目 (11)

一、实验名称

实验名称：运算器组成实验

二、实验目的

1、掌握带累加器的运算器实验

2、掌握溢出检测的原理及实现方法

3、理解有符号数和无符号数运算的区别

4、理解基于补码的加\减运算实现原理

5、熟悉运算器的数据传输通路

6、利用74181和74182以及适当的门电路和多路选择器设计一个运算，要求支持有符号数和无符号数的运算支持补码加减法运算，支持有符号数溢出检测等功能

三、实验设备

JZYL—Ⅱ型计算机组成原理实验仪一台

芯片：74LS181运算器芯片2片

74LS373 8D锁存器3片

四、实验任务

自己设计一个电路和利用实验参考电路进行实验，实验要求先将多个运算数据事先存入存储器中，再由地址选中，选择不同的运算指令，进行运算，并将结果显示，还可以进行连续运算和移位，最后将最终结果写入到存储器中。

五、预备知识 1、运算器的相关知识

运算器是对数据进行加工处理的部件，它具体实现数据的算术运算和逻辑运算，所以又称算术逻辑运算部件，简称ALU ，它是中央处理器的重要组成部分。计算机中的运算器结构一般都包含如下几个部分：加法器、一组通用寄存器、输入数据选择电路和输出数据控制电路等。74LS181能执行16种算术运算和16种逻辑运算，当工作方式控制端（M ）为低电平时执行算术运算，当工作方式控制端（M ）为高电平时执行逻辑运算，运算功能由功能选择端（S0-S3）决定。

对74LS181的说明： 引出端符号：

30~A A 运算数输入端（低电平有效） 30~B B

运算器输入端（低电平有效） n

CI

进位输入端 4 n CO

进位输出端

30~F F

运算输出端（低电平有效） M

工作方式控制 30~S S

功能选择

2、注意事项：

1）74LS181的输入和输出应按顺序，不能接乱或接反。

2）实验中的开关较多，实验时若记不清楚就容易因混乱而发生错误，因此对于用不到的引脚就不用接开关了。

六、设计思路、电路实现与电路分析说明 1、任务分析

方案选择：这个实验既可以自己设计电路，也可以参考老师所给的电路。我们选择了参考老师所给的参考电路。

芯片选择与分析：根据方案的示意图，方案需要用到两片74LS181芯片和三片

74LS373芯片。其中74LS181做数据运算器，74LS373做数据锁存器。

各芯片介绍如下：

1）74LS373：74LS373是一个8D锁存器。当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。

引出端符号：

D0～D7 数据输入端

OE 三态允许控制端（低电平有效）

LE 锁存允许端

O0~O7 输出端

74LS373管脚图

74LS373真值表

Dn LE OE On

H H L H

L H L L

X L L Q0

X X H 高阻态

2）74LS181：74LS181是一个四位运算器。实验中要用多个如下图所示的异或门来实现数据的奇偶校验。

74LS181 管脚图

2、设计思路

1）将两片74LS181通过373连在一起，通过373的锁存功能实现八位运算2）溢出检测的设计：

无符号：无符号运算中，若最高位存在进位，则表示有溢出，否则则表示无溢出，所以只需直接将最高进位位（即Cn+4）与灯相接，高电位表示有溢出，低电位表示无溢出（电路图略）

有符号：根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测，设运算过程中最高数据位的进位产生的进位信号为Cd，符号位产生的进位信号为Cf，当参加运算的两数均为正数时，则Cf = 0且符号位之

和为Sf = 0，此时若Cd = 1，则导致运算结果的符号位与参加运算的数的符号位不同，会发生溢出；当参加运算的两数为负数，则Cf = 1，且之和为Sf = 0，此时只有Cd = 1才能使Sf = 1，运算结果的符号位才与参加运算的符号相同，若Cd = 0，则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同，也会发生溢出。综上所述，利用公式f d C C V ⊕=即可进行溢出检测。

但上述方案在已有条件下难以实现，经老师建议，改为根据操作数和运

算结果的符号是否一致进行溢出检测。设f X ，

f Y 为参加运算数的符号位，f S 为结果的符号位，V 为溢出标志符，当V 取1时表示发生一处。基于该方法的公式为：f f f f f f S Y X S Y X V +=

3、电路实现与详细分析说明

1) 74LS181模块：第一个cn 接开关，第一个的cn+4接第二个的cn ；第二个181的cn+4接入溢出检测模块；连个的M 接在一起，接到开关上；S3至S0依次接到控制开关上；A0至A3分别依次接到两个373的输出端Q 上；B0至B3分别依次和开关相连；F3至F0分别依次接到373的输入端D ，同时接到指示灯上。

74LS181在实验中的电路连接

2）74LS373：373（U1）的8D 至1D 依次接到两个181的F3至F0上；U2和U3的8Q 至5Q 依次接到181的A0至A3上；373（U1)的8Q 至1Q 依次接到两个373的输入端D 上；

74LS373（U2、U3）中的电路连接

3）溢出检测模块：运算数的符号位与求反后的运算结果符号位相与，与运算数符号位求反并与运算结果符号位相与的结果求或，结果输出至溢出检测灯。

溢出检测部分的电路连接

总电路图：

七、实验结果的记录与分析

1、实验过程1构造八位运算器检测记录：

构造八位运算器检测记录表

S3 S2 S1 S0 数据A 数据B 运算结果M Cn

1001 00000001 00000001 00000010 0 1

1001 00000010 00000001 00000011 0 1

1001 00000001 00000010 00000011 0 1

1001 10000000 10000000 00000000 0 1

1110 00000001 00000001 00000000 0

1110 00000001 00000000 00000001 0

1110 00000000 00000001 00000001 0

1110 10101010 01010101 11111111 0

该记录表明：8位运算器构造成功

2、实验过程2添加溢出检测检测记录

添加溢出检测检测记录表

S3 S2 S1 S0 数据A 数据B 运算结果M Cn 溢出1001 011111111 00000000 01111111 0 1 1

该记录表明：溢出检测添加失败，没有达到预期效果

3、实验过程3添加373芯片后检测记录

添加373芯片后检测记录表

脉冲A 脉冲B S3S2S1S0 数据结果A 结果B M Cn

1 0 1001 00000001 00000001 00000000 0 1

0 1 1001 00000001 00000001 00000001 0 1

1 0 1001 00000001 00000010 00000001 0 1

0 1 1001 00000001 00000010 00000010 0 1

1 0 1001 00000010 00000100 00000010 0 1

0 1 1001 00000010 00000100 00000100 0 1

1 0 1001 00000010 00000110 00000100 0 1

0 1 1001 00000010 00000110 00000110 0 1

该记录表明：可实现累计和数据传送

4、实验过程4添加求补电路后检测记录

添加求补电路后检测记录表

脉冲A 脉冲B S3S2S1S0 数据结果A 结果B M Cn 0/1 1 0 1001 00000101 00000101 00000000 0 1 1 0 1 1001 00000101 00000101 00000101 0 1 1

0 0 1001 10000011 00000101 00000101 0 0 0

1 0 1001 10000011 00000010 00000101 0 0 0 该记录表明：可实现求补功能并完成负数运算和减法运算

八、实验中碰到的问题及解决办法

本实验过程中遇到的最大问题是溢出检测的实现问题，最初采用的检测方案即为实验过程第2步所述方案，但连接后发现不能达到预期效果，经过向老师请教，发觉上述溢出检测设计方案中难以取出最高有效数据位，而且在只用两片LS74181芯片的前提下也难以实现符号位的相加，所以也难以取出符号位的进位。所以决定换一种溢出检测方案，改为根据操作数和运算结果的符号位是否一致来进行溢出检测。

只有两个符号相同的数相加才有可能产生溢出检测，因此，可根据操作数和运算结果的符号位是否一致进行检测。设Xf ，Yf 为参加运算数的符号位，Sf 为结果的符号位，V 为溢出标识符，则该方法可用公式f f f f f f S Y X S Y X V +=来实现。

九、收获与体会

这是计算机组成原理的第一次实验，因为之前做过数字逻辑的实验，而且老师也对实验台进行了介绍，所以虽然是第一次接触该实验台，但是对仪器还是相对熟悉的，了解各芯片的基本原理及使用方法。这次实验老师在讲解的过程中给出了整个实验的思路并将实验分为了四块，每块递进处理，所以上手还是比较快的，按照老师给出的思路，很快完成了第一步，做出了8位计算器，并且进行算数运算与逻辑运算测试均得到了预期效果。然后开始进行第二步，为该运算器添加溢出检测，经过商议，决定采用课本上给出的第二种溢出检测方法，即根据运算过程中最高数据为的进位与符号位的进位是否一致来进行溢出检测，在草稿纸上画出简单的电路图后开始连线，连线完毕后进行检测却出现了错误，在没有溢出时却出现了有溢出标志，仔细检查电路连线没有发现错误，后来通过向老师请教和与同伴商量，发觉该方案存在一些问题：难以取出最高有效数据位，而且在只用两片LS74181芯片的前提下也难以实现符号位的相加，所以也难以取出符号位的进位，所以该方案不适合在本实验中使用。按照老师的建议，可以采用课本上给出的第一种方案，即根据操作数和运算结果的符号位是否一致来进行检测，但由于前面已花费了大量的时间，决定更改方案时以接近实验的结束时间，所以本实验最终没有完成全部任务，在溢出检测模块还存在一些问题。接下来是添加LS74373芯片和增加求补电路，因为老师已经进行了讲解而且给出了实验思路，所以实验比较顺利，并达到了预期目的。

本次实验花费了大量的时间，而且最终没有达到理想效果，总结其原因有一下几点：（1）没有在实验前仔细地检查实验设备，虽然也进行了一些检查，但不够仔细，所以在实验过程中多次因为接触不良而纠结；（2）实验过程中不够冷静，没有认真思考，例如在溢出检测方案的选择问题上，没有经过冷静分析便盲目动手，造成了本实验中最大的失误；（3）对基础知识的掌握不够牢固，在实验过程中分析错误时存在困难，从而造成因为181芯片输入的错误而花费了很多时间检查线路。

虽然这样，通过本次实验，依然加深了对运算器基本原理的了解，学会了如何利用4位运算器来构造8位运算器并实现累加，实验过程中也再次培养了认真仔细负责的实验品质，为以后的学习奠定了基础。

十、参考书目

《计算机组成原理实验指导书》王晓兰周建国吴秀敏管军编著《计算机组成原理》秦磊华吴非莫正坤编著

实验1运算器组成实验

实验一运算器组成实验 一、实验目的 1、掌握算术逻辑运算加、减、乘、与的工作原理。 2、熟悉简单运算器的数据传输通路。 3、验证试验台运算器的8位加、减、乘、与、直通功能。 二、实验电路 S0,S1,S2为片选信号，通过它们的高低电平的转换，使各模块的电路是否处于工作状态。每次输入数据存入存储器中，通过控制器取出指令，然后进行计算。 三实验过程 一、接线 1、固定接线 RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。 IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。 CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。 M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。 2、其他控制信号线 SW_BUS#接K0;ALU_BUS接K1; S0接K2；S1接K3；S2接K4； LDDR1接K5；LDDR2接K6。 接线图如下：

二、设置功能开关 1、置开关DB=0，DZ=0，DP=1，使实验系统处于单排状态（每按一次QD按钮，顺序产生T1、T 2、T 3、T4各一个脉冲） 2、将开关IP/DBUS拨到DBUS位置；置SW_BUS#(K0)=0，ALU_BUS(K1)=0,使数据输入设备（SW7~SW0）与数据总线DBUS接通；ALU的输出与数据总线DBUS断开。 三、实验操作 1、按下试验台上电源开关，接通电源。按复位按钮CLR#(使实验系统处于初始状态)。 2、置开关SW7~SW0为相应数字（eg:1000001）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000001） 3、置LDDR2=1，LDDR1=0,按QD按钮（产生T3），则将DBUS的数据（1000001）打入DR2。 4、置开关SW7~SW0为相应数字（eg:1000010）此数据通过74HC244加至数据总线DBUS。DBUS的数据指示灯显示相应数字（eg：1000010） 5、置LDDR2=0，LDDR1=1,按QD按钮（产生T3），则将DBUS的数据（1000010）打入DR1。 6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。是数据输入设备（SW7~SW0）与数据总线DBUS 断开接通；ALU的输出与数据总线DBUS接通。 7、置S0、S1、S2为相应高低电平，使ALU进行相应计算（见下表）。运算的结果送至数据总线DBUS，DBUS的红色数据指示灯显示运算结果（10000011B）；此时仅为指示灯为C=1。按QD按钮（产生T4），进位C=1保存。 8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算（见下表）。

计算机组成原理实验报告

福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级 姓名：张文绮学号： 091150022 实验课程：计算机组成原理 实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩： 实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理 实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181

以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。 图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤

计算机组成原理运算器实验—算术逻辑运算实验

实验报告 、实验名称 运算器实验—算术逻辑运算实验 、实验目的 1、了解运算器的组成原理。 2、掌握运算器的工作原理。 3、掌握简单运算器的数据传送通路。 4、验证运算功能发生器( 74LS181)的组合功能 三、实验设备 TDN-CM++ 计算机组成原理教学实验系统一套，导线若干四、实验原理 实验中所用的运算器数据通路如图1-1 所示。其中两片74LSl81以串行方式构成8 位字长的ALU，ALU 的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-R 控制，控制运算器运算的结果能否送往总线，低电平有效。为实现双操作数的运算，ALU 的两个数据输入端分别由二个锁存器DR1、DR2 (由74LS273实现)锁存数据。要将数据总线上的数据锁存到DRl、DR2 中，锁存器的控制端LDDR1 和DDR2必须为高电平，同时由T4 脉冲到来。 数据开关“( INPUT DEVICE")用来给出参与运算的数据，经过三态 (74LS245) 后送入数据总线，三态门由SW—B控制，低电平有效。数据显示灯“( BUS UNIT") 已和数据总线相连，用来显示数据总线上的内容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4 为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT ”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“ STATE UNIT ”的微动开关KK2 的输入端，按动微动开关，即可获得实验所需的单脉冲。 ALU 运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、 LDDR2 、ALU-B 、SW-B均由“ SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU —B、SW 一 B 为低电平有效LDDR1 、LDDR2 为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

基本运算器实验定稿版

基本运算器实验 HUA system office room 【HUA16H-TTMS2A-HUAS8Q8-HUAH1688】

计算机科学与技术系 实验报告 专业名称计算机科学与技术 课程名称计算机组成原理 项目名称基本运算器实验 班级 学号 姓名 同组人员 实验日期 一、实验目的与要求 实验目的 （1）了解运算器的组成结构 （2）掌握运算器的工作原理 实验要求

（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低，一次实验时间根本无法完成实验任务； （2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室； （3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容； （4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。还应写出自己的心得体会，也可以对教学实验提出新的建议等。实验报告要上交老师。 二、实验逻辑原理图与分析 画实验逻辑原理图 逻辑原理图分析 上图为运算器原理图。如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志FZ。ALU中所有模块集成在一片CPLD中。

计算机组成原理实验报告

重庆理工大学 《计算机组成原理》 实验报告 学号 __11503080109____ 姓名 __张致远_________ 专业 __软件工程_______ 学院 _计算机科学与工程 二0一六年四月二十三实验一基本运算器实验报告

一、实验名称 基本运算器实验 二、完成学生：张致远班级115030801 学号11503080109 三、实验目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 四、实验原理： 两片74LS181 芯片以并/串形式构成的8位字长的运算器。右方为低4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。 两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。 总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4 为脉冲信号，其它均为电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、LDDR2 为高电平有效。 对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2 工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。 运算结果表

计算机组成原理实验-运算器组成实验报告

计算机组成原理课程实验报告 9.3 运算器组成实验 姓名：曾国江 学号： 系别：计算机工程学院 班级：网络工程1班 指导老师： 完成时间： 评语： 得分：

9.3运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 ALU-BUS# DBUS7 DBUS0 Cn# C 三态门（244） 三态门（244）ALU（181） ALU（181） S3S2S1S0M A7A6A5A4F7F6F5F4 F3F2F1F0B3B2B1B0 Cn+4 Cn Cn Cn+4 LDDR2T2 T2 LDDR1LDRi T3 SW-BUS# DR1（273） DR2（273） 双端口通用寄存器堆RF （ispLSI1016） RD1RD0RS1RS0WR1WR0 数据开关(SW7-SW0)数据显示灯 A3A2A1A0B7B6B5B4 图3.1 运算器实验电路 LDRi T3A B 三态门 R S -B U S # 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。

RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。 DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU的A输入端口，DR2接ALU的B输入端口。ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD 按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1、按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运 算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号

运算器部件实验报告

实验一运算器部件实验报告 班级姓名学号日期 一、实验目的 ●熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求 使用的控制信号及其各自的控制作用。 ●熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方 案，各数据位信号、各控制位信号的连接关系。 ●熟悉与深入理解用2片GAL20v8芯片解决ALU最低位的进位输入信号和 最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 ●明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它 的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。 二、实验说明 脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。 三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。 四、实验所使用到的控制信号 AM2901所用的控制信号

1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。 六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中。 运算器功能所用到的控制信号

计算机组成原理实验报告(运算器组成、存储器)

计算机组成原理实验报告 一、实验1 Quartus Ⅱ的使用 一．实验目的 掌握Quartus Ⅱ的基本使用方法。 了解74138（3：8）译码器、74244、74273的功能。 利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。 二．实验任务 熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。 新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图 74244的原理图与仿真图

1. 4.74273的原理图与仿真图、

实验2 运算器组成实验 一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.验证4位运算器（74181）的组合功能。 4.按给定数据，完成几种指定的算术和逻辑运算。 二、实验电路 附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nC0，nALU-BUS，nSW-BUS均为低电平有效。 三、实验任务 按所示实验电路，输入原理图，建立.bdf文件。 四.实验原理图及仿真图 给DR1存入01010101，给DR2存入10101010，然后利用ALU的直通功能，检查DR1、

计算机组成原理实验三运算器

实验三：八位运算器组成实验 一：实验目的： 1：掌握运算器的组成原理、工作原理； 2：了解总线数据传输结构； 3：熟悉简单的运算器的数据通路与控制信号的关系； 4：完成给定数据的算术操作、逻辑操作； 二：实验条件： 1：PC机一台； 2：MAX+PLUSⅡ软件； 三：实验内容（一） 1：所用到的芯片 74181：四位算术逻辑运算单元； 74244：收发器（双向的三态缓冲器） 74273：八位D触发器； 74374：八位D锁存器； 74163：八进制计数器； 7449：七段译码器 2:实验电路图 （1）运算器电路图 （A）数据输入电路由两个十六进制计数器连接成16*16=256进制的计数器，可以实现八位的输入。 （B）运算功能选择电路由一个十六进制计数器组成，可以实现16种不同运算的选择。再加上逻辑运算器上的M位和Cn位的选择，一共可以实现16*3=48种运算功能。内部由一个74163构成。

内部结构： （C）数码管扫描显示电路由一个扫描电路scan和一个七段译码器7449组成，scan 内部是一个二选一的多路复用器。 scan内部结构： （D）运算器电路图

（2）波形仿真图 （A）输入两个数A=05H,B=0AH,O5H DR1,0AH DR2,并通过经由74181在总线上显示。

（B）对两个数进行各种数学运算和逻辑运算。加法运算：输出控制：s4s3s2s1=0001,M=0,CN=0 输出使能：ALU_BUS=0 计算结果：05H+0AH=10H

四：实验内容（二） 给定A,B两个数，设A=05H,B=0AH,完成几种常见的算术运算和逻辑运算画出运算的波形和仿真图 （1）逻辑运算：A and B,A or B,取反/A,A⊙B,A⊕B; /A A⊕B A⊙B A and B A or B 输入控制s3s2s1s0 0000 0110 1001 1011 1110 计算结果FAH 0FH F0H 00H 0FH

嵌入式--计算器--实验报告

计算器设计实验报告 一、实验设计主要分工 04009320 文斌：算法设计，LCD显示。 04** 张希：界面（按钮控件）设计，文件内容读取。 共同调试、完善设计。 二、程序设计实现功能效果 （1）支持整数、小数基本加减乘除运算； （2）有优先级的判别计算。优先级由高到低一次为括号运算、乘除运算、加减运算。（3）支持键盘输入和触摸屏输入； （4）能读取指定目录下文本内容（内容为计算表达式）并计算得出结果，将内容和结果显示在LCD上。 程序任务开始后，等待键盘或触摸屏的输入。输入键有0~9数字键、+-*/（）运算符、del退格键、clear清屏键、read读指定目录文本内容并计算键、enter'='键、‘.’小数点键。 每当有字符输入时，触摸屏相应键显示“AAA”，100ms后恢复原相应按键符号，同时LCD 屏幕上显示相应字符。当输入'del'键时，屏幕显示去掉最后一位字符。当输入'='号后，得出计算结果，结果显示于表达式的下一行。若是除零错误，则结果显示为“/0ERROR!”。若有非法字符（触摸点不能识别为设计按键符则视为非法字符），则结果输出为“Syntax Error!!”。若表达式有运算符连续输入，则忽略前面的运算符，只取最后一位运算符计算，正常显示数字结果。当输入'clear'键时，情况显示区域。当输入'read'键时，从指定目录文本文件中读取表达式并计算。将表达式内容和计算结果显示在LCD上。 三、程序算法实现 1、计算算法 首先将输入的0~9数字、+-*/（）运算符的内容存储于一个全局变量cal[number]中， 表达为中缀表达式。用void str2repol（）函数，将输入字符串cal[number]转换成逆波 兰表达式并存于全局数组char repol[maxs]中。str2repol（）函数中缀表达式转成逆波兰 后缀表达式算法如下： (1)首先构造一个运算符栈stack[maxs]，此运算符在栈内遵循越往栈顶优先级越高的 原则。

java计算器实验报告

Java计算器实验报告 计算机032 胡勇健 03095218 2005年5月5日

目录 1．设计名称与要求 2．各模块功能的介绍和实现3．系统的特色和不足4．参考书

一. 实验名称及其要求: A)名称: java计算器的设计 B)要求:1.实验目的：图形界面设计。 熟悉java.awt包中的组件，掌握图形界面设计方法，理解委托事件处理模型。 2.题意： 请设计并实现Windows系统中“计算器”的窗口及功能。 3.实验要求： （1）设计图形界面添加菜单：窗口上添加各种组件及菜单，并处理组件及菜单的事件监听程序。 （2）运算：实现多种运算，保证运算正确性。 二.各模块功能的介绍和实现: A)GUI图形界面的组件: a)所用到的Java类库包: java.awt.*; 基本的图形界面组件来源于awt包。 java.awt.event.*; 事件的属性处理来源于awt.event包。 javax.swing.*; swing组件增加了awt包中所不具备的各种优越功能。 java.awt.datatransfer.*; 用于计算器与外部的程序进行复制粘贴。 b)所用的各部分图形组件的定义: Frame mainFrame; //主框架 JTextField answerText; //显示计算结果 JTextField memoryState; //显示计算器内存的使用情况MenuBar menuGroup; //菜单栏 Menu editMenu,viewMenu,helpMenu; //编辑，查看，帮助菜单 MenuItem copyItem,pasteItem; //复制，粘贴 MenuItem standardModel; //标准型 CheckboxMenuItem numGroup; //数字分组 MenuItem aboutCal; //关于计算器 Button buttonBackSpace,buttonCE,buttonC; //退格，清除,清空按钮 Button buttonMC,buttonMR,buttonMS,buttonMADD; //内存操作按钮 Button buttonNum[]; //数字按钮 Button buttonAdd,buttonSub,buttonMul,buttonDiv; //+,-,*,/ Button buttonDot,buttonSign,buttonEqual; //. +/- =

计算机组成原理实验报告

计算机组成原理实验报告 ——微程序控制器实验 一.实验目的: 1.能瞧懂教学计算机(TH-union)已经设计好并正常运行的数条基本指令的功能、格式及执 行流程。并可以自己设计几条指令,并理解其功能,格式及执行流程,在教学计算机上实现。 2.深入理解计算机微程序控制器的功能与组成原理 3.深入学习计算机各类典型指令的执行流程 4.对指令格式、寻址方式、指令系统、指令分类等建立具体的总体概念 5.学习微程序控制器的设计过程与相关技术 二.实验原理: 微程序控制器主要由控制存储器、微指令寄存器与地址转移逻辑三大部分组成。 其工作原理分为: 1、将程序与数据通过输入设备送入存储器; 2、启动运行后从存储器中取出程序指令送到控制器去识别,分析该指令要求什么事; 3、控制器根据指令的含义发出相应的命令(如加法、减法),将存储单元中存放的操作数据取出送往运算器进行运算,再把运算结果送回存储器指定的单元中; 4、运算任务完成后,就可以根据指令将结果通过输出设备输出 三.微指令格式: 其中高八位为下地址字段、其余各位为控制字段、 1)微地址形成逻辑 TH—UNION 教学机利用器件形成下一条微指令在控制器存储器的地址、 下地址的形成由下地址字段及控制字段中的CI3—SCC控制、当为顺序执行时,下地址字段不起作用、下地址为当前微指令地址加1;当为转移指令(CI3—0=0011)时,由控制信号SCC 提供转移条件,由下地址字段提供转移地址、 2)控制字段 控制字段用以向各部件发送控制信号,使各部件能协调工作。 控制字段中各控制信号有如下几类: ①对运算器部件为了完成数据运算与传送功能,微指令向其提供了24位的控制信号,包括:4位的A、B口地址,用于选择读写的通用积存器３组３位的控制码I８－I６、 I５－I３、I２－I６,用于选择结果处置方案、运算功能、数据来源。 ３组共７位控制信号控制配合的两片GAL20V8 3位SST,用于控制记忆的状态标志位 2位SCI,用于控制产生运算器低位的进位输入信号 2位SSH,用于控制产生运算器最高,最地位(与积存器)移位输入信号 ②对内存储器I/O与接口部件,控制器主要向它们提供读写操作用到的全部控制信号,共3位,即MRW

运算器部件实验报告

实验一运算器部件实验报告 班级____________ 姓名_______________ 学号 _______________ 日期_____________ 一、实验目的 熟悉与深入理解4位运算器芯片Am2901的功能和内部组成，运行中要求使用的控制信号及其各自的控制作用。 熟悉与深入理解用4片4位的运算器芯片构成16位的运算器部件的具体方案，各数据位信号、各控制位信号的连接关系。 熟悉与深入理解用2片GAL20V8芯片解决ALU最低位的进位输入信号和最高、最低位的移位输入信号、实现4位的标志位寄存器的方案，理解为什么这些功能不能在运算器芯片之内实现而要到芯片之外另外处理。 明确教学计算机的运算器部件，使用总计24位的控制信号就完全确定了它的全部运算与处理功能，脱机运算器实验中可以通过24位的微型开关提供这些控制信号。 二、实验说明 脱机运算器实验，是指让运算器从教学计算机整机中脱离出来，此时，它的全部控制与操作均需通过24位的微型开关来完成，通过开关、按键控制教学机的运算器完成指定的运算功能，并通过指示灯观察运算结果。 三、实验要求 1、实验之前认真预习，写出预习报告，包括操作步骤，实验过程所用数据和运行结果等 2、实验过程当中，要仔细进行，防止损坏设备，分析可能遇到的各种现象，判断结果是否正确，记录运行结果 3、实验之后，认真写出实验报告，包括对遇到的各种现象的分析，实验步骤和实验结果，自己在这次实验的心得体会与收获。 四、实验所使用到的控制信号 AM2901所用的控制信号 运算器用到的GAL20V8的控制信号

五、实验步骤 1、将教学机设置为单步、16位、脱机状态下，即把教学机左下方的5个控制开关置为1XX00。 2、按一下RESET按键，进行初始化。 3、按照指定功能给出控制信号和数据信息，观察各信号指示灯状态。 4、按压START键，给出脉冲信号，观察各信号灯状态。 六、实验内容 1、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 2、下表中所列操作在教学机上进行运算器脱机实验。并将结果填入表中 运算器功能所用到的控制信号

计算机组成原理实验报告册

实验一监控程序与汇编实验 实验时间：第周星期年月日节实验室：实验台： （以上部分由学生填写，如有遗漏，后果由学生本人自负） 1、实验目的 1）了解教学计算机的指令格式、指令编码、选择的寻址方式和具体功能。 2）了解汇编语言的语句与机器语言的指令之间的对应关系，学习用汇编语言设计程序的过程和方法。 3）学习教学机监控程序的功能、监控命令的使用方法，体会软件系统在计算机组成中的地位和作用。 2、实验平台 硬件平台：清华大学TEC-XP实验箱的MACH部分 软件平台：监控程序、PC端指令集仿真软件 3、实验要求 1）学习联机使用TEC-XP 教学实验系统和仿真终端软件； 2）使用监控程序的R 命令显示/修改寄存器内容、D 命令显示存储器内容、E 命令修改存储器内容； 3）使用A 命令写一小段汇编程序，使用U命令观察汇编码与机器码之间的关系，用G 命令连续运行该程序，用T命令单步运行并观察程序单步执行情况。 **代码不得写到0000——1FFF的地址单元中，如有违反将被取消当堂成绩 4、操作步骤及实验内容 1）实验箱功能开关设置及联机操作： 1. 将实验箱COM1口与PC机相连； 2. 设置功能状态开关为00110； 3. 于PC端运行； 4. 按RESET，START键，若PC端出现如下输出（如图所示），则操作成功； 图 2）仿真软件相关操作： 1. 在项目文件夹找到并启动； 图

2. 点击文件-启动监控程序； 图 4.若PC端出现如下输出（如图所示），则操作成功； 图 3）理解下列监控命令功能： A、U、G、R、E、D、T 1. A命令：完成指令汇编操作，把产生的指令代码放入对应的内存单元中，可连 续输入。不输入指令直接回车，则结束A命令（如图所示）； 图 2. U命令：从相应的地址反汇编15条指令，并将结果显示在终端屏幕上（如图所 示）； 图 注：连续使用不带参数的U命令时，将从上一次反汇编的最后一条语句之后接着继续反汇编。 3. G命令：从指定（或默认）的地址运行一个用户程序（如图所示）； 图 4. R命令：显示、修改寄存器内容，当R命令不带参数时，显示全部寄存器和状 态寄存器的值（如图所示）； 图 5. E命令：从指定（或默认）地址逐字显示每个内存字的内容，并等待用户打入 一个新的数值存回原内存单元（如图所示）； 图 6. D命令：从指定（或默认）地址开始显示内存120个存储字的内容（如图所示）；

《计算机组成原理》实验报告---8位算术逻辑运算实验

. '. 计算机专业类课程 实验报告 课程名称：计算机组成原理 学 院：信息与软件工程学院 专 业：软件工程 学生姓名： 学 号： 指导教师： 日 期： 2012 年 12 月 15 日

电子科技大学 实验报告 一、实验名称：8位算术逻辑运算实验 二、实验学时：2 三、实验内容、目的和实验原理： 实验目的： 1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握模型机运算器的数据传送通路组成原理。 3.验证74LS181的组合功能。 4.按给定数据，完成实验指导书中的算术／逻辑运算。 实验内容： 使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。 实验原理： 1.运算器由两片74LS181以并/串形式构成8位字长的ALU。

. '. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。 3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给 出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内 容。 实验器材（设备、元器件）：模型机运算器 四、实验步骤： 1. 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 2. 核对线路，核对正确后接通电源 3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。

运算器组成实验

实验二 运算器组成实验 1．算术逻辑运算实验 一．实验目的 1． 了解简单运算器的数据传输通路。 2． 验证运算功能发生器的组合功能。 3． 掌握算术逻辑运算加、减、与的工作原理。 4． 验证实验台运算的8位加、减、与、直通功能。 5． 按给定数据，完成几种指定的算术和逻辑运算。 二．实验内容 1．实验原理 算术逻辑单元ALU 的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。 表2-1 ALU181的运算功能 选择端 高电平作用数据 S3 S2 S1 S0 M=H M=L 算术操作 逻辑功能 Cn=L （无进位） Cn=H （有进位） 0 0 0 0 A F = A F = 1加A F = 0 0 0 1 B A F += B A F += )(B A F +=加1 0 0 1 0 B A F = B A F += B A F +=+1 0 0 1 1 0=F =F 减1（2的补码） 0=F 0 1 0 0 AB F = B A A F 加= B A A F 加=加1 0 1 0 1 B F = )(B A F +=加B A )(B A F +=加B A +1 0 1 1 0 B A F ⊕= B A F 减= 1减减B A F = 0 1 1 1 B A F = B A F += 1)(减B A F += 1 0 0 0 B A F += AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕= B A F 加= B A F 加=加1 1 0 1 0 B F = AB B A F ）加（+= AB B A F 加)(+=加1 1 0 1 1 AB F = AB F = 1减AB F = 1 1 0 0 1=F A A F 加=* 1加加A A F = 1 1 0 1 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 1 A F = A F = 1减A F = 注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。 三．实验步骤 （1）设计ALU 元件 在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。 （2）以原理图方式建立顶层文件工程

计算机组成原理实验报告

实验一8位程序计数器PC[7:0]的设计 实验要求： 1.分别用图形方式和V erilog HDL语言设计8位程序计数器，计数器带有复位，计数，转移功能。 2.具体要求参见1_部件实验内容.doc说明文件。 实验实现： 1.用图形方式设计实现8位程序计数器，用到了两个74LS161四位十六进制计数器，主要步骤是两个四位十六进制计数器的串联，低四位计数器的进位端RCO连到高四位计数器的进位使能端ENT，然后连上reset、clk、ir[7:0]、t[1:0]、pc[7:0]、rco等输入输出信号，最后加上转移控制逻辑即可。注意两个十六进制计数器是同步的，具体参见PC_8bit.gdf文件。 2.编译通过，建立波形仿真文件，设置输入信号参数。注意在一张图中同时实现复位（reset低位有效）、计数、转移功能，最后加上一些文字注释即可，具体参见PC_8bit.scf文件。 3.用V erilog HDL语言设计实现8位程序计数器。在已经实现.gdf文件的基础上使用库函数形式是很容易编写出.v文件的，不过学生选择了行为描述方式实现，因为后者更具有通用性，依次实现8位程序计数器的复位、计数、转移功能即可，具体参见PC_8bit.v文件。 4.编译仿真类似上述步骤2。 实验小结： 1.这是计算机组成原理的第一个实验，比较简单，按照实验要求即可完成实验。通果这次实验，我对Max+Plus软件的使用方法和V erilog HDL语言编程复习了一遍，为后面的实验打好基础。 实验二CPU运行时序逻辑的设计 实验要求： 1.用V erilog HDL 语言设计三周期时序逻辑电路，要求带复位功能，t[2:0]在非法错误状态下能自动恢复。（比如说110恢复到001）。 2.具体要求参见1_部件实验内容.doc说明文件。 实验实现： 1.用V erilog HDL 语言设计实现带复位和纠错功能的三周期时序逻辑电路。输入clk外部时钟信号和reset复位信号（低位有效），输出ck内部时钟信号和三周期信号t[2:0]。利用两级3位移位式分频逻辑实现，具体参见cycle_3.v文件。 2.编译通过，建立波形仿真文件，设置clk外部时钟信号和reset复位信号，Simulate 即可输出实验要求中显示的波形。 实验小结： 1.刚做这个实验的时候不知道CPU运行时序逻辑设计的真实用途，在进一步学习了计算机组成原理的理论知识，做cpu4实验后才知道是用来由外部时钟信号clk产生内部时钟信号ck以及三周期信号t[2:0]的。刚完成本次实验的时候未添加三周期信号t[2:0]的自动功能，后来完成cpu4后补上了。 实验三静态存储器的设计与读写验证 实验要求： 1.设计一个SRAM存储器，地址和数据都是8位，存储容量是256个字节。 2.采用异步的时序逻辑设计方式，数据是双向的，输入输出不寄存，存储器的地址也不寄存。 3.具体要求参见1_部件实验内容.doc说明文件。 实验实现：

实验一 运算器实验(1)

级班学号姓名 实验报告 实验一运算器实验 一、实验目的： 1、掌握简单运算器的数据传送通路； 2、验证运算功能发生器（74LS181）的组合功能； 3、验证带进位控制的算术运算功能发生器的功能； 4、按指定数据完成几种指定的算术运算。 二、实验设备 DVCC-C5JH计算机组成原理教学实验系统一台，排线若干。 三、实验原理 1、实验中所用的运算器数据通路图如附A图1-3所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。 2、控制信号说明： T4：脉冲信号；实验时，将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 S3~S0、M：运算器的功能控制信号；可参见74181芯片的功能表P64。 Cn：进位控制信号，低电平有效。 LDDR1、LDDR2：数据寄存器DR1和DR2的数据装载控制信号，高电平有效。ALU-B：该控制信号控制是否将ALU的结果送到总线上，低电平有效。

SW-B ：三态门开关信号，控制是否打开三态门，低电平有效。 四、实验内容 1、算术逻辑运算实验： 实验步骤： ①按图1-2连接路线，仔细检查无误后，接通电源； ②用二进制数码开关向DR1和DR2寄存器置数。 A ）数据开关置01100101； B ）设置switch unit ：ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 C ）按动KK2给出一个单脉冲信号，即T4=┎┒ D ）数据开关置10100111； E ）设置switch unit ：LDDR1=0 LDDR2=1 F ）按动KK2给出一个单脉冲信号。 ③检验DR1和DR2中存的数是否正确： A ）设置switch unit ：SW-B=1 ALU-B=0 B ）设置switch unit ：当S 3S 2S 1S 0M=00000，总线显示灯显示DR1中的数，而 置为S 3S 2S 1S 0M=01010，总线显示灯显示DR2中的数。 ④验证74LS181的算术运算和逻辑运算功能：[给定A=（DR1）=65 H ，B=（DR2）=A7 H] A ）改变运算器的功能设置，观察运算器的输出，填入下表： DR1 DR2 S 3S 2S 1S 0 M=1（算术运算） M=0（逻辑运算） Cn=1 （无进位） Cn=0 （有进位） 65 A7 0000 01100101 01100110 10011010 65 A7 0001 11100111 11101000 00011000 65 A7 0010 01111101 01111110 10000010 65 A7 0011 11111111 00000000 00000000 65 A7 0100 10100101 10100110 11011010 65 A7 0101 00100111 00101000 01011000