基于锁相环的时间同步机制与算法
ISSN 1000-9825, CODEN RUXUEW E-mail: jos@https://www.wendangku.net/doc/4714419694.html,
Journal of Software, Vol.18, No.2, February 2007, pp.372?380
https://www.wendangku.net/doc/4714419694.html, DOI: 10.1360/jos180372 Tel/Fax: +86-10-62562563
? 2007 by Journal of Software. All rights reserved.
基于锁相环的时间同步机制与算法
?
任丰原 +, 董思颖 , 何滔 , 林闯
(清华大学计算机科学与技术系 , 北京 100084
A Time Synchronization Mechanism and Algorithm Based on Phase Lock Loop
REN Feng-Yuan+, DONG Si-Ying, HE Tao, LIN Chuang
(Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China
+ Corresponding author: Phn: +86-10-62772487, Fax: +86-10-62771138, E-mail: renfy@https://www.wendangku.net/doc/4714419694.html,
Ren FY, Dong SY, He T, Lin C. A time synchronization mechanism and algorithm based on phase lock loop.
Journal of Software, 2007,18(2:372?380. https://www.wendangku.net/doc/4714419694.html,/1000-
9825/18/372.htm
Abstract : In this paper, the analysis model of computer clock is discussed, and the characteristic of the existing
synchronization mechanisms is summarized. Subsequently, a unidirectional reference broadcast synchronization
mechanism with low power is developed, and this mechanism can achieve simultaneously the offset compensation
and drift compensation. Its implementation algorithm is designed based on the principle of traditional phase locked
loop (PLL. In order to avoid introducing the extra hardware, a simple digital PLL is constructed. Finally, the
validation is done on the Mica2 experimental platform, and the performance is evaluated and compared with the
typical algorithms.
Key words: wireless sensor network; time synchronization; phase locked loop; clock offset; clock drift
摘要 : 在讨论计算机时钟分析模型的基础上 , 分析和总结已有的时间同步机制的特点 , 提出了一种低能耗单
向广播校正同步机制 , 同时进行时钟偏移补偿和漂移补偿 , 并基于传统的锁相环 (phase locked loop,简称 PLL 原理
设计了同步算法 . 为了避免实现过程中额外的硬件开销 , 开发了一种简洁的数字锁相环 . 最后 , 在 Mica2实验平台
上对所设计的同步机制与算法进行了验证 , 并与已有的典型算法进行了性能比较 .
关键词 : 无线传感器网络 ; 时间同步 ; 锁相环 ; 时钟偏移 ; 时钟漂移
中图法分类号 : TP393文献标识码 : A
无线传感器网络 (wireless sensor network,简称 WSN 中的时间同步是指使网络中所有或部分节点拥有相同
的时间基准 , 即不同节点保持相同的时钟 , 或者节点可以彼此将对方的时钟转换为本地时钟 . 造成传感器网络节
点间时钟不一致的因素主要包括温度、压力、电源电压等外界环境变化引起的时钟频率漂移造成的失步 . 不同
?Supported by the National Natural Science Foundation of China under Grant Nos.60573122, 60672118 (国家自然科学基金 ; the
National Grand Fundamental Research 973 Program of China under Grant
No.2006CB303000 (国家重点基础研究发展规划 (973; the
National High-Tech Research and Development Plan of China under Grant
Nos.2006AA01Z225, 2006AA09Z117 (国家高技术研究发展
计划 (863; the Program of the Ministry of Education of China for New Century Excellent Talents in University (NCET (国家教育部新
世纪优秀人才支持计划 ; the Fundamental Research Foundation of Tsinghua University of China under Grant No.JCqn2005023 (清华大
学基础研究基金
Received 2005-07-07; Accepted 2006-01-24
任丰原等 :基于锁相环的时间同步机制与算法 373
节点的时钟初始值也各不相同 :一方面 , 开发过程中设定的初始值不同 ; 另一方面 , 为了节省能耗 , 节点通常依赖外部被观测事件频繁休眠和启动 , 时间间隔差
异也可能造成新的同步过程中时钟初值的差异 . 此外 , 还有特殊事件处理对时钟的影响 , 比如 Berkeley 的 Mote 平台在处理分组发送和数据感知任务时忽略了时钟中断 . 因此 , 时钟误差就无法避免 . 虽然上述综合因素给传感器网络的时间同步制造了不小的障碍 , 但诸多应用的迫切需要使得有关时间同步机制的研究具有现实的理论意义和应用价值 . 概括来讲 , 与时间同步紧密相关的应用主要集中在多传感器数据融合、网络协议实现、节点数据处理、观测事件与自然时间关联、低能耗设计、测距定位和协同工作方面 [1]. 因为无线自组织网络特有的属性和设计要求 , 传统的时间同步技术 , 如 NTP(network time protocol 协议和 GPS(global position system授时等 , 无法应用在 WSN 中 [2], 于是 , 无线传感器网络中的时间同步技术就成为一个新的研究热点 . 在本文中 , 我们将首先讨论计算机时钟的分析模型 , 在此基础上给出时钟同步的一般性定义 , 分析时钟偏移补偿和漂移补偿的技术特点 , 并讨论数字时钟和软件时钟的构造方法 . 随后 , 总结已有同步机制的优、缺点 , 分析它们的能量开销 , 并由此确定一种较为理想的同步机制 , 在锁相环原理的支持下 , 开发适应新机制的低成本同步实现算法 . 最后 , 完成实验验证和相关的性能评价 .
1 概念与定义
1.1 时钟模型
在计算机系统中 , 时钟通常用晶体振荡器脉冲来度量 , 即
(1
(d ( (0 0t c k t c t
t +=∫ττω其中:ω(t 是晶振的频率 ; k 是依赖于晶振物理特性的常量 ; t 是真实时间变量 ; c (t 是构造的本地时钟 , 间隔c (t ? c (t 0 被用来作为度量时间 . 对于理想的时钟 , 我们有 r (t =dc (t /dt =1,也就是说 , 理想时钟的变化速率 r (t 为 1, 但在工程实践中 , 因为温度、压力、电源电压等外界环境的变化 , 往往会导致晶振频率产生波
动 . 因此 , 构造理想时钟比较困难 . 但在一般情况下 , 晶振频率的波动幅度并非任意的 , 而是局限在一定的范围之内 . 为了方便描述和分析 , 定义如下 3种时钟模型 :
(1 速率恒定模型
速率恒定模型假定时钟速率 r (t =dc (t /dt 是恒定的 , 即晶振频率没有波动发生 . 当要求的时钟精度远低于频率波动导致的偏差时 , 该模型的假定应该是合理的 .
(2 漂移有界模型
定义时钟速率 r (t 相对于理想速率 1的偏差为时钟漂移(driftρ(t , 即ρ(t =r (t ?1. 漂移有界模型满足下面的约束条件 :
?ρmax ≤ρ(t ≤ρmax , ?t (2
此外 , 我们还有ρ(t >?1, 它的物理意义是时钟永远不会停止(ρ(t =?1 或倒走(ρ(t
(3 漂移变化有界模型
该模型假定时钟漂移的变化ξ(t =dρ(t /dt 是有界的 , 即
?ξmax ≤ξ(t ≤ξmax , ?t (3 时钟漂移的变化主要是温度和电源电压等因素发生变化所引起的 , 一般变化速率相对缓慢 , 可以通过适当
的补偿算法加以修正 .
1.2 时钟同步假定 c (t 是一个理想的时钟 . 如果在 t 时刻有 c (t =c i (t 时钟 , 则称时钟 c i (t 在 t 时刻是准确的 (correct;如果? ppm:百万分之一 . 漂移为 100ppm 的时钟在 1百万秒中将会发生 100秒的偏差 , 或者 1秒中出现 100毫秒的偏移 .
374 Journal of Software 软件学报 Vol.18, No.2, February 2007
(t c o k d c (t /dt =dc i (t /dt , 则称时钟 c i (t 在 t 时刻是精确的 (accuracy;如果 c i (t =c k (t , 则称时钟 c i (t 在 t 时刻与时钟 c k (t 是同步的 (synchronized.上述定义表明 , 两个同步时钟不一定是准确或精确的 , 时间同步与时间的准确性和精度没有必然的联系 , 只有实现了与理想时钟 (即真实的物理时间的完全同步之后 , 三者才是统一的 . 对于大多数的传感器网络应用而言 , 只需要实现网络内部节点之间的时间同步 [1], 这就意味着节点上实现同步的时钟可以是不精确 , 甚至是不准确的 .
如果采用时钟速率恒定模型 , 由式 (1,时钟 c i (t 可以简化表示为
c i (t =a i t +b i (4 由此可知 , 时钟 c i (t 和 c k (t 之间应该存在如下的线性关系 : c i (t =a ik c k (t +b ik (5 其中 , a ik 和 b ik 分别称为相对漂移量和相对偏移量 . 式 (5给出了两种基本的同步原理 :偏移补偿和漂移补偿 . 如果在某个时刻通过一定的算法求得了 b ik , 也就意味着在该时刻实现时钟 c i (t 和 c k (t 的同步 . 图 1刻画了偏移量补
偿的过程 , 时钟 c k (t 在一系列的同步时刻被同步到参考时钟
c i (t . 由此 , 可以进一步构造同步时钟偏移补偿没有考虑时
钟漂移对同步精度的影响 . 在图 1中 , 这一点意味着 :在每一个同
步间隔上 , 同步时钟与本地时钟 c . (t c o k k (t 具有相同的变
c i c k c (t 化速率 . 因此 , 如图 1所示 , 同步时间间隔越大 , 同步误差也就越大 . 为了提高精度 , 可以考虑增加同步频率 , 但会引入相应的开
销 ; 另外一种解决途径是估计相对漂移量进行相应的修正来减小同步误差 . 具体来讲 , 如果我们能通过算法估计出本地时钟和
参考时钟的相对漂移量ρi ?ρk , 在构造同步时钟时 , 就有了人为弥
补这种漂移的依据 . 同步时钟此时不再依赖本地时钟 c k (t 的速
率变化 , 而会以接近参考时钟的速率变化 , 同步精度自然得以提 Fig.1 The principle of synchronization图 1 同步原理
高 . 如果相对漂移量估计得较为准确 , 那么在很长的时间间隔上也不会产生太大的同步误差 . 在图 1中 , 是
采用漂移补偿技术之后可能得到的同步时钟之一 , 同步误差不再像那样与同步周期密切相关 . 可见 , 漂移
(t c d k (t c o k 补偿是一种有效的同步手段 , 在同步间隔较大时效果尤为明显 . 当然 , 实际的晶体振荡器很难长时间稳定工作在同一频率上 , 因此 , 在线实时估计时钟的相对漂移量是必要的 . 漂移量估计需要一定的观测数据 , 在交换数据的过程中 , 同时完成偏移补偿是一种既节省开销又能提高同步精度的策略 . 因此 , 我们将
综合应用偏移补偿和漂移补偿来实现一种高精度、低开销的时间同步算法 .
1.3 数字时钟
计算机系统中的本地时钟 (local clock通常由一个计数器组成 , 用来记录晶体振荡器产生脉冲的个数 . 在本地时钟的基础上 , 我们可以构造出不同类型的软件时钟 , 例如c (t =c (t 0+a {h (t ?h (t 0},这里 h (t 是本地时钟 , 函数 a (?用来将计数器读数
的差值转化为时间间隔 , 构造时钟 c (t . 以 Mica2节点为例 , 晶振频率为 4MHz, 如
果设定本地时钟每 64个“ 滴答声 (ticks” 增加 1, 那么 a (?=16μs, 这意味着该时钟
频率为 62.5KHz, 其最高精度为 16μs. 同步算法可以直接修改本地时钟 h (t , 也可以单独构建一个软件时钟 c s (t 来维护同步时钟 .
2 同步机制
2.1 基本机制
自 2002年 J. Elson和 Kay Romer在 HotNets 这一影响未来网络研究发展方向的国际权威学术会议上首次提出和阐述无线传感器网络中的时间同步这一研究课题以来 [3], 已经提出了近 10种不同的实现算法 , 典型的有 RBS(reference broadcast synchronization[4],DMTS(delay measurement time synchronization[5],FTSP(flooding time synchronization protocol[6],AD(asynchronism diffusion[7],TPSN(time synchronization for sensor networks[8],
任丰原等 :基于锁相环的时间同步机制与算法 375
TS/MS(tiny synchronization/mini synchronization[9],LTS(lightweight time synchronization[10]和 Tsync(time synchronization [11]. 分析已有的同步机制与算法 , 它们大多采用两类基本的同步机制 :单向广播 (unidirectional broadcast 同步和双向成对 (bidirectional pair-wise同步 , 其中 :算法 RBS,DMTS,FTSP 和 AD 属于前者 ; 算法TPSN, TS/MS和 LTS 属于后者 ; 而需要多信道支持的 TSync 算法则组合应用了两种机制 , 在控制信道上广播同步消息 , 在时钟信道上采用成对同步确定时钟偏移 . 双向成对同步的原理如图 2所示 .
T 41T 3
Fig.2 Bidirectional two-paired synchronization
图 2 双向成对同步
节点 A 向节点 B 发送同步分组 1, 节点 B 用它的时钟记录收到该分组的时间 T 2, 则 T 2=T 1+D +d , 其中 , D 是传输时间 ; d 是节点 A 和 B 之间的时钟偏移量(offset.之后 , B 向 A 发送一个携带 T 2的分组 2, 同时加盖了时戳 T 3. 节点 A 在 T 4
收到分组 2, 那么T 4=T 3+D ?d . 假设时钟偏移量和传播延迟在较小的时间尺度内
不发生改变 , 则节点 A 通过式 (6就可以计算出时钟偏移量 d 和传输延迟 D .
, 2 ( (341
2T T T T d ???= 2
( (3412T T T T D ?+?= (6 一个特例是节点 B 在收到同步分组后立即加盖时戳
返回 , 即 T 2=T 3.TS/MS[9]就使用了这一机制 , 但没有采用式 (6计算偏移量来实现同步 , 而是利用三元组 (T 1, T 2, T 4 集合寻找两个时钟线性关系中参数的上下界来确定漂移量和偏移量 , 最终完成同步 .
两两成对同步虽然能达到一定的同步精度 , 但开销过大 . 假定传感器网络的某个簇类 (cluster中包含 n 个节点 , 那么在一个同步周期内 , 总共需要 2n 个分组交换 , 其中 , 信标 (beacon节点发送 n 个 , 接收 n 个 . 为了提高精度 , 增加同步频率会导致更多的能量损耗 . 在有些对能耗非常敏感的无线传感器网络应用中 , 这样的开销是不可接受的 . 相比之下 , 广播同步机制开销要小一些 , 簇类中所有节点可以同时依据信标节点发送的同步分组一次完成同步 .RBS 是一种基于广播同步的算法 , 但广播分组的作用仅仅在于启动一次新的同步过程 , 节点之间时钟的偏移量是通过相互交换接收到广播分组的本地时间后计算得到的 . 与两两成对同步相比 ,RBS 避免了一些可能引入随机误差的环节 [4], 但通信开销没有显著降低 .DMTS 和 FTSP 则利用了单向广播分组实现同步 , 减小了通信开销 . 两者的不同之处在于 ,FTSP 采用比DMTS 更为精确的计算偏移量的机制与算法 .
从已有的各种算法的同步原理分析 , 除了 TS/MS以外 , 几乎所有算法都以偏移补偿为主 , 有些算法如 RBS 和 FTSP 等 , 虽然结合了漂移补偿技术 , 但都无一例外地通过对多个样本数据进行线性回归处理来估计漂移量 , 对应算法的空间复杂度相对较大 :TS/MS中的 Tiny-Snyc 用两个数据点确定了 4个约束边界 , 虽然开销小 , 但无法给出相对漂移和相对偏移的最优估计 ;Mini-Sync 用复杂的算法确定性地删除
不影响精度的数据点 , 但需要保存有用的历史数据 , 以求得最优估计 ; 文献 [9]建议的 40个三元组数据点的存储对于资源有限的无线传感器网络节点是不小的开销 .
上面有关无线传感器网络中同步原理、机制和算法的分析与总结 , 启发我们提出了如下的研究思路 :采用单向广播同步机制设计一种满足一定精度要求 , 同时具备漂移和偏移补偿功能且复杂度较小的同步算法 . 下面 , 我们将利用传统的锁相环(phase locked loop,简称 PLL 原理 , 设计一种新的时间同步机制与算法 .
3 同步机制与算法设计
3.1 广播校正同步机制
考虑到无线传感器网络中由于节点和链路失效等因素导致拓扑结构动态变化的特点 , 以及为均衡能量损
376 Journal of Software 软件学报 Vol.18, No.2, February 2007
耗、延长网络生命周期而采用拓扑控制等系统性优化能耗的方案对网络带来的影响 , 我们沿用 FTSP 中“ 根节点” 的选取和维护方案 [6], 着重讨论广播域内单跳同步机制与原理 , 在此基础上扩展到整个网络的多跳机制是较为直接和方便的 . 在一个广播域内 , 时钟参考节点 (时标周期性广播同步分组 , 分组中携带了时标节点的本地时钟 , 为避免广播分组在发送、访问信道和接收过程中由于系统和信道状态的不确定性因素可能引入的误差 , 我们也采用在 MAC(media access control层加盖时戳的方案 [6,8]. 收到同步分组的节点容易得到两个时钟间的差 ,FTSP 和 DMTS 直接用差值进行了偏移补偿 . 如果能通过分析这个差值时间序列 , 得到两个时钟相对漂移的信息 , 一次完成偏移和漂移补偿 , 则这样的时间同步算法会更有效率 . 因为它不会再像 FTSP 那样 , 为了进行线性回归处理而维护大量的历史数据 . 为此 , 需要设计一个简单的滤波器来递推估计差值序列的变化 , 进行相应的校正 . 我们将这一新机制称为广播校正同步机制 . 需要指出的是 , 这里 , 我们忽略了广播分组传播延时的差异给同步精度造成的影响 . 如果广播域覆盖半径约为 30米 (ZigBee标准定义的有效传输距离 , 最大的传播延时差异为 100纳秒 , 对于精度要求为毫秒或微秒级的同步算法 , 忽略传播延时差异是合理的 . 广播校正同步机制与其他同步补偿算法最大的区别在于 :同步过程并非在某个时刻通过补偿一次完成 , 而是要经过一个动态调整的瞬态过程 , 进入稳态意味着实现了同步 . 本质上 , 广播校正同步机
制主要利用了锁相环原理进行时钟频率锁定 , 最终实现了时钟同步 . 为了便于后面的论述 , 我们首先结合传统锁相环技术的锁频原理 , 介绍我们的同步算法的机理 .
在图 3中 , h 1(k 和分别表示广播分组中携带的参考时钟和任意节点的同步时钟 , 它们的差值 e (k 经过低通滤波器处理后 , 消除了高频噪声 . 为了方便设计 , 我们采用常用的比例积分 (proportional integral,简称 PI 控制器作为滤波器 , 控制信号 v (k 作为压控振荡器 (voltage control oscillator,简称 VCO 的输入 , K (*2
k h . (*2
k h . (*2k h 0是 VCO 的基准频率 . 不难看出 ,VCO 的输出频率 f (k 随着误差信号 e (k 动态地发生变化 . f (k 经过零阶保持器和积分环节后转化
为节点的同步时钟基于锁相环的时钟同步需要压控振荡器支持 , 追加额外的硬件是追求低成本节点实现所不期望的 . 为此 , 我们给出了下面的等价实现 , 它是全数字式 , 避免了对压控振荡器的依赖 .
Loop filter
Fig.3 The principle of clock synchronization based on phase locked loop
图 3 基于锁相环的时钟同步原理
3.2 数字锁相环
由图 3可知 ,
(7 T k v K k h k h ( ( 1(0*2*2+=+其中 :T 是同步周期 , 即T =t (k +1?t (k ; t 为真实的物理时间 . 因为 VCO 的基准频率 K 0是恒定的 , 所以我们可用网络节点上晶振的固有频率等效替代 . 依据晶振频率和计数器的关系 , 有
K 0{t (k +1?t (k }=h 2(k +1?h 2(k (8 这里 , h 2(k 为被同步节点的本地时钟 . 将式 (8代入式 (7,即可得到一个不依赖压控振荡器的数字锁相环 . (9
]( 1([( ( 1(22*2*2k h k h k v k h k h ?++=+依据式 (9,我们有如图 4所示的数字锁相环结构图 .
式 (9仅仅给出了同步时钟的离散形式 , 在此基础上 , 我们可以进一步构造出连续时间的软件时钟 c 2(t 供应用程序使用 .
(10
}( ({ ( (*22*22i i t h t h a t c t c ?+=其中 , 是同步时钟计数器在同步时刻的值 . 值得注意的是 , 在每一个同步时刻 , 需要用同步时钟的值替换本 (*2i t h
任丰原等:基于锁相环的时间同步机制与算法 377 * 地时钟计数器,即 h2 (t i = h2 (t i . h2(k PI h1(k e(k Kp KiT(1+z1 2(1z1 z1 v(k 1z1 * h2 ( k Fig.4 3.3 滤波器实现The framework of digital phase looked loop 图4 数字锁相环结构接下来我们具体设计滤波器,主要是确定滤波器的参数 Kp 和 Ki 的值.由图 3 可知,系统的开环传递函数为 K T (1 + z 1 K 0Tz 1 K 0T (2 K p + K i T z + K i T 2 K p (11 Go ( z = K p + i = 2(1 z 1 1 z 1 2( z 1 2 开环系统有两个相同极点 p1,2=1.依据根轨迹变化规律 ,出于稳定性的考虑 ,开环系统的零点应该最好在单 [ ] 位圆内,不妨假定为 0.5,即 z= 2 K p K iT 2 K p + K iT = 1 2 (12 于是有 2Kp=3KiT 闭环系统的特征方程为 (13 (14 (15
2(z12+K0T(2Kp+KiTz+K0T(KiT2Kp=0 代入式(13,有 z22(K0KiT21z+1K0KiT2=0 振荡.这意味着被同步时钟不会围绕着参考时钟来回摆动,将单调逼近参考时钟.于是有如果方程式 (15 有两个相同的实根 , 则闭环系统将是一个典型的欠阻尼二阶系统 , 瞬态过程将不发生任何 4(K0KiT2124(1K0KiT2=0 即 (16 (17 KiK0T2=1 令采样时间T=1s,如前所述,Mica2 节点的时钟固有频率 K0=62.5KHz,那么 Ki=1.6×105, Kp=1.5,
Ki=2.4×105. 4 性能评价为了验证所设计同步机制与算法的有效性,我们在流行的Mica2 实验平台上用 nesC 实现了基于锁相环的同步算法.实验配置如图 5 所
示:MIB510 板上的 sink 节点充当“时标”节点,周期性地广播时钟信号;节点 A,B,C 是网络中将被同步节点.为了测试同步精度,让 sink 节点在两个同步广播分组之间再广播一个时钟读取请求,网络节点在收到该请求的瞬时记录当前各自的本地同步时钟 , 之后陆续发送回 sink 节点 . 用 TinyOS 内置的 SerialForwarder 例程将 Sink 节点收集到的时钟消息通过串口送至 PC 进行分析.取网络节点与 Sink 节点时钟的最大偏差为同步误差. 图 6 给出了同步过程中误差的变化趋势:最终,同步误差稳定到了一定
的范围内.为了更清晰地反映稳态过程中误差的变化,我们截取图 6 中的一段,放大于图 7 中,可以看出,锁相环同步算法能够达到毫秒级的同步精度. 响应性是同步算法的一个重要性能指标.观察图 6,经过一个短暂的调节过程(约 15 拍 ,误差就回到了稳态值.具体的响应时间与同步周期有关,频率越高,同步时间越短.如果 15 拍即可完成同步,当同步周期为 1s 时,同步
378 Journal of Software 软件学报 Vol.18, No.2, February 2007 时间为 15s;当同步周期为 20s 时,同步时间则是 5min.为了加速同步过程,可以在启动同步过程时适当提高同步频率 , 之后 , 为减小开销 , 适当降低频率 . 这不会对我们提出的同步算法的精度带来太大影响 , 因为理论上基于锁相环的同步算法的精度与同步周期的相关性不大.这一点,后面的实验会进行证实. Sink RS 232 MIB 510 PC Node A Node B Node C Fig.5 1000 900 800 700 600 500 400 300 200 100 0 Experiment Configuration 图5 实验配置 5 4.5 4 3.5 3 2.5 2 1.5 1 0.5 0 100 120 140 160 180 200 220 240 260 280 300 Sample point Error (ms 0 50 100 150 200 250 250 Sample point Fig.6 Variation of error 误差变化 Error (ms Fig.7 Variation of stable error 稳态误差变化图6 图7 下面我们考察同步间隔对于同步精度的影响,分别取同步周期为 20s,50s,100s 和 200s,采样稳态过程中同步误差的变化,将结果绘制在图 8 中. 3 2.5 2 1.5 1 0.5 0 3 2.5 2 1.5 1 0.5 0 3 2.5 2 1.5 1 0.5 0 3 2.5 2 1.5 1 0.5 0 0 50 100 150 Sample point 200 T=20 0 50 100 150 200 250 T=50 300 Error (ms 0 50 100 150 200 250 T=100 300 0 50 100 150 200 250
T=200 300 250 300 Fig.8 The impact of sampling cycle on synchronization error 图8 采样周期对同步误差的影响
任丰原等:基于锁相环的时间同步机制与算法 379 为了方便比较,我们作进一步的定量分析,求取误差的均值、方差和最大值,将统计结果列于表 1 中.不难看出,在 4 组实验中,不同的同步周期并没有给同步精度带来明显的影响.这也是我们设计的机制与算法同时进行偏移和漂移补偿的技术体现.而单纯进行偏移补偿的同步算法如TPSN 和 LTS 等,精度不可避免地受到同步周期的影响 , 周期越短 , 精度越高 , 但相应的通信能耗也越大 . 在这一点上 , 我们提出的基于锁相环的单向广播校正同步机制与算法有较为明显的优势. Table 1 表1 Period (s 20 50 100 200 Statistic of PLL synchronization error 锁相环同步机制的误差统计值 Deviation (ms 0.282 0.316 0.294 0.291 Maximum (ms 1.760 1.728 1.888 1.790 Mean (ms 1.162 1.126 1.142 1.173 为了方便比较,我们在 Mica2 平台上实现 TPSN 算法.分别取同步周期为 5s,10s,25s 和 50s
进行实验,采样时钟误差,将结果绘制在图 9 中;进行统计处理后得到表 2 所列各项
数据. 3 2.5 2 1.5 1 0.5 0 3.0 2.5 2 1.5 1 0.5 0 3 2.5 2 1.5 1 0.5 0 10 8 6 4 2 0 T=5 0 50 100 150 200 250 T=10 300 Error (ms 0 50 100 150 200 250 T=25 300 0 50 100 150 200 250 300 350 400 T=50 450 500 0 200 400 600 800 1000 1200 Sample point 1400 1600 1800 2000 Fig.9 图9 Table 2 Period (s 5 10 25 50 Results of TPSN TPSN 算法的结果Statistic of TPSN synchronization error 表2 TPSN 同步误差统计值 Deviation (ms 0.11 0.21 0.53 4.00 Maximum (ms 1.76 2.45 3.86 9.07 Mean (ms 0.60 0.74 1.28 3.07 分析表2 中的数据,TPSN 的精度与同步周期密切相关,周期增大,则精度降低.图 9 揭示了精度降低的原因, 当同步周期增大以后,节点晶振频率漂移对误差的影响凸现.观察图 9 中最下面两组曲线,误差呈线性规律增长的情形不断出现,其根本原因在于,TPSN 只在同步时刻进行偏移补偿,而没有相应的漂移补偿措施.
380 Journal of Software 软件学报 Vol.18, No.2, February 2007 5 结论在本研究中 , 我们基于传统的锁相环原理设计了一种能耗开销较小 ,同时进行偏移补偿和漂移补偿的无线传感器网络同步机制与算法 .实验验证了其设计的可行性 ,算法到达了预期的技术目标 ,在目前的测试环境下达到了毫秒级同步精度 .但这一测试方案存在系统误差 , 主要是节点接收和处理时钟读取请求过程中的随机因素引入的.在下一步的工作中,我们将寻求更合理的测试方案,如在网络节点上加装 GPS 接收机来建立相对准确的时间基准平台 , 进而测试和分析各种算法的同步精度 . 此外 , 受到
网络节点数量的限制 , 我们目前的研究只进行了广播域内单跳同步机制与算法的测试 .虽然理论上可以采用 FTSP[6]的扩展方案将我们的算法很直接地拓展到多跳环境中 ,但应该还需要搭建具有一定规模的实验网来进行测试和验证 ,这是另一项需要进一步完成的工作,本文的重点在于阐述新的同步机制与实现算法. References: [1] Sundararaman B, Buy U, Kshemkalyani AD. Clock synchronization for wireless sensor networks: A survey. Elsevier Ad Hoc Network, 2005,3(3:281323. [2] [3] Sivrikaya F, Yener B. Time synchronization in sensor networks: A survey. IEEE Network,
2004,18(4:4550. Elson J, Rmer K. Wireless sensor networks: A new regime for time synchronization. In: Proc. of the 1st Workshop on Hot Topics in Networks (HotNets-I. 2002. 2829. [4] Elson J, Girod L, Estrin D. Fine-Grained network time synchronization using reference broadcasts. In: Proc. of the 5th Symp. on Operating Systems Design and Implementation. ACM Press, 2002. 147163. [5] [6] Ping S. Delay measurement time synchronization for wireless sensor networks. Int’l Research Berkeley Lab., 2003. Maroti M, Kusy B, Simon G, Ledeczi A. The flooding time synchronization protocol. In: Proc. of the 2nd Int’l Conf. on Embedded Networked Sensor Systems. 2004. 3949. [7] [8] Li Q, Rus D. Global clock synchronization in sensor networks. In: Proc. of the IEEE INFOCOM 2004. Hong Kong, 2004. Ganeriwal S, Kumar R, Srivastava MB. Timing-Sync protocol for sensor networks. In: Proc. of the 1st ACM Conf. on Embedded Networked Sensor Systems (SenSys. ACM Press, 2003. 138149. [9] Sichitiu ML, Veerarittiphan C. Simple, accurate time synchronization for wireless sensor networks. In: Proc. of the IEEE Wireless Communications and Networking Conf. (WCNC 2003. 2003.
[10] van Greunen J, Rabaey J. Lightweight time synchronization for sensor networks. In: Proc. of the 2nd ACM Int’l Workshop on Wireles s Sensor Networks and Applications. 2003. 1119. [11] Dai H, Han R. Tsync: A lightweight bidirectional time synchronization service for wireless sensor networks. ACM SIGMOBILE Mobile Computing and Communications Review, 2004,8(1:125139. 任丰原(1970－,男,甘肃临洮人,博士,副教授,博士生导师,CCF 高级会员,主要研究领域为网络流量管理与控制,传感器网络,系统性能评价. 何滔(1983－,男,硕士生,主要研究领域为传感器网络. 董思颖(1983－,男,
硕士生,主要研究领域为分布式系统. 林闯(1948－,男,教授,博士生导师 ,主要研究领域为计算机网络,系统性能评价,安全分析,随机 Petri 网,逻辑推演,推理系统.
基于Matlab的数字锁相环的仿真设计金佳琪
基于Matlab的数字锁相环的仿真设计 1115101021 金佳琪 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环能达到的各项功能要求。 关键词：锁相环，MATLAB，锁定，Simulink，频率合成 全数字锁相环 随着最近几年数字电路技术的发展，锁相环路在数字领域获得了越来越多的使用。与模拟锁相环相比，全数字锁相环不含无源器件、面积小、具有较强的抗噪声能力，锁定时间短，可以很方便地在各个工艺之间转换，重用性高，设计周期短。 方案介绍 全数字锁相环包括数字鉴相鉴频器（PDF）、数字滤波器（LPF）、数字振荡器（NCO）三部分，如下图12所示： 图1 全数字锁相环的仿真框图 由图12和图11的比较可以看出，全数字锁相环实际上是通过将模拟锁相环路替换成数字电路得到的。这意味着鉴相鉴频器（PDF）、环路低通滤波器（LPF）需要转换到离散系统。环路低通滤波器（LPF）可以通过一个希望的传输函数的拉普拉斯变换的z变换而得到。压控振荡器需要转换成数控振荡器（Numerically Controlled Oscilaator）。下面详细讨论鉴相鉴频器（PDF）、环路低通滤波器（LPF）以及数控振荡器（Numerically Controlled Oscilaator）模型的建立。 模型的建立 正和上述基于频率合成的模拟锁相环的仿真模型的建立相似，全数字锁相环仿真模型的建立也基于相同的算法： 锁相环闭环系统状态的变化依赖于PFD输出的相位误差。相位误差输出一次，锁相环状态改变一次；PFD不输出相位误差，锁相环里的所有信号均不改变状态。根据上
硬盘录像机服务器时间同步方法
P C、硬盘录像机时间同步设置一．原理：利用NTP服务实现。NTP服务器【Network Time Protocol（NTP）】是用来使计算机时间同步化的一种协议，它可以使计算机对其服务器或时钟源（如石英钟，GPS等等)做同步化，它可以提供高精准度的时间校正（LAN上与标准间差小于1毫秒，WAN上几十毫秒），且可介由加密确认的方式来防止恶毒的协议攻击。 二．如何使局域网内的电脑时钟同步 首先要在互联网上寻找一台或几台专门提供时间服务的电脑（以下称为“主时间服务器”），在百度和Google里搜索一下，时间服务器还是很多的，笔者推荐pool．ntp．org这个地址。其次设置局域网时钟服务器。选择单位中能上外网的一台电脑，让它与主时间服务器同步，然后把它设为局域网内部的时间服务器（以下称为时间服务器），以后局域网内所有电脑依它为准进行时间校对。 最后设置客户端。如果客户机为win2000、XP或Linux系统，不需要安装任何软件。如客户机为Win98系统时要根据时间服务器类型的不同而区别对待：如果时间服务器选用SNTP协议进行时钟同步，则Win98机上需安装一个sntp客户端软件，如时间服务器由Windows电脑通过netbios协议提供，则Win98上也不需要安装任何软件。 三．如何设置时间服务器 以下分Win2000、XP分别介绍，而且只介绍sntp服务的架设。 1．Windows2000、XP做时间服务器 第一步：指定主时间服务器。在DOS里输入“net time /setsntp：pool．ntp．org”，这里我们指定pool．ntp．org是主时间服务器。
第二步：与主时间服务器同步。先关闭windows time服务，再开启该服务。在DOS里输入“net stop w32time”、“net start w32time”。 第三步：设置电脑的Windows time服务的启动方式为自动，在“管理工具”的“服务”界面下完成（xp系统默认是自动）。 注意：这台windows主机不能加入任何域，否则无法启动windows time服务。此时，这台windows电脑已经是互联上主时间服务器的客户了，以后每次电脑启动时，都会自动与主时间服务器校对时间。如果网络不通，电脑也会过45分钟后再次自动校对时间。需要提醒的是电脑的时钟与标准时间误差不能超过12个小时，否则不能自动校对，只有手动校正了。 第四步：使这台电脑成为局域网内的时间服务器。用“regedit”打开注册表，把 “HKEY_LOCAL_MACHINE/SYSTEM/CurrentControlSet/Services/W32Time/Paramet ers”中的 LocalNTP改为1即可。 四．如何设置客户端 客户端的主要任务是连接到局域网内的时间服务器，以保持电脑的时钟与服务器同步。同样分Windows2000、XP几种情况介绍。 1．Windows2000主机 执行设置时间服务器时的前三步即可。 2．WindowsXP主机 可以按Windows2000主机的方法设置，也可双击任务栏右下角的时钟图标，打开“日期时间属性”对话框，在“Internet时间”卡片上选中“自动与Internet 时间服务器同步”，并在服务器上填入内部时间服务器的IP地址即可。
全数字锁相环原理及应用
全数字锁相环原理及应用 2011年11月18日 摘要：锁相环是一种相位负反馈系统，它能够有效跟踪输入信号的相位。随着数字集成电路的发展，全数字锁相环也得到了飞速的发展。由于锁相精度和锁定时间这组矛盾的存在使得传统的全数字锁相环很难在保证锁定时间的情况下保证锁定精度。鉴于此，本文对一些新结构的全数字锁相环展开研究，并用VHDL语言编程，利用FPGA仿真。 为解决软件无线电应用扩展到射频，即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素,将射频和数字电路集成在一个系统中设计难度大的问题，本文尝试提出数字射频的新思路。全数字锁相环是数字射频中最重要的模块之一，它不仅是发射机实现软件可配置通用调制器的基础，还是为接收机提供宽调频范围本振信号的基础。本文针对数字射频中的数字锁相环的系统特性以及其各重要模块进行了研究。 关键词：全数字锁相环；锁定时间；锁定精度；PID控制；自动变模控制；数控振荡器；时间数字转换器；数字环路滤波器；FPGA； Principle and Application of all-digital phase-locked loop Abstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signal’s phase. With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA. In order to extend the application from radio to RF, which including RF modules software configurable problems and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locked loop and its vital modules. Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言 锁相环路是一种反馈控制电路,锁相环的英文全称是Phase-Locked Loop，简称PLL。目前锁相环在通信、信号处理、调制解调、时钟同步、频率综合和自动化控制等领域应用极为广泛，已经成为各种电子设备中不可缺少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。虽然锁相环(PLL)技术已经有了半个多世纪的发展，但是其应用领域也在不断扩大，随着高新科技的发展，使得它的性能需要不断地改进和提高，因此，锁相环的设计与分析也成立集成电路设计者的热点。设计者们也不断提出了新的锁相环结构[1-3]，以适应不同场合的需求。
数字锁相环研究
数字锁相环研究 刘飞雪 摘要：全数字锁相环路，所谓全数字化，就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器（DLF）和数控振荡器（DCO）构成的锁相环路。同步是通信系统中的一个重要实际问题。在数字通信系统中，位同步（又称码元同步）提取是更为重要的一个环节。因为确定了每一个码元的起始时刻，便可以对数字信息做出正确判决。利用全数字锁相环（DPLL）便可以直接从所接收的数字信号中提取位同步信号。用来实现位时钟同步提取的主要是超前—滞后型数字锁相环(LL-DPLL)。本文通过对全数字锁相环的种类及其相应实现功能的研究，确定了对位同步全数字锁相环路的设计方案，设计位同步全数字锁相环各个模块，本文中设计了3个模块，其中第2块包含2个小模块，第3块又包含3 个小模块，用Verilog HDL硬件描述语言对系统中的每个模块进行描述、仿真，然后将三个模块连接成反馈环路系统，使用仿真工具QuartusⅡ6.0进行编译、仿真，调试输出正确波形，最后分析电路性能。 关键词：全数字锁相环路，位同步数字锁相环路，超前-滞后型数字锁相环，数字鉴相器，数字滤波器，数控振荡器 Abstract All Digital Phase-Locked Loop is called because every module is digital. The loop contains these modules such as Digital Phase Discriminator (DPD), Digital Loop Frequency (DLF), Digital Control Oscillator (DCO). The synchronization is the key part of application in communication systems. In the field of digital communication systems, pick-up bit synchronization (also called code synchronization) is a more important part., because the definition of originate time of every code could make correct judgement. The usage of Digital Phase-Locked Loop (DPLL) could pick-up bit synchronous signal from digital signal directly. We use Lead-Lag Digital Phase-Locked Loop (LL-DPLL) to realize bit synchronous clock. This paper first introduced DPLL kinds and function. Then it designed the theory and every modules of DPLL. This paper designed three modules. In it, the second contained 2 modules and the third contained 3 modules. Using Verilog HDL to describe and simulate every module of the system, then connecting these modules to realize the system and using simulator named QuartusⅡ6.0 to compile and simulate correct wave. Key word: DPLL, bit synchronous DPLL, LL-DPLL，DPD, DLF, DCO 第一章绪论 1.1 全数字锁相环的背景及发展状况 锁相环路已经在模拟和数字通信及无线电电子学的各个领域得到了极为广泛的应用。伴随着大规模、超高速数字集成电路的发展及计算机的普遍应用，在传统的模拟锁相环路（APLL）应用领域中，一部分已经被数字锁相环路（DPLL）所取代。从六十年代起，人们就开始对数字锁相环路研究。起初，只是把模拟锁相环路中的部分部件数字化。比如，引进数控振荡器(DCO)代替模拟锁相环路中的压控振荡器(VCO)。这样做的优点是能在不牺牲压控振荡器频率稳定度的情况下，加大频率牵引的范围。从而提高整个环路的工作稳定性和可靠性。另外，用数字集成电路制作的鉴相器非常广泛的被应用在模拟锁相环路中，使环路性能大大提高。 此后，出现了全数字化锁相环。所谓全数字化，就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器（DLF）和数控振荡器（DCO）构成的锁相环路。目前，全数字锁相环路的研究日趋成熟，无论在理论研究还是在硬件实现方面，国内外均有大量的文献报道。并已经制成全数字化锁相环路FSK信号解调器、PSK信号解调器、位时钟提取器以及同步载波提取器等。国外已有单片全数字化锁相环路商品。全数字化锁相环路的共同特点是： 它们都具有一切数字系统所特有的显著优点，即电路完全数字化，使用逻辑门电路和触发器电路。因此，
实验三：模拟锁相环与载波同步
实验三：模拟锁相环与载波同步 一、实验目的 1.模拟锁相环工作原理以及环路锁定状态、失锁状态、同步带、捕捉带等基本概念。 2.掌握用平方法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计方法。 3.了解相干载波相位模糊现象产生的原因。 二、实验内容 1. 观察模拟锁相环的锁定状态、失锁状态及捕捉过程。 2. 观察环路的捕捉带和同步带。 3. 用平方环法从2DPSK信号中提取载波同步信号，观察相位模糊现象。 三、实验步骤 本实验使用数字信源单元、数字调制单元和载波同步单元。 1.熟悉载波同步单元的工作原理。接好电源线，打开实验箱电源开关。 2.检查要用到的数字信源单元和数字调制单元是否工作正常（用示波器观察信源NRZ-OUT(AK)和调制2DPSK信号有无，两者逻辑关系正确与否）。 3. 用示波器观察载波同步模块锁相环的锁定状态、失锁状态，测量环路的同步带、捕捉带。 环路锁定时u d 为直流、环路输入信号频率等于反馈信号频率（此锁相环中 即等于VCO信号频率）。环路失锁时u d 为差拍电压，环路输入信号频率与反馈信号频率不相等。本环路输入信号频率等于2DPSK载频的两倍，即等于调制单元CAR信号频率的两倍。环路锁定时VCO信号频率等于CAR-OUT信号频率的两倍。所以环路锁定时调制单元的CAR和载波同步单元的CAR-OUT频率完全相等。 根据上述特点可判断环路的工作状态，具体实验步骤如下： （1）观察锁定状态与失锁状态 打开电源后用示波器观察u d ，若u d 为直流，则调节载波同步模块上的可变电 容C 34，u d 随C 34 减小而减小，随C 34 增大而增大（为什么？请思考），这说明环路 处于锁定状态。用示波器同时观察调制单元的CAR和载波同步单元的CAR-OUT，可以看到两个信号频率相等。若有频率计则可分别测量CAR和CAR-OUT频率。在 锁定状态下，向某一方向变化C 34，可使u d 由直流变为交流，CAR和CAR-OUT频 率不再相等，环路由锁定状态变为失锁。
硬盘录像机服务器时间同步方法
PC、硬盘录像机时间同步设置 一．原理：利用NTP服务实现。NTP服务器【Network Time Protocol（NTP）】是用来使计算机时间同步化的一种协议，它可以使计算机对其服务器或时钟源（如石英钟，GPS 等等)做同步化，它可以提供高精准度的时间校正（LAN上与标准间差小于1毫秒，W AN 上几十毫秒），且可介由加密确认的方式来防止恶毒的协议攻击。 二．如何使局域网内的电脑时钟同步 首先要在互联网上寻找一台或几台专门提供时间服务的电脑（以下称为“主时间服务器”），在百度和Google里搜索一下，时间服务器还是很多的，笔者推荐pool．ntp．org这个地址。其次设置局域网时钟服务器。选择单位中能上外网的一台电脑，让它与主时间服务器同步，然后把它设为局域网内部的时间服务器（以下称为时间服务器），以后局域网内所有电脑依它为准进行时间校对。 最后设置客户端。如果客户机为win2000、XP或Linux系统，不需要安装任何软件。如客户机为Win98系统时要根据时间服务器类型的不同而区别对待：如果时间服务器选用SNTP协议进行时钟同步，则Win98机上需安装一个sntp客户端软件，如时间服务器由Windows电脑通过netbios协议提供，则Win98上也不需要安装任何软件。 三．如何设置时间服务器 以下分Win2000、XP分别介绍，而且只介绍sntp服务的架设。 1．Windows2000、XP做时间服务器 第一步：指定主时间服务器。在DOS里输入“net time /setsntp：pool．ntp．org”，这里我们指定pool．ntp．org是主时间服务器。 第二步：与主时间服务器同步。先关闭windows time服务，再开启该服务。在DOS里输入“net stop w32time”、“net start w32time”。 第三步：设置电脑的Windows time服务的启动方式为自动，在“管理工具”的“服务”界面下完成（xp系统默认是自动）。 注意：这台windows主机不能加入任何域，否则无法启动windows time服务。此时，这台windows电脑已经是互联上主时间服务器的客户了，以后每次电脑启动时，都会自动与主时间服务器校对时间。如果网络不通，电脑也会过45分钟后再次自动校对时间。需要提醒的是电脑的时钟与标准时间误差不能超过12个小时，否则不能自动校对，只有手动校正了。
基于锁相环的时间同步机制与算法
ISSN 1000-9825, CODEN RUXUEW E-mail: jos@https://www.wendangku.net/doc/4714419694.html, Journal of Software, Vol.18, No.2, February 2007, pp.372?380 https://www.wendangku.net/doc/4714419694.html, DOI: 10.1360/jos180372 Tel/Fax: +86-10-62562563 ? 2007 by Journal of Software. All rights reserved. 基于锁相环的时间同步机制与算法 ? 任丰原 +, 董思颖 , 何滔 , 林闯 (清华大学计算机科学与技术系 , 北京 100084 A Time Synchronization Mechanism and Algorithm Based on Phase Lock Loop REN Feng-Yuan+, DONG Si-Ying, HE Tao, LIN Chuang (Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China + Corresponding author: Phn: +86-10-62772487, Fax: +86-10-62771138, E-mail: renfy@https://www.wendangku.net/doc/4714419694.html, Ren FY, Dong SY, He T, Lin C. A time synchronization mechanism and algorithm based on phase lock loop. Journal of Software, 2007,18(2:372?380. https://www.wendangku.net/doc/4714419694.html,/1000- 9825/18/372.htm Abstract : In this paper, the analysis model of computer clock is discussed, and the characteristic of the existing
基于matlab的二阶锁相环仿真设计
1 绪论 1.1 课题背景及研究意义 在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。该模块用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。其作用是使得电路上的时钟和某一外部时钟的相位同步，用于完成两个信号相位同步的自动控制，即锁相。它是一个闭环的自动控制系统，它将自动频率控制和自动相位控制技术融合，它使我们的世界的一部分有序化，它的输出信号能够自动跟踪输入信号的相位变化，也可以将之称为一个相位差自动跟踪系统，它能够自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调节输出信号相位的目的。其理论原理早在上世纪30年代无线电技术发展的初期就已出现，至今已逐步渗透到各个领域。伴随着空间技术的出现，锁相技术大力发展起来，其应用范围已大大拓宽，覆盖了从通信、雷达、计算机到家用电器等各领域。锁相环在通信和数字系统中可以作为时钟恢复电路应用；在电视和无线通信系统中可以用作频率合成器来选择不同的频道；此外，PLL还可应用于频率调制信号的解调。总之，PLL已经成为许多电子系统的核心部分。 锁相环路种类繁多，大致可分类如下]1[。 1.按输入信号特点分类 [1]恒定输入环路：用于稳频、频率合成等系统。 [2]随动输入环路:用于跟踪解调系统。 2.按环路构成特点分类 [1]模拟锁相环路：环路部件全部采用模拟电路，其中鉴相器为模拟乘法器，该类型的锁相环也被称作线性锁相环。 [2]混合锁相环路：即由模拟和数字电路构成，鉴相器由数字电路构成，如异或门、JK触发器等，而其他模块由模拟电路构成。 [3]全数字锁相环路：即由纯数字电路构成，该类型的锁相环的模块完全由数字电路构成而且不包括任何无源器件，如电阻和电容。 [4]集成锁相环路：环路全部构成部件做在一片集成电路中。
时间同步NTP
NTP网络时间协议 在网络管理中，我们需要网络中所有设备时间保持一致。这时可以通过NTP协议（端口号为123），使本地和远程服务器的时间进行同步。 本地设备和远程服务器同步时，会存在毫秒级的误差，如果别人再和自己同步，误差可能更大。Cisco设备把这样的精准度高低称为stratum，如果stratum值越大，就表示精准度越差，stratum值越小表示精准度就越好。比如远程服务器的stratum是2，本地设备和它同步后，自己的stratum就是3，如果别的设备再和自己同步，那么它得到的stratum就是4。 Cisco设备可以做为NTP客户端，和远程服务器同步；也可作为NTP服务器，向别的设备提供时间，和自己同步。如果将Cisco设备作为NTP服务器，默认的stratum是8。 时间和时区 如果一台Cisco设备需要做NTP时间服务器，就得先为自己配上时间，还需要为设备配置时区，中国使用东8时区。 1．配置时间 R1(config)#clock timezone BJ +8 配置时区为东8区 r1#clock set 8:00:00 1 mar 1 2012 配置时间为2012年3月1日8点 注：此时间为东8区2010年10月1日8点整，如果将时区更新，设备会自行计算时差将时间调整到对应时区的时间。 r1#show clock 2．配置NTP服务器 R1(config)# ntp master 3 配置master和stratum(默认为8) R1(config)# ntp source Loopback0 发送NTP消息时用loop0口（可选） 3.配置NTP Client R2(config)# clock timezone BJ +8 配置clock timezone, 与NTP SERVER保持一致R2(config)# ntp server 192.168.1.251 指定NTP服务器地址 查看结果： # sh ntp status # show clock
时间同步,各种配置方法
ntp时间同步，各种配置方法 1 Windows xp NTP服务器的配置（2003配置方式一样） 1) 首先需要关闭作为NTP服务器的windows系统自带的防火墙，否则将同步不成功。 2) 单击“开始”，单击“运行”，键入 regedit，然后单击“确定”。 找到下面的注册表项然后单击它： HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Services\W32Time\Config\ 在右窗格中，右键单击“AnnounceFlags”，然后单击“修改”。 在“编辑 DWORD 值”对话框中的“数值数据”下，键入 5，然后单击“确定”。 3) 启用 NTPServer。 a. 找到并单击下面的注册表子项： HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Services\W32Time\TimeProviders\NtpServe r\ b. 在右窗格中，右键单击“Enabled”，然后单击“修改”。 c. 在“编辑 DWORD 值”对话框中的“数值数据”下，键入 1，然后单击“确定”。
4) 关闭NTP client 找到并单击下面的注册表子项： a) HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Services\W32Time\TimeProviders\Ntpclien t\ b) 在右窗格中，右键单击“Enabled”，然后单击“修改”。 c) 在“编辑 DWORD 值”对话框中的“数值数据”下，键入 0，然后单击“确定”。 5) 退出注册表编辑器。 在命令提示符处，键入以下命令以重新启动 Windows 时间服务，然后按 Enter： net stop w32time && net start w32time 2 Windows（2003、XP）系统的NTP同步配置 2.1 Windows客户端的设置 1) 首先需要关闭作为NTP客户端的windows系统自带的防火墙，否则将同步不成功。 2) 设定同步时间间隔，在“开始”菜单→“运行”项下输入“Regedit”进入注册表编辑器。展开 [ HKEY_LOCAL_MACHINESYSTEMCurrentControlSetServicesW32TimeTimeProvidersNtpClient ] 分支，并双击
基于Matlab的数字锁相环的仿真设计
基于Matlab的数字锁相环的仿真设计 摘要：锁相环是一个能够跟踪输入信号相位变化的闭环自动跟踪系统。它广泛应用于无线电的各个领域，并且，现在已成为通信、雷达、导航、电子仪器等设备中不可缺少的一部分。然而由于锁相环设计的复杂性，用SPICE对锁相环进行仿真，数据量大，仿真时间长，而且需进行多次仿真以提取设计参数，设计周期长。本文借助于Matlab中Simulink仿真软件的灵活性、直观性，在Simulink 中利用仿真模块搭建了全数字锁相环的仿真模型。先借助模拟锁相环直观形象、易于理解的特点，通过锁相环在频率合成方面的应用，先对模拟锁相环进行了仿真，对锁相环的工作原理进行了形象的说明。在模拟锁相环的基础上，重新利用仿真模块搭建了全数字锁相环的仿真模型，通过仿真达到了设计的目的，验证了此全数字锁相环完全能达到模拟锁相环的各项功能要求。 关键词：锁相环，压控振荡器，锁定，Simulink，频率合成，仿真模块 1引言 1932年法国的H.de Bellescize提出同步捡波的理论，首次公开发表了对锁相环路的描述。到1947年，锁相环路第一次应用于电视接收机的水平和垂直扫描的同步。到70年代，随着集成电路技术的发展，逐渐出现集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，为锁相技术在更广泛的领域应用提供了条件。锁相环独特的优良性能使其得到了广泛的应用，其被普遍应用于调制解调、频率合成、电视机彩色副载波提取、FM立体声解码等。随着数字技术的发展，相应出现了各种数字锁相环，它们在数字信号传输的载波同步、位同步、相干解调等方面发挥了重要的作用。而Matlab强大的数据处理和图形显示功能以及简单易学的语言形式使Matlab在工程领域得到了非常广泛的应用，特别是在系统建模与仿真方面，Matlab已成为应用最广泛的动态系统仿真软件。利用MATLAB建模可以快速地对锁相环进行仿真进而缩短开发时间。 1.1选题背景与意义 Matlab是英文MATrix LABoratory（矩阵实验室）的缩写。1980年，时任美国新墨西哥大学计算机系主任的Cleve Moler教授在给学生讲授线性代数课程时，为使学生从繁重的数值计算中解放出来，用FORTRAN语言为学生编写了方便使用Linpack和Eispack的接口程序并命名为MATLAB，这便是MATLAB的雏形。经过几年的校际流
锁相环Simulink仿真模型
锁相环学习总结 通过这段的学习，我对锁相环的一些基本概念、结构构成、工作原理、主要参数以及simulink 搭建仿真模型有了较清晰的把握与理解，同时，在仿真中也出现了一些实际问题，下面我将对这段学习中对锁相环的认识和理解、设计思路以及中间所遇到的问题作一下总结： 1. 概述 锁相环（PLL ）是实现两个信号相位同步的自动控制系统，组成锁相环的基本部件有检相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ），其结构图如下所示： 2. 锁相环的基本概念和重要参数指标 锁相是相位锁定的简称，表示两个信号之间相位同步。若两正弦信号如下所示： 相位同步是指两个信号频率相等，相差为一固定值。 ) (sin )sin()()(sin )sin()('t U t U t u t U t U t u o o o o o i i i i i θθωθθω=+==+=
当i ω=o ω，两个信号之间的相位差 为一固定值， 不 随时间变化而变化，称两信号相位同步。 当i ω≠o ω，两个信号的相位差 ，不论i θ 是否等于o θ，只要时间有变化，那么相位差就会随时间变化而 变化，称此时两信号不同步。若这两个信号分别为锁相环的输入和输出，则此时环路出于失锁状态。 当环路工作时，且输入与输出信号频差在捕获带范围之内，通过环路的反馈控制，输出信号的瞬时角频率)(t v ω便由o ω向i ω方向变化，总会有一个时刻使得i ω=o ω，相位差等于0或一个非常小的常数，那么此时称为相位锁定，环路处于锁定状态。若达到锁定状态后，输入信号频率变化，通过环路控制，输出信号也继续变化 并向输入信号频率靠近，相位差保持在一个固定的常数之内，则称环路此时为跟踪状态。锁定状态可以认为是静态的相位同步，而跟踪状态则为动态的相位同步。 环路从失锁进入到锁定状态称为捕获状态。 其他几个环路工作时的重要概念： 快捕带：能使环路快捕入锁的最大频差称为环路的快捕带，记为 L ω?，两倍的快捕带为快捕范围。 捕获带：能使环路进入锁定的最大固有频差，用P ω?表示，两倍的捕获带为捕获范围。 同步带：环路在所定条件下，可缓慢增加固有频差，直到环路失锁，把能够维持环路锁定的最大固有频差成为同步带，用H ω?， o i t t θθθθ-=-)()('o i o i t t t θθωωθθ-+-=-)()()('
实验三 模拟锁相环与载波同步
实验三 模拟锁相环与载波同步 一、实验目的 1.掌握模拟锁相环的工作原理，以及环路的锁定状态、失锁状态、同步带、捕捉带等基本概念。 2.掌握用平方环法从 2DPSK 信号中提取相干载波的原理及模拟锁相环的设计方法。 3.了解2DPSK 相干载波相位模糊现象产生的原因。 二、实验原理 通信系统常用平方环或同相正交环（科斯塔斯环）从 2DPSK 信号中提取相干载波。本实验使用平方环提取想干载波，其载波同步原理方框图如图 l 所示。 图1 载波同步方框图 锁相环由鉴相器（PD ）、环路滤波器（LF ）、及压控振荡器（VCO ）组成，如图2所示。 图2 锁相环方框图 模拟锁相环中，PD 是一个模拟乘法器，LF 是一个有源或无源低通滤波器。锁相环路是一个相位负反馈系统，PD 检测 u i (t)与 u o (t)之间的相位误差并进行运算形成误差电压 u d (t),LF 来滤除乘法器输出的高频分量（包括和频及其他的高频噪声）形成控制电压 u c (t)，在 u o (t)的作用下、u o (t)的相位向u i (t)的相位靠近。设u i (t)=U i sin [ωi t+θi (t)]，u o (t)=U o sin [ωo t+θo (t)]，则 ud(t) =Udsin θe (t)，θe (t) =θi (t)- θo (t)，故模拟锁相环的 PD 是一个正弦PD 。设u c (t)=u d (t)F (P)，F （P ）为LF 的传输算子，VCO 的压控灵敏度为K ，则环路的数学模型如图 3 所示。 图3 模拟环数学模型 当6)(π θ≤t e 时，U d sin =)(t c θU d e θ，令d d U K =为PD 的线性化鉴相灵敏度、单位为V/rad ，则环路线性化数学模型如图4所示。
简述锁相环
南京机电职业技术学院 毕业设计(论文) 题目 40MHz简易锁相环的设计 系部电子工程系专业电子信息技术工程 姓名王鑫学号 G1210145 指导教师吕彬森 2015 年 04 月09日
摘要 在无线收发信机电路中，除了发射机和接收机外，还有一个非常重要的部分就是本地振荡电路。为了保证本地振荡模块输出信号的频率稳定性和较低的相位噪声，通常本振采用锁相环技术来实现，特别在无线通信领域。 本文阐述了锁相环的基本结构和工作原理，从锁相环稳定性的角度出发，给出了无线通信电路中使用40MHz 锁相环的电路设计，并且将方案中锁相环电路进行了仿真，最终满足40MHz 锁相环的设计要求。 关键词：锁相环；鉴相器；压控振荡器
Abstract（外语专业的需要） 【英文摘要正文输入】 In the wireless transceiver circuit, in addition to the transmitter and the receiver, there is a very important part of the local oscillator circuit is. In order to ensure the stability of the local oscillator module, output signal frequency and low phase noise, the vibration by using phase locked loop technique, especially in the field of wireless communications. This paper introduces the basic structure and working principle of the phase-locked loop PLL, starting from the stability of the 40MHz PLL circuit design is given of the use of wireless communication circuit, and the scheme of PLL circuit simulation, and ultimately meet the design requirements of 40MHz phase locked loop. Keywords: Attenuation network; Attenuation quantity; Amplifier; broadband
时间同步服务器技术规范书
时间同步服务器技术规范书 概述 SNTM系列网络时间服务器实现了网络PTP/NTP与卫星信号冗余输入，支持 PTP/NTP/SNTP网络对时、串口报文授时、1PPS脉冲信号输出，干接点报警信号输出，采用安全的MD5协议和证书加密方式，具有完整的日志记录功能和USB端口下载功能。该产品系统整体功耗小，采用无风扇设计，运行可靠稳定，完全满足《国家电网统一时钟系统技术规范》、《上海电网GPS时间同步系统技术原则和运行管理规定》和《电力系统时间同步技术规范》的各种要求，特别适用于分布在不同地点不同系统的统一授时，为计算机网络、计算机应用系统、流程控制管理系统、电子商务系统、网上B2B系统以及数据库的保存及维护需要提供精密的标准时间信号和时间戳服务。 SNTM系列网络时间服务器作为思利敏电力公司系列时间产品单元，内置高精度OCXO 晶振（可选铷原子）守时，可作为一级、二级甚至多级PTP/NTP时间服务器，支持任意扩展，满足大规模、多方式的时间信号需求。产品自推出市场以来，经受了众多的现场运行考验，得到广大用户的认可与信赖，已经被成功应用于政府、金融、移动通信、公安、石油、电力、交通、以及国防等领域。 技术特性 1物理外观标准2U,19英寸机架式机箱。全模块化，带电热插拔，即插即用方式。 2供电电源交流220V±10%，50Hz±5%，功率小于30W。 3工作环境工作湿度：0℃～＋50℃；相对湿度：≤90%（40℃）；存储温度：-30℃～＋70℃. 4输入要求配备GPS+北斗二代+IRIG-B(422)码冗余授时。 5输出要求配备标准RJ45网络接口，3个NTP/SNTP网络授时端口，12路IRIG-B（422）信号输出，6路RS232串口信号输出，1路PPS脉冲信号输出。 6告警接点1路GPS北斗信号失步告警接点输出，1路B码信号失步告警接点输出，1路电源失电告警接点输出。 7时间精度锁定后输出1pps相对UTC的平均偏差小于50nS。 8守时精度小于0.42μS/分钟。
BBU时钟同步方案学习资料
1.1目前BBU采用的时钟同步方案 在NodeB的BBU时钟同步方案应用中，目前产品中采用方案如下: 图1目前BBU时钟同步方案 关键需求: 1.频率同步要求：0.05ppm 2.相位同步要求：1.5us 基本原理： 通过使用GPS等稳定特性好的时钟源来校准精度较高的本地时钟，可以将GPS的长 期稳定特性与本地时钟晶振的短期稳定特性很好的结合起来，为整个系统提供可靠的系统时间和工作时钟，保证系统的频率同步和相位同步要求。 组成： 频率合成：本方案中频率合成指的是将OCXO输出的10MHZ的时钟进行变频，转换成系统时钟（目前系统时钟频率为20.48MHZ），这部分功能是采用专用的数字频率合成芯片DDS （AD9851 ）来完成的；方案中共用到了两路DDS，其中的一路频率合成电路 （DDS1的输出（20.48MHZ作为同步算法的高频参考时钟输入到FPGA在FPGA内部经过DCM 模块变成高频时钟（200MH竝右）；另一路频率合成电路（DDS2的输出（20.48MHZ 经过驱动电路后输出到背板提供给各个单板使用，由于输出到背板的时钟需要实时跟踪主 用板输出时钟的相位，所以会实时调节这一路AD9851 （ DDS2输出信号的相位。而另一 路AD9851 （DDS1的输出相位不作任何调整，这样就保证了同步算法的正确性。 OCXO的频率调整电路：OCXO的输出频率会受环境温度、负载、电源的影响，而且OCXO 自身也会老化。为了保证OCXO输出时钟的精度需要根据实际情况调整OCXO 的输出频率。OCXO有时钟频率调整端，此管脚的电压值将直接控制OCXO的输出频率。
DA变换在本板中的作用是产生OCXO的频率控制电压，CPU经过时钟算法处理后推算出OCXO的频率与GPS的时钟相比的误差，结合OCXO的频率调整范围以及预计调整的频率值，推算出应该设定的频率控制电压；知道了OCXO的频率控制电压后，再结合DA转换器的工作范围，就可以推算出DA转换器要设定的数字量。 FPGA: DDS2输出的20.48MHZ时钟信号通过分频产生PP2S信号。记录1pps间的 204.8Mhz时钟频率误差以及1pps和PP2S的相位差提供给CPU完成时钟同步算法。配置DA、DDS。 CPU:完成时钟同步算法。时钟同步模块类似锁相环，同步算法相当于鉴相器（部分）和低通滤波器。同步算法根据时钟参考源锁定状态下提供的1PPS信号来调整本板时钟（通常为压控恒温晶振OCXO）,使得本板输出的PP2S信号的频率满足要求，且相位与1PPS 相位严格对齐。 GPS接收机：提供基站系统同步所需的时间;提供1pps作为时钟同步的常稳参考源。 方案优点：设计思路简单，通过CPU和FPGA共同来完成时钟同步算法，不仅实现了对频率的校准同时保证相位同步，时钟同步算法自主开发，可维护性强。 方案缺点：受OCXO的频率调整范围限制。由于需要对OCXO进行频率调整，一旦OCXO的频率调整范围超出了时钟同步算法设定的频率调整范围，将无法进行频率校准，必须更换OCXO。 设计难点：时钟同步算法是本方案的设计难点，特别是失锁后的保持算法。 1.2基于AD9548的时钟同步方案 基于AD9548的时钟同步方案框图如下： 图2基于AD9548 的时钟同步方案 关键需求： 1.频率同步要求：0.05ppm 2.相位同步要求：1.5us 基本原理： GPS等稳定特性好的时钟源作为数字锁相环的参考源，数字锁相环来产生校准后的高精度的系统时钟，通过系统时钟分频产生与1PPS同步的PP2S,从而保证系统的频率