半导体制程气体介绍
一、半導體製程氣體介紹:
A.Bulk gas:
---GN2 General Nitrogen : 只經過Filter -80℃
---PN2 Purifier Nitrogen
---PH2 Purifier Hydrgen (以紅色標示)
---PO2 Purifier Oxygen
---He Helium
---Ar Argon
※“P”表示與製程有關
※台灣三大氣體供應商: 三福化工(與美國Air Products)
亞東氣體(與法國Liquid合作)
聯華氣體(BOC)
中普Praxair
B.Process gas : Corrosive gas (腐蝕性氣體)
Inert gas (鈍化性氣體)
Flammable gas (燃燒性氣體)
Toxic gas (毒性氣體)
C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。
ICA : Instrument Compressor Air (儀表用壓縮空氣)。
BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。
二、氣體之物理特性:
A.氣體分類:
1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體)
2.助燃性氣體: O2、Cl2、NF3、N2O ,…..
3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,…..
4.自燃性氣體: SiH4、SC2H6 ,…..
5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..
三、氣體供應系統:
(一)Bulk gas --- 室外
氣體名供應方式
N2Cold EV A / N2 Plant
Ar Cold
O2Cold
He gardle / Manifold (Manifold)
H2Gas tank / gasdle ※氣瓶櫃之必要部份 1.電氣控制Array工業安全規定每一 2.配管
櫃只能放兩支瓶。 3.消防
4.灑水
5.警報
(二)Process gas ---gas room
Gardle / Manifold
(三)General gas
CDA Compressor / Air tank / Filter / Dryer
ICA Compressor / Air tank / Filter / Dryer
BCA Compressor / Air tank / Filter / Dryer
氣體供應系統:
KONH etc
A.一般氣體主要供應系統、中繼單元及二次配管
N2 gas
Valve stand VP
DP VMB –特殊氣體(Special gas)
VMB (無鋼瓶)
氣瓶櫃也必須具備Purge之功能
(a).H2氫氣單元: 爆炸性氣體，需加防爆牆與通風---工業安全規定。
註: 1.注意防爆，必須使用防爆性機具。
2.易產生滯流，尤其是建築死角。
(b). O2與H2大同小異(液態供應)。
(c). He罐裝、大小鋼瓶120 or 130。
(d). Ar 同上
B.製程特殊氣體供應系統:
配管注意事項:
1. 必須了解物性，如有爆炸性。
2. 管材、配件，如Valve、Regulator、Filter ,…..等材質之選擇及判別。
3. 氣體輸送至製程或使用點的距離考量。
4. 使用點之需求量。
5. 預留擴充點之評估及安全性考量。
(15%之預留量)
Ex. a.二次測使用壓力為10 Psi時管件可選擇30 Psi。※瞬間壓力(開閥時)
b.使用壓力為50 Psi，表面最好使用100 Psi表頭壓力≧2 x使用壓力。
※氣體管路設計理念:
一、管路設計:
*了解氣體的特性(物性級化性)。
*管材、管件及Valve、Regulator、Filter ,…..等材質、規格的正確選擇。
*氣體輸送距離的考量。
*氣體使用”點”之考量。
*未來擴充之評估及安全性之考量。
二、理想的流速設計基準:
*一般氣體< 20 M/Sec
*可燃性氣體< 10 M/Sec
*特殊氣體< 8 M/Sec
( Q = A V )
註: 流速大於15 M/Sec時屬於高壓系統，即大於10 Kg/cm2。
三、針對潔淨化之要求:
*滯留點之減少: 儘管採用環路配管、Bulk Valve、Purge機構等。
*彎曲點之減少: 儘管採用Block Valve，無縫管。
*焊接點之減少
*配管路徑之環境之選擇: 避免溼度大、溫度高、震動,…..等環境。
*接頭之減少
*安全性: 如二重配管之採用等。
*擴充性: 預留擴充點及管端處理.…等。
*操作性: 操作閥之位置、壓力計、流量計以及Purge之排列。
※管材之種類及選擇:
半導體以及光電工業製程中，氣體供應系統必須以安定、連續的供給製程才能穩定，因此氣體供應品質的優劣與供應設備及管材、管件的材質及品質，尤其是管內壁粗糙度以及配管、焊接技術有相當的關係。
管材處理等級(JIS –0601規範)
處理方式粗糙度μm
A. 把引管(素管)AP (未經處理) R max 20 ~ 50
B. 化學處理管CT (Chemical treatment) 10 ~ 20
C.光輝燒鈍BA (Bright Anneal Treatment) 3 ~ 8
D.化學研磨處理CP (Chemical Polish) 0.5 ~ 1
E.電解研磨處理EP (Electro Polish) 0.3 ~ 0.8
(材質有SUS304、SUS316、SUS316L)
※管路配置之品質要求:
1.管路不可產生Particle。
2.管材所含之不純物要少。
3.管路必須整齊、美觀。
4.焊道必須符合要求，尤其不可氧化。
5.管壁吸附之水分要求要容易清除。
6.管路不得洩漏。
7.Particle及水份排除。
8.氣體滯留區之防止。
※配管人員的技術要求:
1.尺寸之量測技術。
2.焊接技術、以及焊道德判斷能力與知識。
3.工具之使用、設備的操作技術。
4.對潔淨室的認識。
5.管架的架設技術。
※氣體管路的測試:
1.耐壓測試:
以N2 or Ar加壓
測試時間
a.瞬間壓力試驗以使用壓力之1.5倍，持壓30分鐘。
b.24小時壓力測試，以使用壓力為準。
2. 氣密試驗:
使用He Leak Detector真空試驗。
標準: ≦10-9 https://www.wendangku.net/doc/484618322.html,/sec
3.水分測試:
使用He Leak Detector真空測試。
標準: ≦-80℃
4.微粉塵測試:
使用Particle Counter。
標準: ≦1 EA/ft3 at 0.1μm
5 EA/ft3 at 0.05μm
5.微氧測試:
標準: ≦10 PPb
2. 流速基準:
a.一般氣體< 20 M/Sec
b.可燃性氣體< 10 M/Sec
c.特殊氣體< 8 M/Sec
Max流速15 M/S ~ 10 M/S
*15 M/S > 為高壓系統
以壓力表示10 kg/cm2以上為高壓
10 kg/cm2以下為低壓, (如CPA)
計算式:
Q = 60 x A x V
需求量= 60S x管斷面積(M2) x M/S = M3/Min(分)
管之分級:
Sch 5 10 20 40 80
DIN、ISO、JIS、ASTM (英制有Pipe也有Tube，一般使用Tube)
美規、歐規、日規、厚度不同。
Tube是指Sch 5在ASTM公稱為1” , 1/4” , …..
Pipe是指Sch 5在JIS公稱為10A , 15A , 20A , …..
*在半導體只用Sch 5 , 10。
氣體配管只用Sch 5。
※配管施工注意點:
●滯流點之減少，如Tee、Valve …..等。
●彎曲點之減少， EP管和BA管其彎度不同。
曲度為直徑之1.5，3，4.5，6，12，18，24倍
●焊接點之減少
※Valve之設計，允許15,000次之開關動作。
※二重管之配管:
1.真空二重管
2.普通二重管
管件之處理有化學處理(CT)、光輝燒鈍(拋光處理)、電解研磨(美、日、英、德、法、瑞典)。
管材處理等級(JIS-0601規範)
AP管未經處理
CT 化學處理(Chemical treament)
BA 不易焊接(美國無此級管材)
CP
EP 電解研磨(最高級)
自動焊接機ARC (高溫)
CAJON (低溫)
※表面粗糙度Rmax (美國使用Ra方式)
SUS無縫鋼管100A or 4” ---EP管。
半导体全制程介绍
《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管 （Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在 晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空
半导体封装制程简介
（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二
（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点
上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當
半导体制程及摩尔定律
神秘的处理器制程工艺 摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。 你能准确说出45nm是什么宽度吗？ 得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。而要理解这个问题，就要从超大规模集成电路中最基本的单元 —MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。 我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。 上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。 在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。 CMOS的电路结构
半导体集成电路封装技术试题汇总(李可为版)
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
半导体制造基本概念
半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：
1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术
半导体各工艺简介5
Bubbler Wet Thermal Oxidation Techniques
Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.
半导体工艺原理 思 考 题
第一章思考题 1、晶格、晶胞、原胞、单晶体、多晶体、晶向、晶面（表示方法）。 2、已知硅晶体晶格常数为a，根据硅晶体结构的特点，求硅晶体中原子密度、最小原子间距、空间利用率、<100><110><111>晶向原子线密度、(100)(110)(111)晶面原子面密度。 3、为什么硅晶体中的晶格为复式晶格？ 4、为什么硅单晶在生长、化学腐蚀、解理、扩散速度等方面具有各向异性的特点? 5、晶体中缺陷的种类？ 6、半导体材料中的杂质类型？ 7、固溶体？固溶体主要可分为哪两类，各自特点？固溶度（最大溶解度）？ 1.IC的性能及制造IC对半导体硅材料的要求有哪些？ 2.高纯硅制备过程？ 3.直拉法单晶生长过程（每步工艺）？ 4.硅片加工过程？ 第二章思考题 ?IC中SiO2的作用有哪些？ ?SiO2结构，桥键氧，非桥键氧，为什么无定形SiO2无固定熔点。 ?为什么热氧化过程中是氧等氧化剂穿过SiO2而不是Si穿过SiO2发生氧化反应？ ?了解SiO2的主要性质（密度、折射率、电阻率、介电常数、腐蚀）？ ?杂质在SiO2中的存在形式及其对SiO2性质的影响。 ?SiO2为什么可作为扩散掩蔽膜？IC工艺中为何要尽量避免Na污染？?SiO2扩散掩蔽层厚度的确定？计算题 制备SiO2的方法，其中热氧化可分为几种，说明各自的特点 ?热氧化经历的几个步骤。 ?氧化层厚度与时间关系。计算题 影响氧化速率的各种因素。何谓位阻现象？氧化过程中水汽的来源？氧化过程中加入氯可使二氧化硅性质得到哪些改善？ 热氧化过程中决定杂质再分布的因素有哪几方面？何为分凝现象、系数。热氧化过程中的杂质再分布的几种可能情况？再分布后硅表面杂质浓度与哪些因素有关？ ?在ULSI中，薄栅氧化层（<10nm）应满足哪些要求？如何制备高质量的薄栅氧化层 在SiO2内和Si- SiO2界面有哪些电荷，对器件的性能有何影响？改进方法。 ?氧化膜厚度的检测方法？ 第三章思考题 扩散工艺，扩散在集成电路制造中的应用 杂质在硅中的两种扩散机构，间隙式杂质，间隙式扩散、替位杂质，替位式扩散、为什么替位杂质比间隙杂质运动困难。菲克第一定律、表达式，决定扩散系数的基本量。扩散方程（菲克第二定律）表达式。
半导体制程气体介绍
一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。 二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..
半导体技术-半导体制程
半导体制程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1．内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2．为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3．所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4．所有建材均以不易产生静电吸附的材质为主。 5．所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6．人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7．除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染MOS晶体管的载子信道（channel），影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M?-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8．洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向 (orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关) 三、半导体制程设备 半导体制程概分为三类：(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类：(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程，而新近发展的第(d)项机台，则分别应用于制程(1)与(3)。
半导体全制程介绍
半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。
半导体简介
《晶柱成长制程》 硅晶柱的长成，首先需要将纯度相当高的硅矿放入熔炉中，并加入预先设定好的金属物质，使产生出来的硅晶柱拥有要求的电性特质，接着需要将所有物质融化后再长成单晶的硅晶柱，以下将对所有晶柱长成制程做介绍。 长晶主要程序︰ 融化（MeltDown） 此过程是将置放于石英坩锅内的块状复晶硅加热制高于摄氏1420度的融化温度之上，此阶段中最重要的参数为坩锅的位置与热量的供应，若使用较大的功率来融化复晶硅，石英坩锅的寿命会降低，反之功率太低则融化的过程费时太久，影响整体的产能。 颈部成长（Neck Growth） 当硅融浆的温度稳定之后，将<1.0.0>方向的晶种渐渐注入液中，接着将晶种往上拉升，并使直径缩小到一定（约6mm），维持此直径并拉长10-20cm，以消除晶种内的排差（dislocation），此种零排差（dislocation-free）的控制主要为将排差局限在颈部的成长。 晶冠成长（Crown Growth） 长完颈部后，慢慢地降低拉速与温度，使颈部的直径逐渐增加到所需的大小。 晶体成长（Body Growth） 利用拉速与温度变化的调整来迟维持固定的晶棒直径，所以坩锅必须不断的上升来维持固定的液面高度，于是由坩锅传到晶棒及液面的辐射热会逐渐增加，此辐射热源将致使固业界面的温度梯度逐渐变小，所以在晶棒成长阶段的拉速必须逐渐地降低，以避免晶棒扭曲的现象产生。 尾部成长（Tail Growth） 当晶体成长到固定（需要）的长度后，晶棒的直径必须逐渐地缩小，直到与液面分开，此乃避免因热应力造成排差与滑移面现象。
《晶柱切片后处理》 硅晶柱长成后，整个晶圆的制作才到了一半，接下必须将晶柱做裁切与检测，裁切掉头尾的晶棒将会进行外径研磨、切片等一连串的处理，最后才能成为一片片价值非凡的晶圆，以下将对晶柱的后处理制程做介绍。 切片（Slicing） 长久以来经援切片都是采用内径锯，其锯片是一环状薄叶片，内径边缘镶有钻石颗粒，晶棒在切片前预先黏贴一石墨板，不仅有利于切片的夹持，更可以避免在最后切断阶段时锯片离开晶棒所造的破裂。切片晶圆的厚度、弓形度（bow）及挠屈度（warp）等特性为制程管制要点。影响晶圆质量的因素除了切割机台本身的稳定度与设计外，锯片的张力状况及钻石锐利度的保持都有很大的影响。 圆边（Edge Polishing） 刚切好的晶圆，其边缘垂直于切割平面为锐利的直角，由于硅单晶硬脆的材料特性，此角极易崩裂，不但影响晶圆强度，更为制程中污染微粒的来源，且在后续的半导体制成中，未经处理的晶圆边缘也为影响光组与磊晶层之厚度，固须以计算机数值化机台自动修整切片晶圆的边缘形状与外径尺寸。 研磨（Lapping） 研磨的目的在于除去切割或轮磨所造成的锯痕或表面破坏层，同时使晶圆表面达到可进行抛光处理的平坦度。 蚀刻（Etching） 晶圆经前述加工制程后，表面因加工应力而形成一层损伤层（damaged layer），在抛光之前必须以化学蚀刻的方式予以去除，蚀刻液可分为酸性与碱性两种。 去疵（Gettering） 利用喷砂法将晶圆上的瑕疵与缺陷感到下半层，以利往后的.. IC制程。 抛光（Polishing） 晶圆的抛光，依制程可区分为边缘抛光与表面抛光两种
半导体制程简史
半导体制程简史 当线宽远高于10 微米时，纯净度还不像今天的器件生产中那样至关 紧要。旦随着器件变得越来越集成，超净间也变得越来越干净。今天，工厂 内是加压过滤空气，来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。 半导体制造车间里的工人被要求着超净服来保护器件不被人类污染。 在利润增长的推动下，在1960 年代半导体器件生产遍及得克萨斯州和 加州乃至全世界，比如爱尔兰、以色列、日本、台湾、韩国、新加坡和中国， 且在今天已是一个全球商业。 半导体生产商的领袖大都在全世界拥有生产车间。英特尔，世界最大的 生产商，以及在美其他顶级生产商包括三星(韩国)、德州仪器(美国)、AMD(超 微半导体)(美国)、东芝(日本)、NEC 电子(日本)、意法半导体(欧洲)、英飞凌 (欧洲)、瑞萨(日本)、台积电(台湾，参见TSMC 网站)、索尼(日本)，以及恩智 浦半导体(欧洲)在欧洲和亚洲都有自己的设备。 在2006 年，在美国有大约5000 家半导体和电子零件生产商，营业额达1650 亿美元(摘自Barnes 报告《2006 美国工业和市场展望》)。 以下为各半导体工艺节点出现时间和主要代表产品 ITRS : International Technology Roadmap for Semiconductors(国际半导体技术蓝图) ITRS 是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起 的。发起组织分别是European Semiconductor IndustryAssociation(ESIA，欧洲半导体工业协会)，the Japan Electronics and InformationTechnology Industries
半导体工艺原理复习资料
晶体生长技术（直拉法（CZ）、区熔法（FZ））。 半导体：常温下导电性能介于导体和绝缘体之间的材料，如二极管、计算机、移动电话等。导电性可受控制，范围可从绝缘体至导体之间的材料。 N型半导体（电子型半导体），自由电子浓度远大于空穴浓度的杂质半导体。硅晶体中掺入五价元素（如磷），自由电子为多子，空穴为少子，主要靠自由电子导电。自由电子主要由杂质原子提供，空穴由热激发形成。掺入的杂质越多，多子的浓度就越高，导电性能就越强。P型半导体（空穴型半导体）即空穴浓度远大于自由电子浓度的杂质半导体。硅晶体中掺入三价元素（如硼）。空穴为多子，自由电子为少子，主要靠空穴导电。空穴主要由杂质原子提供，自由电子由热激发形成。掺入的杂质越多，多子的浓度就越高，导电性能就越强。区熔法（FZ）特点：硅片含氧量低、纯度高、成本高、主要用于高功率IC。难生长大直径硅晶棒。低阻值硅晶棒、掺杂均匀度较差。 CZ法：成本低、可做大尺寸晶锭、材料可重复使用。 CZ工艺工程：籽晶熔接，引晶和缩颈，放肩，收尾。 影响因素：拉伸速率、旋转速率。 硅片制备步骤：机械加工，化学处理，表面抛光，质量测量 制备流程：整形处理，去掉两端，径向研磨。 硅片制作流程： 磨片和倒角（防止产生缺陷），刻蚀（去除沾污和损伤层）腐蚀液：HNO3+HF+醋酸，抛光（去除表面缺陷），清洗（去除残留沾污） 晶体缺陷：点缺陷（空位缺陷；间隙原子缺陷；Frenkel缺陷）；位错；层错。 杂质的作用：调节硅原子的能级，由于晶体结构的原因，固体中的全部原子的各能级形成了能带，硅通常可以分为三个能带，导带，禁带，价带。如果所有的自由电子都在价带上就是绝缘体；如果所有的自由电子都在导带上就是导体。半导体的自由电子平时在价带上，但受到一些激发的时候，如热、光照、电激发等，部分自由电子可以跑到导带上去，显示出导电的性质，所以称为半导体。 施主能级杂质能级要么距离导带很近（如磷），是提供电子的； 受主能级要么距离价带很近（如硼），是接受电子的。
IC封装制程简介
半导体的产品很多应用的场合非常广泛图一是常见的几种半导体组件外型半导体组件一般是以接脚形式或外型来划分类别图一中不同类别的英文缩写名称原文为 PDID Plastic Dual Inline Package SOP Small Outline Package SOJ Small Outline J-Lead Package PLCC Plastic Leaded Chip Carrier QFP Quad Flat Package PGA Pin Grid Array BGA Ball Grid Array 虽然半导体组件的外型种类很多在电路板上常用的组装方式有二种一种是插入电路板的焊孔或脚座如PDIP PGA另一种是贴附在电路板表面的焊垫上如SOP SOJ PLCC QFP BGA 从半导体组件的外观只看到从包覆的胶体或陶瓷中伸出的接脚而半导体组件真正的的核心是包覆在胶体或陶瓷内一片非常小的芯片透过伸出的接脚与外部做信息传输图二是一片EPROM组件从上方的玻璃窗可看到内部的芯片图三是以显微镜将内部的芯片放大可以看到芯片以多条焊线连接四周的接脚这些接脚向外延伸并穿出胶体成为芯片与外界通讯的道路请注意图三中有一条焊线从中断裂那是使用不当引发过电流而烧毁致使芯片失去功能这也是一般芯片遭到损毁而失效的原因之一 图四是常见的LED也就是发光二极管其内部也是一颗芯片图五是以显微镜正视LED的顶端可从透明的胶体中隐约的看到一片方型的芯片及一条金色的焊线若以LED二支接脚的极性来做分别芯片是贴附在负极的脚上经由焊线连接正极的脚当LED通过正向电流时芯片会发光而使LED发亮如图六所示 半导体组件的制作分成两段的制造程序前一段是先制造组件的核心─芯片称为晶圆制造后一段是将晶中片加以封装成最后产品称为IC封装制程又可细分成晶圆切割黏晶焊线封胶印字剪切成型等加工步骤在本章节中将简介这两段的制造程序
图解半导体制程概论1
图解半导体制程概论（1） 第一章半导体导论 █半导体的物理特性及电气特性 【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。如： 杂质的添加·温度 光的照射·原子结合的缺陷 █半导体的材料 硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体. ●硅、锗半导体 （Si、Ge Semiconductor) 单结晶的硅、其各个原子与所邻接的原子共价电子（共有结合、共有化）且排列得井井有条。利用如此的单结晶，就可产生微观性的量子力学效果，而构成半导体器件。
●化合物半导体 (Compound Semiconductor) 除硅（Si)之外，第III族与第V族的元素化合物，或者与第IV族元素组成的化合物也可用于半导体 材料。 例如，GaAs（砷化镓）、Gap（磷化砷）、AlGaAs（砷化镓铝）、GaN（氮化镓）SiC（碳化硅）SiGe（锗化硅）等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴 我们将第IV族（最外层轨道有四个电子）的元素（Si、Ge等），以及和第IV族等价的化合物（GaAs、GaN等），且掺杂极少杂质的半导体的结晶，称之为本征半导体（intrinsic semiconductor）。 ●本征半导体（intrinsic semiconductor） 当温度十分低的时候，在其原子的最外侧的轨道上的电子（束缚电子（bound electrons）用于结合所邻接的原子，因此在本征半导体内几乎没有自由载子，所以本征半导体具有高电阻比。
半导体制程基本简介说明
(基本觀念) IC製程說明介紹 半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array (圖一) 不同外形半導體元件(圖二)EPROM內部晶片 (圖三)EPROM晶片接腳放大圖(圖四)LED 燈
(圖五)LED內部晶片放大圖(圖六)LED通電時因晶片發亮而發光 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種: 一種是插入電路板的銲孔或腳座，如PDIP、PGA 一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序: 前一段是先製造元件的核心─晶片，稱為晶圓製造 後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段 的製造程序。
半导体的生产工艺流程(doc 8页)
半导体的生产工艺流程(doc 8页)
半导体的生产工艺流程 半导体制程 -------------------------------------------------------------------------------- 微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术(silicon- based micromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫 语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵(参见图2-1)。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源 不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久， 冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回 旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触 (在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化 妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半 (MOS) 晶体管结构之带电载子信道 (carrier channel)，影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M Ω-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题， 再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向(orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶
《半导体测试制程介绍》
《晶柱成長製程》 矽晶柱的長成，首先需要將純度相當高的矽礦放入熔爐中，並加入預先設定好的金屬物質，使產生出來的矽晶柱擁有要求的電性特質，接著需要將所有物質融化後再長成單晶的矽晶柱，以下將對所有晶柱長成製程做介紹。 長晶主要程序︰ 融化（MeltDown） 此過程是將置放於石英坩鍋內的塊狀複晶矽加 熱製高於攝氏1420度的融化溫度之上，此階段中最 重要的參數為坩鍋的位置與熱量的供應，若使用較 大的功率來融化複晶矽，石英坩鍋的壽命會降低， 反之功率太低則融化的過程費時太久，影響整體的 產能。 頸部成長（Neck Growth） 當矽融漿的溫度穩定之後，將<1.0.0>方向的晶 種漸漸注入液中，接著將晶種往上拉昇，並使直徑 縮小到一定（約6mm），維持此直徑並拉長10-20cm， 以消除晶種內的排差（dislocation），此種零排差 （dislocation-free）的控制主要為將排差侷限在頸部 的成長。 晶冠成長（Crown Growth） 長完頸部後，慢慢地降低拉速與溫度，使頸部 的直徑逐漸增加到所需的大小。 晶體成長（Body Growth） 利用拉速與溫度變化的調整來遲維持固定的晶 棒直徑，所以坩鍋必須不斷的上升來維持固定的液 面高度，於是由坩鍋傳到晶棒及液面的輻射熱會逐 漸增加，此輻射熱源將致使固液界面的溫度梯度逐 漸變小，所以在晶棒成長階段的拉速必須逐漸地降
低，以避免晶棒扭曲的現象產生。 尾部成長（Tail Growth） 當晶體成長到固定（需要）的長度後，晶棒的直徑必須逐漸地縮小，直到與液面分開，此乃避免因熱應力造成排差與滑移面現象。
《晶柱切片後處理》 矽晶柱長成後，整個晶圓的製作才到了一半，接下必須將晶柱做裁切與檢測，裁切掉頭尾的晶棒將會進行外徑研磨、切片等一連串的處理，最後才能成為一片片價值非凡的晶圓，以下將對晶柱的後處理製程做介紹。 切片（Slicing） 長久以來晶圆切片都是採用內徑鋸，其鋸片是一環狀薄葉片，內徑邊緣鑲有鑽石顆粒，晶棒在切片前預先黏貼一石墨板，不僅有利於切片的夾持，更可以避免在最後切斷階段時鋸片離開晶棒所造的破裂。 切片晶圓的厚度、弓形度（bow）及撓屈度（warp）等特性為製程管制要點。 影響晶圓品質的因素除了切割機台本身的穩定度與設計外，鋸片的張力狀況及鑽石銳利度的保持都有很大的影響。 圓邊（Edge Polishing） 剛切好的晶圓，其邊緣垂直於切割平面為銳利的直角，由於矽單晶硬脆的材料特性，此角極易崩裂，不但影響晶圓強度，更為製程中污染微粒的來源，且在後續的半導體製成中，未經處理的晶圓邊緣也為影響光阻與磊晶層之厚度，須以電腦數值化機台自動修整切片晶圓的邊緣形狀與外徑尺寸。 研磨（Lapping） 研磨的目的在於除去切割或輪磨所造成的鋸痕或表面破壞層，同時使晶圓表面達到可進行拋光處理的平坦度。 蝕刻（Etching） 晶圓經前述加工製程後，表面因加工應力而形成一層損傷層（damaged layer），在拋光之前必須以化學蝕刻的方式予以去除，蝕刻液可分為酸性與鹼性兩種。 去疵（Gettering） 利用噴砂法將晶圓上的瑕疵與缺陷趕到下半層，以利往後的IC製程。