计算机组成原理课后习题答案 唐朔飞版

唐朔飞《计算机组成原理》课后答案

第一章

1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？

解：P3

计算机系统——计算机硬件、软件和数据通信设备的物理或逻辑的综合体。

计算机硬件——计算机的物理实体。

计算机软件——计算机运行所需的程序及相关资料。

硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。

5. 冯?诺依曼计算机的特点是什么？

解：冯氏计算机的特点是：P9

? 由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

? 指令和数据以同一形式（二进制形式）存于存储器中；

? 指令由操作码、地址码两大部分组成；

? 指令在存储器中顺序存放，通常自动顺序取出执行；

? 以运算器为中心（原始冯氏机）。

7. 解释下列概念：

主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。

解：P10

主机——是计算机硬件的主体部分，由CPU+MM（主存或内存）组成；

CPU——中央处理器（机），是计算机硬件的核心部件，由运算器+控制器组成；（早期的运、控不在同一芯片上）

主存——计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。

存储单元——可存放一个机器字并具有特定存储地址的存储单位；

存储元件——存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取；

存储字——一个存储单元所存二进制代码的逻辑单位；

存储字长——一个存储单元所存二进制代码的位数；

存储容量——存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）

机器字长——CPU能同时处理的数据位数；

指令字长——一条指令的二进制代码位数；

讲评：一种不确切的答法：

CPU与MM合称主机；

运算器与控制器合称CPU。

这两个概念应从结构角度解释较确切。

8. 解释下列英文缩写的中文含义：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解：全面的回答应分英文全称、中文名、中文解释三部分。

CPU——Central Processing Unit，中央处理机（器），见7题；

PC——Program Counter，程序计数器，存放当前欲执行指令的地址，并可自动计数形成下一条指令地址的计数器；

IR——Instruction Register，

指令寄存器，存放当前正在执行的指令的寄存器；

CU——Control Unit，控制单元（部件），控制器中产生微操作命令序列的部件，为控制器的核心部件；

ALU——Arithmetic Logic Unit，算术逻辑运算单元，运算器中完成算术逻辑运算的逻辑部件；

ACC——Accumulator，累加器，运算器中运算前存放操作数、运算后存放运算结果的寄存器；

MQ——Multiplier-Quotient Register，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。

X——此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；

MAR——Memory Address Register，存储器地址寄存器，内存中用来存放欲访问存储单元地址的寄存器；

MDR——Memory Data Register，存储器数据缓冲寄存器，主存中用来存放从某单元读出、或写入某存储单元数据的寄存器；

I/O——Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送；

MIPS——Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位；

10. 指令和数据都存于存储器中,计算机如何区分它们？

解：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。

另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。

问题讨论：

×由控制器分析是指令还是数据；

数据进控制器？

×指令由指令寄存器存取；

指令寄存器有控制功能？

×指令和数据的格式不一样；指令由操作码和地址码组成）

两者的二进制代码形式不一样？

×指令顺序存放，而数据不是；

数据为什么不能顺序存放？

× MAR放地址，MDR放数据；

取指时MDR中也是数据？

×存取数据和存取指令的操作在机器中完全一样；

无法区分？

×指令和数据的地址不一样；

某一存储单元只能放数据（或指令）?

×指令放在ROM中，数据放在RAM中；

用户程序放在哪？

第三章

1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？

解：总线是多个部件共享的传输部件。

总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。

为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

讲评：

围绕―为减轻总线负载‖的几种说法：

×应对设备按速率进行分类，各类设备挂在与自身速率相匹配的总线上；

×应采用多总线结构；

×总线上只连接计算机的五大部件；

×总线上的部件应为低功耗部件。

上述措施都无法从根上（工程上）解决问题，且增加了许多不必要（或不可能）的限制。

×总线上的部件应具备机械特性、电器特性、功能特性、时间特性；

这是不言而喻的。

4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？

解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；

常见的集中式总线控制有三种：

链式查询、计数器查询、独立请求；

特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。

5. 解释下列概念：总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。

解：

总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；

总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；

总线的传输周期——总线完成一次完整而可靠的传输所需时间；

总线的通信控制——指总线传送过程中双方的时间配合方式。

6. 试比较同步通信和异步通信。

解：

同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；

异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？

解：

半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。

10. 为什么要设置总线标准？你知道目前流行的总线标准有哪些？什么叫plug and play？哪些总线有这一特点？

解：

总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；

目前流行的总线标准有：ISA、EISA、PCI等；

plug and play——即插即用，EISA、PCI等具有此功能。

11. 画一个具有双向传输功能的总线逻辑图。

解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、双向、使能等控制功能的实现，可参考74LS245等总线收发器芯片内部电路。逻辑图如下：（n位）

几种错误的设计：

几种错误的设计：

12. 设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：

（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送；

（2）设计一个电路，实现下列操作：

T0时刻完成D→总线；

T1时刻完成总线→A；

T2时刻完成A→总线；

T3时刻完成总线→B。

解：

（1）采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：

现以8位总线为例，设计此电路，如下图示：

（2）寄存器设置同（1），由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373（电平使能输入）。节拍、脉冲配合关系如下：

节拍、脉冲分配逻辑如下：

节拍、脉冲时序图如下：

以8位总线为例，电路设计如下：

（图中，A、B、C、D四个寄存器与数据总线的连接方法同上。）

几种错误的设计：

（1）

几种错误的设计：

（1）

几种错误的设计：

（2）

几种错误的设计：

（2）

几种错误的设计：

第四章

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

4. 说明存取周期和存取时间的区别。

解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：

存取周期= 存取时间+ 恢复时间

5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？

解：存储器的带宽指单位时间内从存储器进出信息的最大数量。

存储器带宽= 1/200ns ×32位

= 160M位/秒= 20MB/S = 5M字/秒

注意字长（32位）不是16位。

（注：本题的兆单位来自时间=106）

6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。

解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：

按字寻址范围= 64K×8 / 32=16K字

按字节编址时的主存地址分配图如下：

讨论：

1、一个存储器不可能有两套地址，注意字长32位，不是16位，不能按2字节编址；

2、本题与IBM370、PDP-11机无关；

3、按字寻址时，地址仍为16位；

（：地址14位，单元16K个，按字编址4K空间。）

4、字寻址的单位为字，不是B。

5、按字编址的地址范围为0~16K-1，空间为16K字；按字节编址的地址范围为0~64K-1，空间为64KB。不能混淆；

6、画存储空间分配图时要画出上限。

7. 一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位

解：

地址线和数据线的总和= 14 + 32 = 46根；

各需要的片数为：

1K×4：16K×32 / 1K×4 = 16×8 = 128片

2K×8：16K×32 / 2K×8 = 8×4 = 32片

4K×4：16K×32 / 4K×4 = 4×8 = 32片

16K×1：16K×32 / 16K×1 = 32片

4K×8：16K×32 / 4K×8 = 4×4 = 16片

8K×8：16K×32 / 8K×8 = 2×4 = 8片

讨论：

地址线根数与容量为2的幂的关系，在此为214，14根；

：32=25，5根） 数据线根数与字长位数相等，在此为32根。（不是2的幂的关系。

9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。

解：刷新——对DRAM定期进行的全部重写过程；

刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；

常用的刷新方法有三种——集中式、分散式、异步式。

集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；

分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；

异步式：是集中式和分散式的折衷。

讨论：

1、刷新与再生的比较：

共同点：

?动作机制一样。都是利用DRAM存储元破坏性读操作时的重写过程实现；

?操作性质一样。都是属于重写操作。

区别：

?解决的问题不一样。再生主要解决DRAM存储元破坏性读出时的信息重写问题；刷新主要解决长时间不访存时的信息衰减问题。

?操作的时间不一样。再生紧跟在读操作之后，时间上是随机进行的；刷新以最大间隔时间为周期定时重复进行。

?动作单位不一样。再生以存储单元为单位，每次仅重写刚被读出的一个字的所有位；刷新以行为单位，每次重写整个存储器所有芯片内部存储矩阵的同一行。

?芯片内部I/O操作不一样。读出再生时芯片数据引脚上有读出数据输出；刷新时由于CAS 信号无效，芯片数据引脚上无读出数据输出（唯RAS有效刷新，内部读）。鉴于上述区别，为避免两种操作混淆，分别叫做再生和刷新。

2、CPU访存周期与存取周期的区别：

CPU访存周期是从CPU一边看到的存储器工作周期，他不一定是真正的存储器工作周期；存取周期是存储器速度指标之一，它反映了存储器真正的工作周期时间。

3、分散刷新是在读写周期之后插入一个刷新周期，而不是在读写周期内插入一个刷新周期，但此时读写周期和刷新周期合起来构成CPU访存周期。

4、刷新定时方式有3种而不是2种，一定不要忘了最重要、性能最好的异步刷新方式。

10. 半导体存储器芯片的译码驱动方式有几种？

解：半导体存储器芯片的译码驱动方式有两种：线选法和重合法。

线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材；

重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。

11. 画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K 分成4个页面，每个页面分16组，指出共需多少片存储芯片。

解：设采用SRAM芯片，

总片数= 64K×8位/ 1024×4位

= 64×2 = 128片

题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：

页面容量= 总容量/ 页面数

= 64K×8位/ 4

= 16K×8位；

组容量= 页面容量/ 组数

= 16K×8位/ 16 = 1K×8位；

组内片数= 组容量/ 片容量

= 1K×8位/ 1K×4位= 2片；

地址分配：

页面逻辑框图：（字扩展）

存储器逻辑框图：（字扩展）

讨论：

页选地址取A11、A10，页内片选取A15~A12；?

（页内组地址不连贯？）

不分级画；问题：?

1、不合题意；

2、芯片太多难画；

3、无页译码，6：64译码选组。

?页选直接联到芯片；问题：

1、SRAM一般只一个片选端；

2、译码输出负载能力需考虑。

附加门电路组合2级译码信号；?

（应利用译码器使能端输入高一级的译码选通信号）

不设组选，页选同时选8组（16组），并行存取？?

组译码无页选输入；?

?2片芯片合为一体画；

文字叙述代替画图；?

地址线、数据线不标信号名及信号序号。?

12. 设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。

解：

存储基元总数= 64K×8位

= 512K位= 219位；

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。

设地址线根数为a，数据线根数为b，则片容量为：2a×b = 219；b = 219-a；

若a = 19，b = 1，总和= 19+1 = 20；

a = 18，

b = 2，总和= 18+2 = 20；

a = 17，

b = 4，总和= 17+4 = 21；

a = 16，

b = 8，总和= 16+8 = 24；

…… ……

由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。

结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线= 19根，数据线= 1根；或地址线= 18根，数据线= 2根。

采用字、位扩展技术设计；?

13. 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：

（1）该机所允许的最大主存空间是多少？

（2）若每个模块板为32K×8位，共需几个模块板？

（3）每个模块板内共有几片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何选择各模块板？

解：

（1）218 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；

（2）模块板总数= 256K×8 / 32K×8

= 8块；

（3）板内片数= 32K×8位/ 4K×4位

= 8×2 = 16片；

（4）总片数= 16片×8 = 128片；

（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：

讨论：

不对板译码、片译码分配具体地址位；?

?板内片选设4位地址；

不设板选，8个板同时工作，总线分时传送；?

8位芯片；? 8板通过3：8译码器组成256K?

14. 设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：

ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：

（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；

（2）指出选用的存储芯片类型及数量；

（3）详细画出片选逻辑。

解：

（1）地址空间分配图：

（2）选片：ROM：4K×4位：2片；

RAM：4K×8位：3片；

（3）CPU和存储器连接逻辑图及片选逻辑：

讨论：

1）选片：当采用字扩展和位扩展所用芯片一样多时，选位扩展。

理由：字扩展需设计片选译码，较麻烦，而位扩展只需将数据线按位引出即可。

本题如选用2K×8 ROM，片选要采用二级译码，实现较麻烦。

当需要RAM、ROM等多种芯片混用时，应尽量选容量等外特性较为一致的芯片，以便于简化连线。

2）应尽可能的避免使用二级译码，以使设计简练。但要注意在需要二级译码时如果不使用，会使选片产生二义性。

3）片选译码器的各输出所选的存储区域是一样大的，因此所选芯片的字容量应一致，如不一致时就要考虑二级译码。另外如把片选译码输出―或‖起来使用也是不合理的。

4）其它常见错误：

138的C输入端接地；（相当于把138当2-4译码器用，不合理）?

? EPROM的PD端接地；

（PD为功率下降控制端，当输入为高时，进入功率下降状态。因此PD端的合理接法是与片选端-CS并联。）

? ROM连读/写控制线-WE；

（ROM无读/写控制端）

15. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：

（1）用74138译码器画出CPU与存储芯片的连接图；

（2）写出每片RAM的地址范围；

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。

（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？

解：

（1）CPU与存储器芯片连接逻辑图：

（2）地址空间分配图：

（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(第5片)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：

1）该片的-CS端与-WE端错连或短路；

2）该片的-CS端与CPU的-MREQ端错连或短路；

3）该片的-CS端与地线错连或短路；

在此，假设芯片与译码器本身都是好的。

（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为―1‖的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。

17. 某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。

解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下：

8体交叉访问时序：

18. 什么是―程序访问的局部性‖？存储系统中哪一级采用了程序访问的局部性原理？

解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大(大约5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。

20. Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？

答：Cache做在CPU芯片内主要有下面几个好处：

1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线；

2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；

3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高；

将指令Cache和数据Cache分开有如下好处：

1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成；

2）指令Cache可用ROM实现，以提高指令存取的可靠性；

3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。

补充讨论：

Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2），片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度（主存—L2—L1）。

21. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求：

（1）画出主存地址字段中各段的位数；

（2）设Cache的初态为空，CPU依次从主存第0、1、2……99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？

（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？

答：

（1）由于容量是按字节表示的，则主存地址字段格式划分如下：

8 7 2 3 2

（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组x号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组x号块）…… 主存读96号单元时，将12号块（96~103）调入Cache（12组x号块）。

≈共需调100/8 13次，就把主存中的100个数调入Cache。除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。则在800个读操作中：

访Cache次数=（100-13）+700=787次

≈ 0.98 ≈Cache命中率=787/800 98%

（3）设无Cache时访主存需时800T（T为主存周期），加入Cache后需时：（131.167+13）T≈T/6+13T?787

144.167T≈

5.55倍≈则：800T/144.167T

有Cache和无Cache相比，速度提高4.55倍左右。

23. 画出RZ、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。

解：

24. 以写入1001 0110为例，比较调频制和改进调频制的写电流波形图。

解：写电流波形图如下：

比较：

1）FM和MFM写电流在位周期中心处的变化规则相同；

2）MFM制除连续一串―0‖时两个0周期交界处电流仍变化外，基本取消了位周期起始处的电流变化；

3）FM制记录一位二进制代码最多两次磁翻转，MFM制记录一位二进制代码最多一次磁翻转，因此MFM制的记录密度可提高一倍。上图中示出了在MFM制时位周期时间缩短一倍的情况。由图可知，当MFM制记录密度提高一倍时，其写电流频率与FM制的写电流频率相当；

4）由于MFM制并不是每个位周期都有电流变化，故自同步脉冲的分离需依据相邻两个位周期的读出信息产生，自同步技术比FM制复杂得多。

25. 画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形。

解：

注意：

1）画波形图时应严格对准各种信号的时间关系。

2）读出感应信号不是方波而是与磁翻转边沿对应的尖脉冲；

3）同步脉冲的出现时间应能―包裹‖要选的读出感应信号，才能保证选通有效的读出数据信号，并屏蔽掉无用的感应信号。

4）最后读出的数据代码应与写入代码一致。

26. 磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为

40道/厘米，内层密度为400位/厘米，转速2400转/分，问：

（1）共有多少存储面可用？

（2）共有多少柱面？

（3）盘组总存储容量是多少？

（4）数据传输率是多少？

解：

（1）若去掉两个保护面，则共有：

6 × 2 - 2 = 10个存储面可用；

（2）有效存储区域

=（33-22）/ 2 = 5.5cm

柱面数= 40道/cm × 5.5= 220道

=π（3）内层道周长=22 69.08cm

道容量=400位/cm×69.08cm

= 3454B

面容量=3454B × 220道

= 759，880B

盘组总容量= 759，880B × 10面

= 7，598，800B

（4）转速= 2400转/ 60秒

= 40转/秒

数据传输率= 3454B × 40转/秒

= 138，160 B/S

注意：

1）计算盘组容量时一般应去掉上、下保护面；

的精度选取不同将引起答案不同，一般取两位小数；π2）

盘组总磁道数（=一个盘面上的磁道数）≠3）柱面数

4）数据传输率与盘面数无关；

5）数据传输率的单位时间是秒，不是分。

27. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：

（1）磁盘存储器的存储容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盘数据传输率；

（4）平均等待时间。

解：

（1）存储容量= 275道×12 288B/道×4面= 13 516 800B

（2）最高位密度= π12 288B/230

= 17B/mm = 136位/mm（向下取整）

最大磁道直径

=230mm+275道/5道×2

= 230mm + 110mm = 340mm

π最低位密度= 12 288B / 340

= 11B/mm = 92位/ mm （向下取整）

（3）磁盘数据传输率

= 12 288B × 3000转/分

=12 288B × 50转/秒=614 400B/S

（4）平均等待时间= 1/50 / 2 = 10ms

讨论：

1、本题给出的道容量单位为字节，

因此算出的存储容量单位也是字节，而不是位；

2、由此算出的位密度单位最终应转换成bpm(位/毫米）；

3、平均等待时间是磁盘转半圈的时间，与容量无关。

第五章

1. I/O有哪些编址方式？各有何特点？

解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址；

特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O 指令。

I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。讨论：I/O编址方式的意义：

I/O编址方式的选择主要影响到指令系统设计时I/O指令的安排，因此描述其特点时一定要说明此种I/O编址方式对应的I/O指令设置情况。

?I/O与内存统一编址方式将I/O地址看成是存储地址的一部分，占用主存空间；

问题：确切地讲，I/O与内存统一编址的空间为总线空间，I/O所占用的是内存的扩展空间。I/O独立编址方式有明显的I/O地址标识，?而I/O与内存统一的编址方式没有；

问题：无论哪种编址方式，I/O地址都是由相应的指令提供的，而地址本身并没有特殊的标识。

2. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？

答：CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。适用场合分别为：

直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。

同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。

异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。

讨论：注意I/O交换方式、I/O传送分类方式与I/O联络方式的区别：

串行、并行I/O传送方式常用于描述I/O传送宽度的类型；

I/O交换方式主要讨论传送过程的控制方法；

I/O联络方式主要解决传送时CPU与I/O之间如何取得通信联系以建立起操作上的同步配合关系。

?同步方式适用于CPU与I/O工作速度完全同步的场合。

问题：I/O 要达到与CPU工作速度完全同步一般是不可能的。同步方式的实质是―就慢不就快‖，如采用同步方式一般CPU达不到满负荷工作。

6. 字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？

解：显示缓冲存储器的作用是支持屏幕扫描时的反复刷新；只读存储器作为字符发生器使用，他起着将字符的ASCII码转换为字形点阵信息的作用。

8. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？

解：480×10=4800位/秒=4800波特；

波特——是数据传送速率波特率的单位。

注：题意中给出的是字符传送速率，即：字符/秒。要求的是数据传送速率，串行传送时一般用波特率表示。

两者的区别：字符传送率是数据的―纯‖有效传送率，不含数据格式信息；波特率是―毛‖传送率，含数据格式信息。

10. 什么是I/O接口?为什么要设置I/O接口？I/O接口如何分类？

解：I/O接口一般指CPU和I/O设备间的连接部件；I/O接口分类方法很多，主要有：按数据传送方式分有并行接口和串行接口两种；

按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。

12. 结合程序查询方式的接口电路，说明其工作过程。

解：程序查询接口工作过程如下（以输入为例）：

开命令接收门；→选中，发SEL信号→设备选择器译码→接口→地址总线→1）CPU发I/O 地址

设备开始工作；→接口向设备发启动命令→ D置0，B置1 →2）CPU发启动命令DBR；→3）CPU等待，输入设备读出数据

B置0，D置1；→接口→4）外设工作完成，完成信号

CPU；→控制总线→5）准备就绪信号

6）输入：CPU通过输入指令（IN）将DBR中的数据取走；

若为输出，除数据传送方向相反以外，其他操作与输入类似。工作过程如下：

开命令接收门；→选中，发SEL信号→设备选择器译码→接口→地址总线→1）CPU发I/O 地址

2）输出：CPU通过输出指令（OUT）将数据放入接口DBR中；

设备开始工作；→接口向设备发启动命令→ D置0，B置1 →3）CPU发启动命令4）CPU等待，输出设备将数据从DBR取走；

B置0，D置1；→接口→5）外设工作完成，完成信号

CPU，CPU可通过指令再次向接口DBR输出数据，进行第二次传送。→控制总线→6）准备就绪信号

13. 说明中断向量地址和入口地址的区别和联系。

解：

中断向量地址和入口地址的区别：

向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。

中断向量地址和入口地址的联系：

中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。(两种方法：在向量地址所指单元内放一条JUM指令；主存中设向量地址表。参考8.4.3）

讨论：

硬件向量法的实质：

当响应中断时，为了更快、更可靠的进入对应的中断服务程序执行，希望由硬件直接提供中断服务程序入口地址。但在内存地址字较长时这是不可能的。因此由硬件先提供中断源编号、再由

编号间接地获得中断服务程序入口地址。这种中断源的编号即向量地址。

由于一台计算机系统可带的中断源数量很有限，因此向量地址比内存地址短得多，用编码器类逻辑部件实现很方便。

14. 在什么条件下，I/O设备可以向CPU提出中断请求？

解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=1）。

15. 什么是中断允许触发器？它有何作用？

解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。

16. 在什么条件和什么时间，CPU可以响应I/O的中断请求？

解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。

17. 某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求？

解：这是一道求中断饱和度的题，要注意主程序对数据的处理不是中断处理，因此Q秒不能算在中断次数内。

N个数据所需的处理时间=P×N+Q秒

平均每个数据所需处理时间= （P×N+Q）/N秒；

求倒数得：

该系统跟踪到的每秒中断请求数=N/（P×N+Q）次。

19. 在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行？为什么？

解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。

讨论：

?打印机不停，理由有如下几种：

打印内容已存入打印机缓存；?

问题：1）如果打印机无缓存呢？

2）如果打印机有缓存，还需要用程序中断方式交换吗？（应用DMA)

由于在指令执行末查中断，因此执行打印指令时不会响应磁盘中断。?

问题：打印中断处理程序=打印指令？

采用字节交叉传送方式，当两者同时请求中断时，先响应盘，再响应打印机，交叉服务。?问题：这是程序中断方式吗？

由于打印机速度比CPU慢得多，CPU将数据发送给打印机后，就去为磁盘服务，而这时打印机可自己慢慢打印。?

问题：停止打印机传送=停止打印机动作？

我有打印机，感觉上打印机工作是连贯的；?

问题：人的感觉速度=计算机工作速度？

22. CPU对DMA请求和中断请求的响应时间是否一样？为什么？

解：CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。

讨论：

CPU对DMA的响应是即时的；?

随时都能响应？

CPU响应DMA的时间更短；?

?DMA比中断速度高；

短、高或不一样的具体程度？

?不一样。因为DMA与CPU共享主存，会出现两者争用主存的冲突，CPU必须将总线让给DMA接口使用，常用停止CPU访存、周期窃取及DMA与CPU交替访存三种方式有效的分时使用主存；

这种情况仅仅存在于DMA与中断程序之间吗？答非所问。

24. DMA的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同？画图说明。

解：两种DMA方式的工作流程见下页，其主要区别在于传送阶段，现行程序是否完全停止访存。

停止CPU访存方式的DMA工作流程如下：

现行程序CPU DMAC I/O

CPU DMAC I/O

B C D

周期窃取方式的DMA工作流程如下：

现行程序CPU DMAC I/O

CPU DMAC I/O

B C D

25. s，试问该外设是否可用程序中断方式与主机交换信息，为什么？μ假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40

sμ解：该设备向CPU传送信息的时间间隔=1/40K=0.025×103=25 < sμ40

则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。

讨论：

s）比较接近，传送过程会频繁的打断CPU执行主程序，而执行中断服务程序，因此不能用程序中断方式……。μs）与中断处理时间（40μ×I/O传送（25

错：此时CPU还有可能执行主程序吗？

举例说明：（输入）

假设初始CPU空闲，则当I/O将第一个数据放在接口的数据缓冲寄存器中后，向CPU发第一个中断请求，CPU立即响应；

I/O设备匀速运行，s时响应；μs后，第二个中断请求到来，CPU正在执行中断程序接收

第一个数据，40μ25

s时响应；μs后，第三个中断请求到来，CPU正在执行中断程序接收第二个数据，要到80μ50 s后，第四个中断请求到来，但此时第三个中断请求还没有响应，则放在数据缓冲寄存器中的第三个数据来不及接收，被第四个数据冲掉；μ75

讨论：

s，CPU大部分时间处于―踏步等待‖状态；μ交换一次用时25+40=65?

sμ错1：25 I/O传送间隔主要指设备准备数据的时间（输入），这段时间设备与CPU并行工作。

错2：程序中断不存在踏步等待。

?10-6=1?40?40K.6秒，时间过长，用程序中断不划算；

中断处理程序执行时间=？?错1：设备传送频率

错2：越慢速的设备越适合用中断。

若外设与CPU之间有足够大的缓冲区，则可以用程序中断方式；?

如果安排足够大的缓冲区，为何不用DMA方式？

讨论（续）：

两者速度相差较小没有必要用中断。?

26. s，是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采取什么方案？μ设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储1K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25 解：先算出磁盘传送速度，然后和指令执行速度进行比较得出结论。

16÷16 =1K ×8 ×8 ÷道容量=1KB×8

=1K ×4=4K字

数传率=4K字×3000转/分

=4K字×50转/秒=200K字/秒

sμ5≈一个字的传送时间=1/200K字/秒

注：在此1K=1024，来自数据块单位缩写。

5 sμ<<25 s，所以不能采用一条指令执行结束响应DMA请求的方案，应采取每个CPU机器周期末查询及响应DMA请求的方案（通常安排CPU机器周期=MM存取周期）。μ讨论：

扇面、扇段和扇区：扇面指磁盘分区后形成的扇形区域；扇段指扇面上一个磁道所对应的弧形区域；扇区通常用来泛指扇面或扇段。由于磁盘是沿柱面存取而不是沿扇面存取，因此习惯上扇区即指扇段，不用特别说明也不会引起误会。

问题：是否磁盘转一圈读完所有扇区上的磁道？

答：应为：磁盘转一圈读完一个磁道上的所有扇区，然后转到下一盘面的同一位置磁道接着读(如果文件未读完的话）。

?s，CPU工作周期大于主存周期，应采用DMA与CPU交替访存；μs，CPU执行指令20μs 内主存占用5μ不行，在25

s；μ错1：题意为CPU执行指令25

指令周期；≠错2：CPU工作周期=内存周期（同步控制）而

?不行，传送间隔=20ms，远大于指令执行周期，应在DMA接口设一小容量存储器，可减少DMA传送占用总线时间；

对于想采用DMA的慢速设备（像打印机等），可采用此法，对于磁盘不需要。另外，占用总线时间较长的DMA传送为停止CPU访存DMA，如采用周期窃取方式的DMA，每次传送只占

一个主存周期时间。

27. 试从下面七个方面比较程序查询、程序中断和DMA三种方式的综合性能。

（1）数据传送依赖软件还是硬件；

（2）传送数据的基本单位；

（3）并行性；

（4）主动性；

（5）传输速度；

（6）经济性；

（7）应用对象。

解：比较如下：

（1）程序查询、程序中断方式的数据传送主要依赖软件，DMA主要依赖硬件。（注意：这里指主要的趋势）

（2）程序查询、程序中断传送数据的基本单位为字或字节，DMA为数据块。

（3）程序查询方式传送时，CPU与I/O设备串行工作；

程序中断方式时，CPU与I/O设备并行工作，现行程序与I/O传送串行进行；

DMA方式时，CPU与I/O设备并行工作，现行程序与I/O传送并行进行。

（4）程序查询方式时，CPU主动查询I/O设备状态；

程序中断及DMA方式时，CPU被动接受I/O中断请求或DMA请求。

（5）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；

程序查询方式软件额外开销时间基本没有，因此传输速度比中断快；

DMA方式基本由硬件实现传送，因此速度最快；

注意：程序中断方式虽然CPU运行效率比程序查询高，但传输速度却比程序查询慢。

（6）程序查询接口硬件结构最简单，因此最经济；

程序中断接口硬件结构稍微复杂一些，因此较经济；

DMA控制器硬件结构最复杂，因此成本最高；

（7）程序中断方式适用于中、低速设备的I/O交换；

程序查询方式适用于中、低速实时处理过程；

DMA方式适用于高速设备的I/O交换；

讨论：

问题1：这里的传送速度指I/O设备与主存间，还是I/O与CPU之间？

答：视具体传送方式而定，程序查询、程序中断为I/O与CPU之间交换，DMA为I/O与主存间交换。

问题2：主动性应以CPU的操作方式看，而不是以I/O的操作方式看。

程序查询方式：以缓冲器容量（块、二进制数字）为单位传送；?

?程序中断方式：以向量地址中的数据（二进制编码）为单位传送；

DMA：传送单位根据数据线的根数而定；?

30. 什么是多重中断？实现多重中断的必要条件是什么？

解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。

实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。

补充题：

一、某CRT显示器可显示64种ASCII字符，每帧可显示72字×24排；每个字符字形采用7×8点阵，即横向7点，字间间隔1点，纵向8点，排间间隔6点；帧频50Hz，采取逐行扫描方式。假设不考虑屏幕四边的失真问题，且行回扫和帧回扫均占扫描时间的20%，问：1）显存容量至少有多大？

2）字符发生器（ROM）容量至少有多大？

3）显存中存放的是那种信息？

4）显存地址与屏幕显示位置如何对应？

5）设置哪些计数器以控制显存访问与屏幕扫描之间的同步？它们的模各是多少？

6）点时钟频率为多少？

解：1）显存最小容量=72×24×8 =1728B

2）ROM最小容量=64×8行×8列

= 512B（含字间隔1点）

3）显存中存放的是ASCII码信息。

4）显存每个地址对应一个字符显示位置，显示位置自左至右，从上到下，分别对应缓存地址由低到高。

5）设置点计数器、字计数器、行计数器、排计数器控制显存访问与屏幕扫描之间的同步。

它们的模计算如下：

点计数器模= 7+1 = 8

行计数器模= 8 + 6 = 14

字、排计数器的模不仅与扫描正程时间有关，而且与扫描逆程时间有关，因此计算较为复杂。

列方程：（72+x）× 0.8 = 72

（24+y）× 0.8 = 24

解方程得：x = 18，y = 6，则：

字计数器模= 72 + 18 = 90

排计数器模= 24 + 6 = 30

6）点频= 50Hz × 30排× 14行× 90字× 8点= 15 120 000Hz

= 15.12MHz

讨论：

1、VRAM、ROM容量应以字或字节为单位，不能以位为单位；

2、字模点阵在ROM中按行存放，一行占一个存储单元；

3、显存中存放的是ASCII码而不是像素点；

4、计算计数器的模及点频时应考虑回扫时间。

二、有一编码键盘，其键阵列为8行×16列，分别对应128种ASCII码字符，采用硬件扫描方式确认按键信号，问：

1）扫描计数器应为多少位？

2）ROM容量为多大？

3）若行、列号均从0开始编排，则当第5行第7列的键表示字母―F‖时，CPU从键盘读入的二进制编码应为多少（设采用奇校验）？

4）参考教材图5.15，画出该键盘的原理性逻辑框图；

5）如果不考虑校验技术，此时ROM是否可省？

解：1）扫描计数器= 7位

（与键的个数有关）

2）ROM容量= 128 × 8 = 128B

（与字符集大小有关）

计算机组成原理答案

第二章运算方法和运算器练习 一、填空题 1. 补码加减法中，（符号位）作为数的一部分参加运算，（符号位产生的进位）要丢掉。 2. 为判断溢出，可采用双符号位补码，此时正数的符号用（00）表示，负数的符号用（11）表示。 3. 采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出。若结果的符号位为（01），表示发生正溢出；若为（10），表示发生负溢出。 4. 采用单符号位进行溢出检测时，若加数与被加数符号相同，而运算结果的符号与操作数的符号（不一致），则表示溢出；当加数与被加数符号不同时，相加运算的结果（不会产生溢出）。 5. 利用数据的数值位最高位进位C和符号位进位Cf的状况来判断溢出，则其表达式为over=（C⊕Cf）。 6. 在减法运算中，正数减（负数）可能产生溢出，此时的溢出为（正）溢出；负数减（正数）可能产生溢出，此时的溢出为（负）溢出。 7. 补码一位乘法运算法则通过判断乘数最末位Yi和Yi-1的值决定下步操作，当 YiYi-1=（10）时，执行部分积加【-x】补，再右移一位；当YiYi-1=（01）时，执行部分积加 【x】补，再右移一位。 8. 浮点加减运算在（阶码运算溢出）情况下会发生溢出。 9. 原码一位乘法中，符号位与数值位（分开运算），运算结果的符号位等于（两操作数符号的异或值）。 10. 一个浮点数，当其补码尾数右移一位时，为使其值不变，阶码应该（加1）。 11. 左规的规则为：尾数（左移一位），阶码（减1）。 12. 右规的规则是：尾数（右移一位），阶码（加1）。 13. 影响进位加法器速度的关键因素是（进位信号的传递问题）。 14. 当运算结果的补码尾数部分不是（11.0×××××或00.1×××××）的形式时，则应进行规格化处理。当尾数符号位为（01）或（10）时，需要右规。 15. （进位信号的产生与传递逻辑）称为进位链。

计算机组成原理课后习题答案解析

作业解答 第一章作业解答 1.1 基本的软件系统包括哪些内容？ 答：基本的软件系统包括系统软件与应用软件两大类。 系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。 1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？ 答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。 输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。 输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。 存储器的主要功能是存储信息，用于存放程序和数据。 运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。 控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。 1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？ 答：冯·诺依曼计算机的基本思想包含三个方面： 1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。 2) 采用二进制形式表示数据和指令。 3) 采用存储程序方式。 存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。在解题

过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。 1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？ 答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过运算器完成信息的传递。 随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。为了适应发展的需要，现代计算机组织结构逐步转变为以存储器为中心。 1.5 什么叫总线？总线的主要特点是什么？采用总线有哪些好处？ 答：总线是一组可为多个功能部件共享的公共信息传送线路。 总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至于冲突。 使用总线实现部件互连的好处： ①可以减少各个部件之间的连线数量，降低成本； ②便于系统构建、扩充系统性能、便于产品更新换代。 1.6 按其任务分，总线有哪几种类型？它们的主要作用是什么？ 答：按总线完成的任务，可把总线分为：CPU内部总线、部件内总线、系统总线、外总线。 1.7 计算机的主要特点是什么？ 答：计算机的主要特点有：①能自动连续地工作；②运算速度快；③运算精度高；④具有很强的存储能力

计算机组成原理试题及答案

A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。

计算机组成原理答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下： 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： 4．假设主脉冲源频率为10MHz，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解： 5．如果在一个CPU周期中要产生3个节拍脉冲；T l ＝200ns，T 2 =400ns， T 3 =200ns，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2 、T 3 的宽度为时钟周期或者是时钟周期的倍数即可。 所以取时钟源提供的时钟周期为200ns，即，其频率为5MHz.；由于要输

出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下： 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位 7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中y 为二进制变量，φ为0或l 任选。 试以指令码(A ，B ，H ，D ，E ，F ，G)为输入变量，写出控制参数M ，S 3，S 2，S l ，C 的逻辑表达式。 解：

计算机组成原理第二版课后习题答案

第1章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解： 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 2. 如何理解计算机的层次结构？ 答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。 3. 说明高级语言、汇编语言和机器语言的差别及其联系。 答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语

言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。 4. 如何理解计算机组成和计算机体系结构？ 答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大 部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访 问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的 性质，地址码用来表示操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。

计算机组成原理试题及答案

二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示

的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同，

计算机组成原理课后答案

… 第一章计算机系统概论 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体 计算机硬件：计算机的物理实体 计算机软件：计算机运行所需的程序及相关资料 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要 如何理解计算机系统的层次结构 实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级的微程序机器M0，硬件研究的主要对象归结为传统机器M1和微程序机器M0，软件研究对象主要是操作系统及以上的各级虚拟机 》 说明高级语言、汇编语言和机器语言的差别及其联系。 机器语言是可以直接在机器上执行的二进制语言 汇编语言用符号表示指令或数据所在存储单元的地址，使程序员可以不再使用繁杂而又易错的二进制代码来编写程序 高级语言对问题的描述十分接近人们的习惯，并且还具有较强的通用性 如何理解计算机组成和计算机体系结构 计算机体系结构是对程序员可见的计算机系统的属性 计算机组成对程序员透明，如何实现计算机体系结构所体现的属性 冯·诺依曼计算机的特点是什么 。 由运算器、控制器、存储器、输入设备、输出设备五大部件组成 指令和数据以同一形式（二进制形式）存于存储器中 指令由操作码、地址码两大部分组成 指令在存储器中顺序存放，通常自动顺序取出执行 以运算器为中心（原始冯氏机） 画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。 计算机硬件各部件 运算器：ACC, MQ, ALU, X ' 控制器：CU, IR, PC 主存储器：M, MDR, MAR I/O设备：设备，接口 计算机技术指标： 机器字长：一次能处理数据的位数，与CPU的寄存器位数有关 存储容量：主存：存储单元个数×存储字长 运算速度：MIPS, CPI, FLOPS 解释概念 & 主机：计算机硬件的主体部分，由 CPU+MM（主存或内存）组成 CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成 主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成

计算机组成原理练习题-答案

一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

计算机组成原理课后答案

第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操 作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组成。 PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数

计算机组成原理典型例题讲解

分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M

2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000

第1-3章计算机组成原理课后习题答案

第1章计算机系统概论 1.1 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：计算机系统由硬件和软件两大部分组成。硬件即指计算机的实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成，如主机、外设等。软件是看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序、资料、数据集合。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 1.2 如何理解计算机系统的层次结构？ 解：（1）第一级：实际机器M1 (机器语言机器)，机器语言程序直接在M1上执行；（2）第二级：虚拟机器M2（汇编语言机器），将汇编语言程序先翻译成机器语言程序，再在M1-上执行；（3）第三级：虚拟机器M3(高级语言机器)，将高级语言程序先翻译成汇编语言程序，再在M2、M1（或直接到M1）上执行；（4）第零级：微程序机器M0（微指令系统），由硬件直接执行微指令。（5）实际上，实际机器M1和虚拟机器M2之间还有一级虚拟机，它是由操作系统软件构成，该级虚拟机用机器语言解释操作系统。（6）虚拟机器M3还可以向上延伸，构成应用语言虚拟系统。 1.3 说明高级语言、汇编语言和机器语言的差别及联系。 解：机器语言由0、1代码组成，是机器能识别的一种语言。用机器语言编写程序时要求程序员对他们所使用的计算机硬件及其指令系统十分熟悉，编写程序难度很大，操作过程也极易出错。 汇编语言是符号式的程序设计语言，汇编语言是面向机器的语言，它由一些特殊的符号表示指令。用汇编语言编写的汇编语言程序必须先被翻译成机器语言程序，才能被机器接受并自动运行。汇编语言的每一条语句都与机器语言的某一条语句（0、1代码）一一对应。 高级语言是面向用户的语言，与具体的计算机指令系统无关、对问题的描述更接近于人们习惯，且易于掌握和书写。它具有较强的通用性，程序员完全不必了解、掌握实际机器M1的机型、内部的具体组成及其指令系统，只要掌握这类高级语言的语法和语义，便可直接用这种高级语言来编程，给程序员带来了极大的方便。但是，用高级语言编写的高级语言程序必须先被翻译成汇编语言程序，然后再将其翻译成机器语言程序或者将高级语言程序直接翻译成机器语言程序才能被机器接受并自动运行。 1.4 如何理解计算机组成和计算机体系结构？ 解：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。 计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。

计算机组成原理试题

计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D

10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。

计算机组成原理练习题答案

一、选择题 １、完整得计算机系统应包括运算器、存储器、控制器。 一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、 3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令. 4、移码表示法主要用于表示浮点数中得阶码。 5、动态RAM得刷新就是以行为单位得。 8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。 10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址. １1、目前得计算机,从原理上讲指令与数据都以二进制形式存放. 13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。 1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。 20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。 ２1、计算机中得主机包含运算器、控制器、存储器。 23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算. ２4、对于真值“0”表示形式唯一得机器数就是移码与补码。 25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数 26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。 保存当前正在执行得指令得寄存器称为（指令寄存器)。 指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。 27、下列编码中通常用作字符编码得就是ASCII码。 ASCIＩ ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器. 3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。 ３１、EＰＲOM就是指光擦除可编程得只读存储器。

计算机组成原理课后答案

计算机组成原理课后答案

第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示 操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。

《计算机组成原理》典型例题讲解

分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。

计算机组成原理都给对方版答案(完整版)

1．1 概述数字计算机的发展经过了哪几个代各代的基本特征是什么 略。 1．2 你学习计算机知识后，准备做哪方面的应用略。 1．3 试举一个你所熟悉的计算机应用例子。 略。 1．4 计算机通常有哪些分类方法你比较了解的有哪些类型的计算机 `

1．5 计算机硬件系统的主要指标有哪些 答：机器字长、存储容量、运算速度、可配置外设等。 答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。 1．6 什么是机器字长它对计算机性能有哪些影响

答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理 精度等。 1．7 什么是存储容量什么是主存什么是辅存 答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。 主存指的是CPU能够通过地址线直接访问的存储器。如内存等。 辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。 （1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。 （2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。

（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。 （4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。 （5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。 （6）在一个芯片中集成几十万到上百万个晶体管的工艺。 （7）管理计算机中的资源以便程序在其中运行的程序。 （8）将高级语言翻译成机器语言的程序。 （9）将指令从助记符号的形式翻译成二进制码的程序。 （10）计算机硬件与其底层软件的特定连接纽带。 供选择的词或短语：

计算机组成原理习题答案

第一章 １．电子数字计算机和电子模拟计算机的区别在哪里？ 解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。 ２．冯·诺依曼计算机的特点是什么？其中最主要的一点是什么？ 解：冯·诺依曼计算机的特点如下： ①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； ②计算机内部采用二进制来表示指令和数据； ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。 第③点是最主要的一点。 ３．计算机的硬件是由哪些部件组成的？它们各有哪些功能？ 解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是： ①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。 ②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。 ③存储器：用来存放程序和数据。 ④运算器：对信息进行处理和运算。

⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。 ４．什么叫总线？简述单总线结构的特点。 解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。 ５．简单描述计算机的层次结构，说明各层次的主要特点。 解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。 第０级为硬件组成的实体。 第１级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。 第２级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。 第３级是操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。第４级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。 第５级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译的工作。

计算机组成原理 课后答案解析

第一章计算机系统概论p.19 1.1 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 计算机系统：计算机硬件、软件和数据通信设备的物理或逻辑的综合体 计算机硬件：计算机的物理实体 计算机软件：计算机运行所需的程序及相关资料 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要 1.2如何理解计算机系统的层次结构？ 实际机器M1向上延伸构成了各级虚拟机器，机器M1内部也可向下延伸而形成下一级的微程序机器M0，硬件研究的主要对象归结为传统机器M1和微程序机器M0，软件研究对象主要是操作系统及以上的各级虚拟机 1.3说明高级语言、汇编语言和机器语言的差别及其联系。 机器语言是可以直接在机器上执行的二进制语言 汇编语言用符号表示指令或数据所在存储单元的地址，使程序员可以不再使用繁杂而又易错的二进制代码来编写程序 高级语言对问题的描述十分接近人们的习惯，并且还具有较强的通用性 1.4如何理解计算机组成和计算机体系结构？ 计算机体系结构是对程序员可见的计算机系统的属性 计算机组成对程序员透明，如何实现计算机体系结构所体现的属性 1.5冯·诺依曼计算机的特点是什么？ 由运算器、控制器、存储器、输入设备、输出设备五大部件组成 指令和数据以同一形式（二进制形式）存于存储器中 指令由操作码、地址码两大部分组成 指令在存储器中顺序存放，通常自动顺序取出执行 以运算器为中心（原始冯氏机） 1.6画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。 计算机硬件各部件 运算器：ACC, MQ, ALU, X 控制器：CU, IR, PC 主存储器：M, MDR, MAR I/O设备：设备，接口 计算机技术指标： 机器字长：一次能处理数据的位数，与CPU的寄存器位数有关 存储容量：主存：存储单元个数×存储字长 运算速度：MIPS, CPI, FLOPS 1.7解释概念 主机：计算机硬件的主体部分，由CPU+MM（主存或内存）组成 CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成 主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成 存储单元：可存放一个机器字并具有特定存储地址的存储单位 存储元件/存储基元/存储元：存储一位二进制信息的物理元件，是存储器中最小的存储单位，不能单独存取 存储字：一个存储单元所存二进制代码的逻辑单位 存储字长：一个存储单元所存二进制代码的位数

计算机组成原理答案

福建师范大学网络教育学院 《计算机组成原理》作业 一、单项选择题 1、CRT的分辨率为1024×1024像数，像数的颜色数为256，则刷新存储器容量是（ C ） A．512KB B．1MB C．256MB D．8MB 2、现代计算机的运算器一般通过总线结构来组织，在下面的总线结构运算器中，单总线结构的操作速度最慢，而（ D ）的操作速度最快。 A．双总线结构 B．多总线结构C．单总线结构 D．三总线结构 3、浮点数的表示范围和精度取决于（ A ） A．阶码的位数和尾数的位数 B．阶码的位数和尾数采用的编码 C．阶码采用的编码和尾数采用的编码 D. 阶码采用的编码和尾数的位数4、ALU属于（ A ）部件。 A．运算器 B．控制器 C．存储器 D．寄存器 5、微程序入口地址是（ B ）根据指令的操作码产生的。 A．计数器 B．译码器 C．计时器 D．判断逻辑矩阵 二、改错题（针对各小题的题意，改正其结论中错误或补充其不足。） 1、微程序控制器相比，组合逻辑控制器的速度较慢。 答：微程序的控制器的优点是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。 组合逻辑控制器的优点是运行速度明显地快，缺点是设计与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解 2、为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执 行程序，不用进行现场保护操作。 答：必须进行现场保护操作

3、程序计数器PC用来指示从外存中取指令。 答：因为程序计算器PC 是用来从内存中取读指令的 三、名词解释 1、ALU 算术逻辑单元 (Arithmetic Logic Unit, ALU)是中央处理器(CPU)的执行 单元 所有中央处理器的核心组成部分 2、RISC RISC 为Reduced Instruction Set Computing 的缩写 文翻译为精简执令 运算集 处是 CPU 核心很容易就能提升效能且消耗功率低 程式撰写较 为复杂 3、堆栈 四、简答题 1、简述主存和辅存的区别。 主存也是内存 存可以被CPU 直接访问 RAM 和ROM 组成 快速进 行读写操作。用于存放正在运行的程序和数据 它速度快但成本高。辅存不能被CPU 直接访问 于存放那些暂时不用的程 序和数据辅存一般是由容量大、速度较慢、价格低的磁表面存储器和光存储 器等充当。 2、比较同步通信和异步通信。 同步通信是一种比特同步通信技术 求发收双方具有同频同相的同步时钟信号 需在传送报文的最前面附加特定的同步字 符 发收双方建立同步 后便在同步时钟的控制下逐位发送/接收。 相对于同步通信 步通信在发送字符时 发送的字符之间的时隙可以是任意的。但是接收端必须时刻做好接收的准备 果接收端主机的电源都没有加上 么发送端发送字符就没有意义 为接收端根本无法接收 发送端可以在任意时 刻开始发送字符 此必须在每一个字符的开始和结束的地方加上标志 加上开始位和停止位 便使接收端能够正确地 将每一个字符接收下来。异步通信的好处是通信设备简单、便宜 传输效率较低 为开始位和停止位的开销所占比例较大 五、计算题 设机器字长为8位（含1位符号位），用补码运算规则计算：