当前位置：文档库 › 数字电路与数字逻辑

数字电路与数字逻辑

返回第2 章数字逻辑电路基础和计算

机中的逻辑部件

（计算机组成原理课程的预备性知识）

2.1 数字逻辑电路基础

2.2 基本逻辑门和布尔代数知识基础

2.3 组合逻辑电路及其应用

2.4 时序逻辑电路及其应用

2.5 现场可编程器件的内部结构和编程

2.1数字逻辑电路基础

2.1.1 半导体和二极管

2.1.2 双极型晶体三极管与反相器电路

2.1.3 MOS管的结构和它的伏安特性

2.2 基本逻辑门和布尔代数知识基础

2.2.1 最基本的逻辑门电路：非门，与非门，或非门

2.2.2 布尔代数知识基础

1. 基本逻辑运算和基本逻辑门电路

2. 布尔代数的基本定理和常用公式

3. 布尔代数的应用举例：逻辑函数化简

4. 逻辑门电路设计举例

2.3组合逻辑电路

1. 基本逻辑门：反相器，与门，与非门

2. 三态门，数据选择器，译码器，编码器

3. 组合逻辑电路应用举例

2.4时序逻辑电路

1. 基本R-S 触发器，D 触发器

2. 有接收控制功能的寄存器，有输出控制功能的寄存器

有清0 控制功能的寄存器，有计数功能的计数器

3. 时序逻辑电路应用举例

2.5现场可编程器件的内部结构、编程及应用

1. 简单PLD器件

2. 复杂PLD器件

3. 门阵列器件

1. 晶体三极管和反相器电路半导体：单方向导电的物体，可以实现二极管，

与半导体相对应的有导体（双向导电）和绝缘体（不导电）。

在半导体的基体上，经过人工加工，可以生产出三极管，其特性：基极发射极

集电极+Vcc (+5V)接地输入电平〉0.7 V, 三级管导通，

使输出电平为0 V ；

输入电平= 0 V , 三级管截止，

使输出电平> 4 V ；

这已经构成了反相器线路,

完成逻辑取反功能。输出输入电阻电源+Vcc T

T 返回

2.与非门和或非门+Vcc (+5V)接地输出

输入1电源输入

2输入2输入1+Vcc (+5V)

输出电源与非门：2 路输入都高，输出才为低；

或非门：任何一路输入为高，输出都为

低接地

当然，也可以制作并使用不带反相功能的与门和或门电路。

输入控制端（图中的一个晶体管）也可以多于2 个。

T1T2

3.逻辑运算与数字逻辑电路

数字逻辑电路是实现数字计算机的物质基础。

最基本的逻辑电路：与门，或门，非门；用它们可以组合出实现任何复杂的逻辑运算功能的电路。

最基本的逻辑运算有：与运算，或运算，非运算，正好可以选用与门、或门、非门来加以实现。

逻辑关系可以采用数学公式来表示和执行运算，此数学工具就是布尔代数，又称逻辑代数。

例如，A = B * C + E * /F；A为输出（运算结果），B 、C、E、F为输入，* 、+、/ 分别代表与、或、非运算符；

运算符的优先级：非运算最高，与运算次之，或运算最低。

这一逻辑运算功能，显然可以用与门、或门、非门来实现。

4. 逻辑功能的表示和等效电路逻辑功能可以选用布尔代数式表示，卡诺图表示，真值表表示，或者用线路逻辑图表示。

与、或、非门的图形符号：非门与门与非门或门或非门

A X

B A B X

0 0 00 1 0

1 0 01 1 1

A B X

0 0 1

0 1 1

1 0 1

1 1 0X=A ?B X= A ?B X=A +B X=A +B 真值表X X X A A A B B B A X 返回

5. 真值表和逻辑表达式的对应关系

逻辑功能可以选用布尔代数式表示，卡诺图表示，

真值表表示，或者线路逻辑图表示。与门与非门A B A B X

0 0 00 1 0

1 0 0

1 1 1

A B X

0 0 1

0 1 1

1 0 1

1 1 0X = A ?B X = A ?B

A B X 1.用与逻辑写出真值表中每一横行中输出为1 的逻辑表达式； 2.用或逻辑汇总真值表中全部输出为1 的逻辑。3.不必理睬那些输出为0的各行的内容，它们已经隐含在通过1、2 两步写出的表达式中。

X= A * B + A * B + A * B X 真值表

6. 基本定理和常用公式，逻辑化简

A?1=A A?0=0 A?A=A A?A=0

A+1=1 A+0=A A+A=A A+A=1

A+B=B+A A?B=B?A A=A

(A+B)+C=A+(B+C) (A?B) ?C=A?(B?C)

A?(B+C)=A?B+A?C A+B?C=(A+B) ?(A+C)

A+A?B=A A?(A+B)= A

A+A?B=A+B A?(A+B)=A?B

A ?

B = A + B A + B = A ? B

例如：A?B+A?B+A?B = A?(B+B)+A?B=A+A?B

= A+ B = A?B

7. 三态门电路

三态门电路是一种最重要的总线接口电路，它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性，又有集电极开路电路的输出可以“线与”的优点，是构建计算机总线的理想电路。

“三态”是指电路可以输出正常的“0” 或“1”逻辑电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时，“0” 和“1”的输出极都截止，相当于与所连接的线路断开，便于实现从多个数据输入中选择其一。 A B C /G1 /G2 G3总线

例如，当控制信号/G1为低电平，/G2 和/G3为高电平时，三态门的输入A 被送到总线上，另外两个三态门的输出处于高阻态。

二、计算机中常用的逻辑电路

1.加法器和算术逻辑单元

2.译码器和编码器

3.数据选择器

4.触发器和寄存器、计数器

5.阵列逻辑电路

6.存储器芯片RAM 和ROM

7. 通用阵列逻辑GAL

8.复杂的可编程逻辑器件CPLD: MACH器件

9.现场可编程门阵列FPGA 器件

返回计算机中常用的逻辑器件

计算机中常用的逻辑器件，包括组合逻辑电路和时序逻辑电路两大类别。

组合逻辑电路的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器，译码器，编码器，数据选择器等电路；

时序逻辑电路的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能，最基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器，计数器等部件；

从器件的集成度和功能区分，可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供专用功能的器件，和高集成度的、现场可编程的通用逻辑电路，例如通用阵列逻辑GAL，复杂的可编程逻辑器件CPLD，包括门阵列器件FPGA，都能

实现多种组合逻辑或时序逻辑电路的功能，使用更方便和灵活。

1. 加法器和算术逻辑单元

加法器是计算机中最常用的组合逻辑器件，主要完成两个补码数据的相加运算，减法运算也是使用加法器电路完成的。

一位的加法器可以完成对本位两个二进制数据和低一位送上来的一个进位信号的相加运算，产生本位的和以及送往高一位的进位输出信号。

由多个一位的加法器，可以构成同时完成对多位数据相加运算的并行加法器，此时需要正确连接高低位数据之间的进位输入与输出信号。

若各数据位之间的进位信号是逐位传送，被称为串行进位，当加法器的位数较多时，会使加法运算的速度大大降低；从加速加法进位信号的传送速度考虑，也可以实现多位的并行进位，各位之间几乎同时产生送到高位的进位输出信号。

乘除法运算，也可以通过多次的循环迭代利用加法器完成。

返回加法器和算术逻辑单元

计算机不仅要完成对数值数据的算术运算功能，还要完成

对逻辑数据的逻辑运算功能，例如与运算，或运算等等。

在计算机中，通常会把对数值数据的算术运算功能和对逻

辑数据的逻辑运算功能，合并到一起用同一套电路实现，这种电路就是算术逻辑单元，英文缩写是ALU，用与、或、非门等电

路实现，其设计过程和逻辑表达式在数字电路教材中有详细说明，这些内容是“数字逻辑和数字集成电路”的重点知识。

多位的ALU 不仅要产生算术、逻辑运算的结果，还要给出

结果的特征情况，例如算术运算是否产生了向更高位的进位，结果是否为零，结果的符号为正还是为负，是否溢出等；对逻辑运算通常只能检查结果是否为零，不存在进位和溢出等问题。

要ALU 运算，就涉及选择参加运算的数据来源，要完成的

运算功能，结果的处置方案，特征位的保存等多方面的问题。

2. 译码器和编码器

译码器电路，实现对n 个输入变量，给出2n 个输出信号的功能，每个输出信号对应n 个输入变量的一个最小项。是否需要译码，通常可以用一或几个控制信号加以控制。译码器多用于处理从多个互斥信号中选择其一的场合。

编码器电路，通常实现把2n 个输入变量编码成n 个输出信号的功能，可以处理2n 个输入变量之间的优先级关系，例如在有多个中断请求源信号到来时，可以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码。

3. 数据选择器

数据选择器又称多路开关，它是以“与-或”门、“与-或-非”门实现的电路，在选择信号

的控制下，实现从多个输入通道中选择某一个

通道的数据作为输出。

在计算机中，按照需要从多个输入数据中

选择其一作为输出是最常遇到的需求之一。例如，从多个寄存器中，选择指定的一个寄存器

中的内容送到ALU 的一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据

中的一个送往指示灯进行显示等等。

4. 触发器和寄存器、计数器

触发器是典型的时序逻辑电路，有记忆功能，最简单的可以由两个交叉耦合的“或非”门组成，2 路输出分别为Q和/Q，两个输入分别为R 和S。

或非或非

当R为低电平，S为高电平时，会使/Q变为高电平，此时Q 定变成低电平，在R恢复为高电平后，Q和/Q将保持不变，即记忆了本次变化。当S为低电平，R为高电平时，会使Q变为高电平，此时/ Q 定变成低电平，在S 恢复为高电平后，Q和/Q 也将保持不变，这是R-S 触发器。

Q/Q

与或非门与或非门/Q Q

D 反相器

当把两个输入S 和R 变为一

个D 的互补输入后，可以通过控

制信号E 完成该触发器的写入操

作，在E =1时，Q 将随D而变化。

触发器和寄存器、计数器前面刚介绍的触发器属于电平触发方式，输入R 和S 不能

同时为低电平，而且R 、S 和D 在触发器写入期间应保持不变，否则产生操作错误。

另外一种由3 个基本触发器构成的是D 型触发器，它属于

边沿触发方式。输入信号D 在触发脉冲CP 的正跳变沿期间被

写入触发器，其它时间D 的变化不会影响触发器的状态。

与非1与非2

与非4与非6

与非3

与非5

D 型触发器又被称为

延时触发器，常用于构建

寄存器，移位寄存器，计

数器等部件。

输入信号/S

和/R

用于触发器的清0 和置1

操作。

寄存器、计数器

寄存器是计算机中的重要部件，用于暂存指令和数据等，通常多选用多个并行操作的D 触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如4位、8位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有清0 寄存器内容的功能。

移位寄存器还多出了左右移位操作的功能。

计数器是计算机和数字仪表中经常使用的一种电路，按时钟作用方式，可以分为同步和异步两大类，其中同步计数器线路略复杂但性能更好，用于脉冲分频和需要计数的场合，例如二进制或十进制计数。

5. 阵列逻辑电路

阵列逻辑电路是指逻辑元件在硅芯片上以阵列形

式排列的器件，它占用芯片面积小，成品率高，用户

可编程，使用灵活。

阵列逻辑电路包括存储器(RAM,ROM)，可编程逻辑阵列(PLA)，可编程阵列逻辑(PAL)，通用阵列逻辑(GAL)，可编程门阵列(PGA)，可编程宏单元阵列(PMA)等多种类型。除了RAM和ROM之外，其它几种电路统称可编程

逻辑器件(programmable logic devices，PLD)，教学计算机中用得最多的是GAL20V8和高集成度的多PAL (AMD公司的MACH-4 产品) 芯片，将在后续部分进一步介绍，它们可以实现组合逻辑电路或者时序逻辑电路的功能，

都由“与”和“或”两级阵列组成。

数字电路与逻辑设计

专升本《数字电路与逻辑设计》作业练习题6 解析与答案一、单选题（选择最合适的答案） 1. 哪种逻辑门“只有在所有输入均为0时，输出才是1”? （） A．或非门B．与非门C．异或门D．与或非门答案：A 解析: 或非门 2．设两输入“与非”门的输入为x和y，输出为z，当z＝1时，x和y的取值一定是（） A. 至少有一个为1 B. 同时为1 C. 同时为0 D. 至少有一个为0 答案：D 解析: 与非逻辑 3. 两输入与非门输出为0时，输入应满足（）。 A．两个同时为1 B．两个同时为0 C．两个互为相反D．两个中至少有一个为0 答案：A 解析:输入全为1 4. 异或门的两个输入为下列哪—种时，其输出为1？ A．1，l B．0，1 C．0，0 D．以上都正确答案：B 解析: 输入不同 5. 下列逻辑门中哪一种门的输出在任何条件下都可以并联使用？（）A．具有推拉式输出的TTL与非门B．TTL集电级开路门(OC门) C．普通CMOS与非门D．CMOS三态输出门答案：B 解析: A,C普通与非门不能并联使用； D三态输出门并联使用是有条件的：它们的使能端(控制端)必须反向，即只能有一个门处于非高阻态

ADABB 二、多选题（选择所有合适的答案）用TTL 与非门、或非门实现反相器功能时，多余输入端应该( ) A ．与非门的多余输入端应接低电平 B. 或非门的多余输入端应接低电平 C. 与非门的多余输入端应接高电平 D. 或非门的多余输入端应接低高平答案：BC 解析: 多余输入端对与逻辑要接1，对或逻辑要接0 三、简答题 1. 分析如下两个由或非门、异或门、非门以及与非门构成的逻辑电路，请你：①写出F1和F2的逻辑表达式；②当输入变量A ，B 取何值时，两个电路等效? 答案:{ ① 根据图可写出两个电路的输出函数表达式分别为： 12()F A A B A A B A A B A A B A AB AB A A B F AB A B =⊕+=?++?+=??+++=+==+　= ②列出两个电路的真值表：可见，无论A,B 取任何值，两个电路都等效。 }

数字电路与逻辑设计模拟题

《数字电路与逻辑设计》模拟题（补）一. 选择题（从四个被选答案中选出一个或多个正确答案，并将代号写在题中的括号内） 1．EEPROM 是指（ D ） A. 随机读写存储器 B. 一次编程的只读存储器 C. 可擦可编程只读存储器 D. 电可擦可编程只读存储器 2．下列信号中，（ B C ）是数字信号。 A ．交流电压 B.开关状态 C.交通灯状态 D.无线电载波 3．下列中规模通用集成电路中，（ B D ）属于时序逻辑电路. A.多路选择器74153 B.计数器74193 C.并行加法器74283 D.寄存器74194 4．小数“0”的反码形式有（ A D ）。 A ．0．0……0 B ．1．0……0 C ．0．1……1 D ．1．1……1 5．电平异步时序逻辑电路不允许两个或两个以上输入信号（C ）。 A ．同时为0 B. 同时为1 C. 同时改变 D. 同时作用 6．由n 个变量构成的最大项，有（ D ）种取值组合使其值为1。 A. n B. 2n C. n 2 D. 12-n 7．逻辑函数∑= )6,5,3,0(),,(m C B A F 可表示为（ B C D ）。 A.C B A F ⊕⊕= B.C B A F ⊕⊕= C.C B A F ⊕⊕= D.C B A F ⊙⊙= 8．用卡诺图化简包含无关条件的逻辑函数时，对无关最小项（ D ）。 A ．不应考虑 B.令函数值为1 C ．令函数值为0 D ．根据化简的需要令函数值为0或者1 9．下列逻辑门中，（ D ）可以实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 10．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时，有（ A B C ）。 A ．x 和y 同为高电平 B ． x 为高电平，y 为低电平 C ．x 为低电平，y 为高电平 D ． x 和y 同为低电平 11．下列电路中，（ A D ）是数字电路。 A ．逻辑门电路 B. 集成运算放大器 C ．RC 振荡电路 D. 触发器 12．在下列触发器中，输入没有约束条件的是（ C D ）。 A.时钟R-S 触发器 B.基本R-S 触发器 C.主从J-K 触发器 D.维持阻塞D 触发器 13．标准与-或表达式是由（ B ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 14．设计一个模10计数器需要（ B ）个触发器。 A ． 3 B. 4 C ．6 D ．10 15．表示任意两位无符号十进制数至少需要（ B ）二进制数。 A ．6 B ．7 C ．8 D ．9 16．4线-16线译码器有（ D ）输出信号。 A ． 1 B. 4 C ．8 D ．16

如何看懂电路图【数字逻辑电路】

如何看懂电路图6－－数字逻辑电路 2009-01-22 10:35 数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电平表示“ 1 ”，低电平表示“ 0 ”。声音图像文字等信息经过数字化处理后变成了一串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。这种电路同时又被叫做逻辑电路，那是因为电路中的“ 1 ”和“ 0 ”还具有逻辑意义，例如逻辑“ 1 ”和逻辑“ 0 ”可以分别表示电路的接通和断开、事件的是和否、逻辑推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫做逻辑电路。由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。数字逻辑电路的第一个特点是为了突出“逻辑”两个字，使用的是独特的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路，它们都是以晶体管和电阻等元件组成的，但在逻辑电路中我们只用几个简化了的图形符号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是 TTL 电路还是 CMOS 电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。数字电路中有关信息是包含在 0 和 1 的数字组合内的，所以只要电路能明显地区分开 0 和 1 ， 0 和 1 的组合关系没有破坏就行，脉冲波形的好坏我们是不大理会的。所以数字逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能，较少考虑它的电气参数性能等问题。也因为这个原因，数字逻辑电路中使用了一些特殊的表达方法如真值表、特征方程等，还使用一些特殊的分析工具如逻辑代数、卡诺图等等，这些也都与放大振荡电路不同。门电路和触发器（ 1 ）门电路门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。最基本的门电路有 3 种：非门、与门和或门。非门就是反相器，它把输入的 0 信号变成 1 ，1 变成 0 。这种逻辑功能叫“非”，如果输入是 A ，输出写成 P=A 。与门有 2 个以上输入，它的功能是当输入都是 1 时，输出才是 1 。这种功能也叫逻辑乘，如果输入是 A 、 B ，输出写成P=A·B 。或门也有 2 个以上输入，它的功能是输入有一个 1 时，输出就是 1 。这种功能也叫逻辑加，输出就写成 P=A ＋ B 。把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门，或门加非门成或非门。图 1 是它们的图形符号和真值表。此外还有与或非门、异或门等等。

数字电路与逻辑设计实验实验四

中山大学南方学院电气与计算机工程学院课程名称：数字电路与逻辑设计实验实验题目：译码显示电路

附：实验报告专业：电子信息科学与技术年级：18 完成日期：2020年7月05日学号：182018010 姓名：叶健行成绩：一、实验目的（一）掌握中规模集成译码器的逻辑功能和使用方法。（二）熟悉数码管的使用。二、实验原理（一）数码显示译码器 1、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图1 (a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。 (a) 共阴连接（“1”电平驱动）(b) 共阳连接（“0”电平驱动）

(c) 符号及引脚功能图1 LED 数码管 2、BCD 码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD 码锁存／七段译码／驱动器。驱动共阴极LED 数码管。图2为74LS48引脚排列。其中 A 、B 、C 、D — BCD 码输入端 a 、 b 、 c 、 d 、 e 、 f 、 g — 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 LT — 灯测试输入端，LT ＝“0”时，译码输出全为“1” BI R — 灭零输入端，BI R ＝“0”时，不显示多余的零。 RBO /BI — 作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。（二）扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD 码,如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds 的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片 LED

数字电路与逻辑设计试题与答案(试卷D)

《数字集成电路基础》试题D （考试时间：120分钟）班级：姓名：学号：成绩：一、填空题（共30分） 1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A-B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1=＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F *为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()() D C B A ++ 1 A B 3

3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。 A ．与项的个数少 B. 每个与项中含有的变量个数少 C. 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为。 A ．C Y = B. A B C Y = C ．C AB Y += D ．C C B Y += 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1．证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++?

数字电路与逻辑设计习题-2016

- 2 - 一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 2. 一位十六进制数可以用 C 位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。 A .真值表 B.表达式 C.逻辑图 D.状态图 5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。 A.（256）10 B.（127）10 C.（128）10 D.（255）10 6.逻辑函数F=B A A ⊕⊕)( = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。

A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 9．在何种输入情况下，“与非”运算的结果是逻辑0。 D A．全部输入是0 B.任一输入是0 C. 仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果是逻辑1。 A A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为 1 11．十进制数25用8421BCD码表示为 B 。 A.10 101 B.0010 0101 C.100101 D.10101 12．不与十进制数（53.5）10等值的数或代码为 C 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)8 13．以下参数不是矩形脉冲信号的参数 D 。 A.周期 B.占空比 C.脉宽 D.扫描期 14．与八进制数(47.3)8等值的数为： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16 D. (100111.101)2 15. 常用的BCD码有 D 。 A.奇偶校验码 B.格雷码 C.ASCII码 D.余三码 - 3 -

数字电路与数字逻辑练习题

一、填空 1. 数制变换: a) 将十进制数175转换成二进制数为_____ 、十六进制为_____ 、八进制为 __ 。 b) 二进制数(111010010)2对应的十六进制数是_____ 、八进制为—、十进制为 c) ( 16.52)8=( )2 =( )16= ( ) 10 d) ( 17)10=( ) 2 =( )16=( )8 2.编码： a) ( 1000)自然二进制码=( ) 余3码,(110100)2=( )BCD。 b) ( 15.5)10=( )8421BCH( )余3 BCD。 c) ( 38) 10用8421BCD码表示为 ____ 。 d) 二进制数(-100000)的原码为 _、补码为___。 e) ［X］反=10111，则［X］补=—，［X］原= ___________ ，［X］真值= 。 g) ［X］补=10110,则［X］反=—，［X］原= __ ，［X］真值= _ 。 3. 一种进位计数包含两个基本因素：______ 和____ 。 4. 常见的BCD编码中，有权码有____ 、___ ，无权码有___ 、___ 。 5. 如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____ ，偶校验位应为_____ 。 6. 逻辑代数的基本运算有：___、___、___。 7. 当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为逻辑关系，或称为关系。 8. ______________________________________________________ 真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式______________________________ 9. _________________________________________ 逻辑函数F = A + AB以最小项形式表示为__________________________________________ ，可化简为______ 10.逻辑函数F =

数字电路(第二版)贾立新1数字逻辑基础习题解答

自我检测题 1．（）10=（）2 =（1A.2）16 2．（）10=（）2 3．（1011111．01101）2=（）8=（）10 4．（）8=（）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（0）8421BCD =（0）余3BCD 7．（）10=（）8421BCD 8．（）8421BCD =（93）10 9．基本逻辑运算有与、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。 15．用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫逻辑表达式。 16．根据代入规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。

21．函数D =的最小项表达式为Y= ∑m（1,3,9,11,12,13,14,15）。 Y+ AB B 22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（ 0，2，5）。 24．VHDL的基本描述语句包括并行语句和顺序语句。 25．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。 26．在VHDL的各种并行语句之间，可以用信号来交换信息。 27．VHDL的PROCESS（进程）语句是由顺序语句组成的，但其本身却是并行语句。 28．VHDL顺序语句只能出现在进程语句内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL的数据对象包括常数、变量和信号，它们是用来存放各种类型数据的容器。 30．下列各组数中，是6进制的是。 A．14752 B．62936 C．53452 D．37481 31．已知二进制数，其对应的十进制数为。 A．202 B．192 C．106 D．92 32．十进制数62对应的十六进制数是。 A．（3E）16 B．（36）16 C．（38）16 D．（3D）16 33．和二进制数（）2等值的十六进制数是。 A．（）16 B．（）16 C．（）16 D．（）16 34．下列四个数中与十进制数（163）10不相等的是。 A．（A3）16 B．（）2 C．（0001）8421BCD D．（1）8 35．下列数中最大数是。

《数字电路与系统》期末试卷(A卷)

北京理工大学珠海学院 2008 ～ 2009学年第二学期《数字电路与系统》期末试卷（A ）一、填空题（每空1分，共20分）【得分：】 1．数制转换：(3EC)H =( )D =( )O 。 2．逻辑代数的基本运算有、、三种。 3．数字电路按照是否有记忆功能通常可分为、两类。 4．能够实现“线与”的TTL 门电路叫。 5．JK 触发器当时钟到来时，如果J=0，K=0，触发器的状态将；如果J=1，K=1，触发器的状态将。 6．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。 7．TTL 与非门中，关门电平VOFF 的定义是。开门电平VON 的定义是。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567Y Y Y Y Y Y Y Y 应为。 9．一个10位地址码、8位输出的ROM ，其存储容量为。 10．数字系统的设计方法有和两种。 11．用VHDL 语言描述电路时，基本结构由和两部分组成。二、选择题（每小题2分,共10分）【得分：】 1．将十进制数13.25转换成二进制数为( )。 A ．1011.01 B.1011.1 C.1101.1 D.1101.01 2．用8421BCD 码表示两位十进制数，则至少需要( )0、1码。 A. 5位 B.7位 C.8位 D.6位 3．n 个变量的最小项是( )。 A.n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。

第2页共6页 B.n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。 C.n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。 D.n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。 4．用JK 触发器设计12进制同步计数器，至少需要( )触发器。 A.2个 B.3个 C.4个 D.5个 5．一个4位移位寄存器可以构成最长计数器的长度是（）。 A.8 B.12 C.15 D.16 三、逻辑函数化简（每小题5分,共10分）【得分：】 1．用代数化简法化简函数EF B EF B A BD C A AB D A AD L ++++++= 2．将下列逻辑函数用卡诺图法化简为最简与或表达式。 F(A,B,C,D)=Σm(0,1,5,7,8,11,14)+Σd(3,9,15) 四、分析与设计题(共20分) 【得分：】

数字电路与逻辑设计实验总结报告

第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软件，实验中遇到了不少问题，总结起来主要有以下几个：（1）在创建工程并且编译通过之后得不到仿真波形解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿真波形。（2)得到的仿真波形过于紧密不便于观察解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。实验总结及心得体会通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。实验操作中应特别注意的几点：（1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。总体来说此次实验比较顺利，基本没有遇到什么问题，但有几点需要特别注意。首先是要区分实体名称和结构体名，这一点是程序编写的关键。其次在时序逻辑电路的设计实验中时钟的设置很关键，设置不当的话仿真波形可能不正确。通过本次实验我初步学会用VHDL语言编写一些简单的程序，同时也进一步熟悉了Quartus11软件的使用。实验八彩灯控制电路设计与实现一、实验目的 1、进一步了解时序电路设计方法

数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)

1-1将下列二进制数转换成等值的十进制数和十六进制数。（1）（1101010.01）2；（3）（11.0101）2；（2）（111010100.011）2；（4）（0.00110101）2；解：二进制数按位权展开求和可得等值的十进制数；利用进制为2k数之间的特点可以直接将二进制数转换为等值的十六进制数。（1）（1101010.01）2＝1×26＋1×25＋1×23＋1×21＋1×2－2 ＝（106.25）10＝（6A.4）16 （2）（111010100.011）2＝1×28＋1×27＋1×26＋1×24＋1×22＋1×2－2＋ 1×2－3＝（468.375）10＝（1D4.6）16 （3）（11.0101）2＝1×21＋1×20＋1×2－2＋1×2－4 ＝（3.3125）10＝（3.5）16 （4）（0.00110101）2＝1×2－3＋1×2－4＋1×2－6＋1×2－8 ＝（0.20703125）10＝（0.35）16 1-2将下列十进制数转换成等值的二进制数、八进制数和十六进制数。要求二进制数保留小数点后4位有效数字。（1）（378.25）10；（3）（56.7）10；（2）（194.5）10；（4）（27.6）10；解法1：先将十进制数转换成二进制数，再用进制为2k数之间的特点可以直接将二进制数转换为等值的八进制数和十六进制数。（1）（378.25）10＝（101111010.0100）2＝（572.2）8＝（17A.4）16 （2）（194.5）10＝（11000010.1000）2＝（302.4）8＝（C2.8）16

（3）（56.7）10 ＝（111000.1011）2＝（70.54）8＝（38.B ）16 （4）（27.6）10 ＝（11011.1001）2＝（33.44）8＝（1B.9）16 解法 2：直接由十进制数分别求二进制、八进制和十六进制数。由于二进制数在解法 1 已求出，在此以（1）为例，仅求八进制数和十六进制数。

2018秋数字电路与逻辑设计实验课程要求及题目

2018～2019学年第一学期《数字电路与逻辑设计实验（下）》课程要求一、课程安排及要求：本学期数字实验教学内容为综合课题设计，教学方式采用开放式实验教学模式，第7周和第10周实验按班上课，第8周和第9周实验室全开放，学生根据开放实验安排自行选择实验时间和地点，要求每人至少参加2次课内开放实验。课程具体安排如下：二、成绩评定数字综合实验成绩由三部分组成： ●平时成绩：占总成绩的20% ●验收答辩：占总成绩的50% ●报告成绩：占总成绩的30% 实验报告评分标准如下（按百分制批改，占总成绩的30％）：

三、实验题目题目1 抽油烟机控制器的设计与实现利用CPLD器件和实验开发板，设计并实现一个抽油烟机控制器。基本要求： 1、抽油烟机的基本功能只有两个：排油烟和照明，两个功能相互独立互不影响。 2、用8×8双色点阵模拟显示烟机排油烟风扇的转动，风扇转动方式为如图1所示的四个点阵显示状态，四个显示状态按顺序循环显示。风扇转动速度根据排油烟量的大小分为4档，其中小档的四个显示状态之间的切换时间为2秒，中档为1秒，大排档为0.5秒，空档为静止不动（即停止排油烟），通过按动按键BTN7来实现排油烟量档位的切换，系统上电时排油烟量档位为空档，此后每按下按键BTN7一次，排油烟量档位切换一次，切换的顺序为：空档→大档→中档→小档→空档，依次循环。双色点阵模拟排油烟风扇转动示意图 3、设置按键BTN0为立即关闭按键，在任何状态下，只要按下BTN0，排油烟风扇就立即停止工作进入空档状态。 4、设置按键BTN3为延时关闭按键，在大中小三档排油烟状态的任何一个档位下，只要按下BTN3，排油烟风扇将在延时6秒后停止工作进入空档状态。延时期间用数码管DISP3进行倒计时显示，倒计时结束后，排油烟风扇状态保持静止不动。在延时状态下，禁用排油烟量档位切换键BTN7。 5、设置按键BTN6为照明开关键，用发光二极管LD6模拟照明灯，系统上电时照明灯 LD6处于关闭状态，按动BTN6来切换LD6的点亮和关闭。 6、系统工作稳定。提高要求： 1、给油烟机加上音效，分档模拟排油烟风扇的噪音。 2、自拟其他功能。

数字电路与数字逻辑练习题

《数字电路与数字逻辑》练习题一一、填空 1．将下列二进制数转为十进制数（1001011）B = （）D （11．011）B = （）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+122）=（）真值 = （）原码 =（）反码 = （）补码 3．把下列4个不同数制的数D 、(110000)B 、(17A)H 、(67)O （按从大到小的次序排列（） > （）>( )>( ) 。将下列各式变换成最简与或式的形式 =+B AB （） =+AB A （） =++BC C A AB （） 4．将下列二进制数转为十进制数（101000）B = （）D （11．0101）B = （）D 5．将下列十进制数转为二进制数，八进制数和十六进制数（0．8125）= （）B = （）O = （）H （254．25）= （）B = （）O = （）H 6．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+125）=（）真值 = （）原码 =（）反码 = （）补码（—42）=（）真值 = （）原码 =（）反码 = （）补码 7．逻辑函数C A CD AB F ++=的对偶函数F '是__________________________；其反函数F 是_________________________。 8．当j i ≠时，同一逻辑函数的最小项=?j i m m _________；两个最大项

=+j i M M ___________。 9．（）10=（_________）2=（_________）16。 10．n 个输入端的二进制译码器，共有_________个输出端，对于每一组输入代码，将有_________个输出端具有有效电平。 11.将下列二进制数转为十进制数（1010001）B = （）D （11．101）B = （）D 12.将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+）=（）真值 = （）原码 =（）反码 = （）补码 13.把下列4个不同数制的数D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（）>( )>( ) 。 14.对于D 触发器，欲使Qn+1=Qn ，输入D=（），对于T 触发器，欲使Qn+1=Qn ，输入T=（） 15.一个512*8位的ROM 芯片，地址线为（）条，数据线为（）条。 16.对32个地址进行译码，需要（）片74138译码器。 17.存储器起始地址为全0，256K*32的存储系统的最高地址为（）。 18.将下列各式变换成最简与或式的形式（）（）（） 19．五级触发器的进位模数最大为（）进制。 20.十进制数（）10转换成十六进制数是（），转换成二进制数是（），转换成八进制数是（），转换成8421BCD 码为（）。 21.将二进制1100110转换成余3码为（），转换成格雷码为（）。 22.设真值X= —0101，则X 的原码为（），反码为（），补码为（）。 23.卡诺图是（）的一种特殊形式。利用卡诺图法花剑逻辑函数比（）法更容易得到简化的逻辑函数表达式。 24.函数L=AC+BC 的对偶式为：（）。 25.一个1024*16位的ROM 芯片，地址线为（）位，数据线为（）位。 26.对于JK 触发器，若J=K ，可完成（）触发器的逻辑功能。 27.组合逻辑电路中部包含存储信号的（）元件，它一般是由各种（）组合而成的。 28.对64个地址进行译码，需要（）片74138译码器。 +AC 化成最小项的形式为（）。 30.将变换成或非的形式为（）。 31.数制转换 10=( )2 2=( )10 32.将下列有符号的十进制数转换成相应的二进制数真值﹑原码﹑反码和补码 (+11/32)=( )真值=( )原码 =( )反码=( )补码

数字逻辑与数字系统

数字逻辑与数字系统课程设计班级：计131 学号：201358501144 姓名：吴传文指导教师：沙丽杰 2014年12月27~29日

目录第一章功能简介 (2) 正常计时： (2) 整点报时： (2) 校时： (2) 暂停： (2) 清零： (2) 第二章总体结构框图 (2) 第三章各模块框图 (2) 第四章各模块VHDL程序 (3) 第五章仿真图 (9) 第六章下载检验 (10) 第七章心得体会 (10)

第一章功能简介正常计时：秒（16）、分（16）、小时（12）计数；秒计时的频率为1Hz，数码管用动态扫描实时显示计时的秒、分、小时。整点报时：逢整点蜂鸣器在“15”分钟的第11、13、秒发频率为512Hz的低音，在“15”分钟的第15秒发频率为1024Hz的高音。校时：校小时（K1＝1），显示小时数码管以4Hz的频率递增计数。暂停：保持当前时间，暂态显示。清零：清零当前时间，从零开始重新计时。第二章总体结构框图第三章各模块框图 1. 12和16进制框图 2. 动显及蜂鸣器

2 1 第四章各模块VHDL程序 libraryieee; use ieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entity fenpin1 is port(clk:instd_logic; clr:instd_logic; y:out std_logic_vector(1 downto 0); co:outstd_logic); end fenpin1; architecture fp1 of fenpin1 is signal q: std_logic_vector(1 downto 0); begin process(clk) begin if(clr='0') then q<="00"; co<='0'; elsif(clk'event and clk='1') then if(q="01") then q<="00"; co<='1'; else q<=q+1; co<='0'; end if; end if; y<=q;

数字电路与逻辑设计课程设计

课程设计说明书课程设计名称数字电路与逻辑设计专业计算机科学与技术班级150403班学生姓名陆文祥指导教师宋宇 2016 年12 月19 日

课程设计任务书

题目：1.简易数字电子钟的设计与制作 2.简易数字频率计的设计与制作 3.简易智力竞赛抢答器的设计与制作 4.简易玩具电子琴的设计与制作 5.自选题目：自动电子钟目录设计实验一 (4) 设计实验二 (8) 设计实验三 (11) 设计实验四 (15) 自选题目 (20)

设计实验一一、实验题目：简易数字电子钟的设计与制作二、设计目的 1、了解计时器主体电路的组成及工作原理； 2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 3、熟悉集成电路及有关电子器件的使用；三、实验要求要求设计一个能显示两位秒信号的数字电子钟，分电路设计、电路安装、电路调测三个阶段完成。四、实验内容（一）.设计原理思路：本次设计以数字电子为主，分别对时钟信号源、秒计时显示、分计时显示、小时计时显示进行设计，然后将它们组合，来完成时、分、秒的显示并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，如74ls90、74ls48，LED数码管及各种门电路和基本的触发器等，电路使用直流电源供电，很适合在日常生活中使用数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟由以下几部分组成：六十进制秒、分计数器、二十进制时计数器；以及秒、分、时的译码显示部分等。（二）实验电路图图1 数字电子钟

数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。 2．考试时间90分钟。 3．卷面整洁，字迹工整。一、填空题（每小题1分，共20分） 1．将下列二进制数转为十进制数（1010001）B = （）D （ 11 ． 101 ） B = （）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（ +254.25 （（）原码 =（）反码 = （）补码 3．把下列4个不同数制的数(76.125)D 、 (27A)H 、 (10110)B 、(67)O 按从大到小的次序排列（）> （）>( )>( ) 。 4．对于D 触发器，欲使Q n+1=Q n ，输入D=（），对于T 触发器，欲使Q n+1=Q n ，输入T=（） 5．一个512*8位的ROM 芯片，地址线为（）条，数据线为（）条。 6．对32个地址进行译码，需要译码器。 0，256K*32 统的最高地址为 8．将下列各式变换成最简与或式的形式 =+B A （） =+B A A （） = ++C B C A AB （） 9．五级触发器的进位模数最大为（）进制。二、组合电路设计题（每空10分，共20分） 1．用八选一数据选择器74LS151实现逻辑函数 AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）

三、组合电路分析题（共10分）已知逻辑电路如下图所示，分析该电路的功能。四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2 的波形图，Q1Q2初态为00。（14 分） 2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。（10分）五、设计题（共26分） 1．用JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16分） 2、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。（10分）《数字电路与数字逻辑》期末考试答案一、填空 1、81， 3.625 3、（27A）H>（76.125）D>（67）O>（10110） B 4、Q n, 1 5、9, 8 6、4 7、(3FFF)H 8、B A A+ B AB+ C 9、32进制二、组合逻辑设计题 1、（5分） F=C B A BC A C AB ABC+ + +=m3d3+ m5d5+m6d6+m7d7 （5分）则d3 d5 d6 d7为1，其他为0，画图略。 2、F= Y3 Y4Y5 Y7 三、组合逻辑分析题。（5分）F=C B A⊕ ⊕ （5分）异或功能四、时序电路 1、状态方程：（4分） Q Q Q Q Q Q D Q n n n n n n n K J 2 1 2 2 1 2 1 1 1 1 = + = = = + + 画波形图（2分） 2、L= = （4分）； C 1 =AB+（A+B）C（4分）；全加器（2分）五、 1、设计题

数字逻辑与数字集成电路习题

《数字逻辑》习题案例（计算机科学与技术专业、信息安全专业） 2004年7月计算机与信息学院、计算机系统结构教研室

一、选择题 1．十进制数33的余3码为。 A. 00110110 B. 110110 C. 01100110 D. 100100 2．二进制小数-0.0110的补码表示为。 A ．0.1010 B ．1.1001 C ．1.0110 D ．1.1010 3．两输入与非门输出为0时，输入应满足。 A ．两个同时为1 B ．两个同时为0 C ．两个互为相反 D ．两个中至少有一个为0 4．某4变量卡诺图中有9个“0”方格7个“1”方格，则相应的标准与或表达式中共有多少个与项？ A ． 9 B ．7 C ．16 D ．不能确定 5. 下列逻辑函数中，与A F =相等的是。 )(A 11⊕=A F )(B A F =2⊙1 )(C 13?=A F )(D 04+=A F 6. 设计一个6进制的同步计数器，需要个触发器。 )(A 3 )(B 4 )(C 5 )(D 6 7. 下列电路中，属于时序逻辑电路的是。 )(A 编码器 )(B 半加器 )(C 寄存器 )(D 译码器 8. 列电路中，实现逻辑功能n n Q Q =+1的是。 )(A )(B 9. 的输出端可直接相连，实现线与逻辑功能。 )(A 与非门 )(B 一般TTL 门 )(C 集电极开路OC 门 )(D 一般CMOS 门 10．以下代码中为无权码的为。 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 11．以下代码中为恒权码的为。 A .8421BCD 码 B . 5421BCD 码 C . 余三码 D . 格雷码 12．一位十六进制数可以用位二进制数来表示。 A . １ B . ２ C . ４ D . 16 13．十进制数25用8421BCD 码表示为。 A .10 101 B .0010 0101 C .100101 D .10101 14．在一个8位的存储单元中，能够存储的最大无符号整数是。 CP Q CP Q CP Q CP

数字电路与数字逻辑

数字电路与逻辑设计

数字电路与逻辑设计模拟题

如何看懂电路图【数字逻辑电路】

数字电路与逻辑设计实验实验四

数字电路与逻辑设计试题与答案(试卷D)

数字电路与逻辑设计习题-2016

数字电路与数字逻辑练习题

数字电路(第二版)贾立新1数字逻辑基础习题解答

《数字电路与系统》期末试卷(A卷)

数字电路与逻辑设计实验总结报告

数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)

2018秋数字电路与逻辑设计实验课程要求及题目

数字电路与数字逻辑练习题

数字逻辑与数字系统

最新数字电路与逻辑设计试卷(有答案)

数字电路与逻辑设计课程设计

数字电路与数字逻辑》期末考试及答案

数字逻辑与数字集成电路习题