通用型多通道高速数据采集记录仪

第12卷 第4期太赫兹科学与电子信息学报Vo1.12，No.4 2014年8月 Journal of Terahertz Science and Electronic Information Technology Aug.，2014 文章编号：2095-4980(2014)04-0600-05

通用型多通道高速数据采集记录仪

皮柳杨，黄莎玲，叶海福

(中国工程物理研究院电子工程研究所，四川绵阳 621999)

摘 要：目前数据采集记录仪体积较大，采样频率低，记录通道少，记忆空间易受干扰而多变。本系统以Xilinx的Virtex-5系列现场可编程门阵列(FPGA)芯片XC5VLX30作为核心控制单

元；采用ADI公司的高速AD进行模数转换；外围采用多片并口存储器作为存储单元，延长记录

时间。本系统能够采样16通道以上、精确度8位模拟信号，采样速率能达500Mbps以上，并把

采样数据无线传输给上位机进行处理。

关键词：高速采集；多通道；状态机；FPGA芯片

中图分类号：TN911.23；TP399文献标识码：A doi：10.11805/TKYDA201404.0600

Universal multi-channel high speed data acquisition recorder

PI Liu-yang，HUANG Sha-lin，YE Hai-fu

(Institute of Electronic Engineering，China Academy of Engineering Physics，Mianyang Sichuan 621999，China)

Abstract：Nowadays, the data acquisition recorder is featured with large volume, low sampling frequency, and less recording channels. Its memory space is changeable and susceptible to interference.

The core control of this system is Xilinx Virtex-5 XC5VLX30 series Field-Programmable Gate Array(FPGA)

chip. It adopts the high-speed AD of ADI Company to accomplish analog-to-digital conversion. Peripheral

unit employs multiple parallel memories as storage, which can extend the recording time. The proposed

system is able to sample more than 16 channels of analog signals with 8-bit precision. The sampling rate

can reach above 500Mbps. And the sampled data can be transferred wirelessly to the PC for processing.

Key words：high speed data acquisition；multi-channel；state machine；Field-Programmable Gate Array

由于晶振频率不能过高，程序异步扫描执行，同一时间只能执行单条指令，所以以前基于单片机的数据采集系统采样频率非常低，一般每秒几万个采样点，远远不能满足现代数据采集与记录需求。现行主流的采集系统要么是单通道，高速率，要么是多通道，低速率，能够多通道高速数据采集和存储的记录仪很少。高速数据采集对信号完整性、信号干扰、高速布线及数据处理和高速实时存储要求极高，而其应用环境又往往非常复杂，所以要真正实现仍然面临很大的挑战。通用型数据采集系统，需要能够记录不同性质的多路通道信号。在某些特定环境下，记录命令突然，对于采集系统而言，需要反应迅速，记录时间必须长于作用时间，才能完整记录所需数据。为了满足通用的采样和记录需求，本文设计的高速数据采集系统具有采样频率高，能真实地记录采集数据，采样速度快，精确度高，存储空间大，采样交直流信号都能耦合的特点。

1 系统总体设计

如图1所示，外部多路不同性质的信号，经过信号调理电路后，输出为AD模拟输入量程内的模拟信号；为实现高速、低损、长距离传输，模拟信号需要转为差分信号；然后进入FPGA的高级SelectIO逻辑资源ISERDES把串行数据转换为并行数据；在FPGA内部，并行数据经过内部逻辑资源和时序控制后，存储在FPGA内部构建的高速FIFO(First Input First Output)中，FIFO再将数据传输给外部铁电寄存器；这样就完成了整个系统的数据采集。当需要读取采集数据时，FPGA采用逻辑资源实现串口通信，再将数据发送给与其相连的无线模块，在同一网络内其他无线模块接收数据，再传给上位机或其他设备。

收稿日期：2013-07-15；修回日期：2013-09-21