当前位置：文档库 › 3组合逻辑电路习题解答知识分享

3组合逻辑电路习题解答知识分享

3组合逻辑电路习题

解答

精品文档

自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。

6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。

9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同

精品文档

11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？

A ．在输出级加正取样脉冲

B ．在输入级加正取样脉冲

C ．在输出级加负取样脉冲

D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321

E E E 取值为时，处于允许译码状态。

A ．011

B ．100

C ．101

D ．010

14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器

15．在二进制译码器中，若输入有4位代码，则输出有个信号。 A ．2 B ．4 C ．8 D ．16

16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。

A ．

B A F = B ．0101B B A A F ++=

．0011B A B A F ++=

17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为。 A ．010 B ．001 C ．100 D ．011

18．实现两个四位二进制数相乘的组合电路，应有个输出函数。 A ． 8 B ．9 C ．10 D ．11

19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或门。

精品文档

A．2 B．3 C．4 D．5

20．在图T3.20中，能实现函数C

F+

=的电路为。

B F

（a）（b）（c）

图T3.20

A．电路（a） B．电路（b） C．电路（c） D．都不是

习题

1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

C S

图P3.1

解：CO=AB+BC+AC

ABC

S+

=）

（

）

（

精品文档

AC BC AB C B A ABC ）（+++=

AC BC AB C AC BC AB B AC BC AB A ABC +++=

A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=

真值表

电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。

2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。

B C

图P3.2

解：（1）逻辑表达式

ABC P =1，ABC B BP P ==12，ABC A AP P ==13，ABC C CP P ==14 432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=

)(C B A ABC ++= ))((C B A C B A ++++=

C AB C B A C B A BC A C B A C B A +++++=

（2）真值表

精品文档

（3）功能

从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。故这种电路称为“不一致”电路。

6．试设计一个全减器组合逻辑电路。全减器是可以计算三个数X 、Y 、BI 的差，即D =X -Y -CI 。当X ＜Y +BI 时，借位输出BO 置位。

解：设被减数为X ，减数为Y

，从低位来的借位为BI ，则1位全减器的真值表如图 (a)所示，其中D 为全减差，BO 为向高位发出的借位输出。（1）真值表

01011

00011110X

Y BI

D 01110

00011110X

Y BI

由卡诺图得

I B Y X D ⊕⊕=

Y X B X YB B I I O ++=

电路图

精品文档

Y X

7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

解：（1）列出4位二进制码→4位格雷码的转换真值表，如表所示。

（2）根据真值表分别画出输出变量G 3，G 2，G 1，G 0的卡诺图，如图4.1.2-12所示。化简后，得

33B G =，232B B G ⊕=，121B B G ⊕=，010B B G ⊕=

0000111100001

0110

1100011011B 3B 2

B 1B 0

G 20011110011000

0110

1100011011B 3B 2

B 1B 0

G 10101010101010

0110

1100011011B 3B 2

B 1B 0G 0

精品文档

（3）由逻辑表达式得电路实现，如图所示。

B 3B 2

B 0

G 3

G 2

G 0

11．试用卡诺图法判断逻辑函数式

Y （A ，B ，C ，D ）=∑m （0，1，4，5，12，13，14，15）

是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。

解：卡诺图如图（a ）所示。最简逻辑函数式为：

AB C A Y +=

此函数存在逻辑险象。只要如图所示增加冗余项C B 即可，逻辑式变为：

C B AB C A C B AB C A Y ??=++=

用与非门构成的相应电路如图 (b)所示。

L 2

100011110AB CD

00011110100110011110

Y B

精品文档

（a ）（b ）

12．已知∑∑+=)14,2,1()13,12,11,10,9,8,7,3,0(),,,(d m D C B A Y ，求Y 的无竞争冒险的最简与-或式。

解：卡诺图如图所示：

1×1000101

0001111000011110

AB CD

×11×0

C B A C

D A D B C A Y +++=

上式中C B A 为冗余项，以消除竞争冒险。

13．某一组合电路如图P3.13所示，输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。

图P3.13

解：解法1：从逻辑图得到以下表达式：

精品文档

AC D C B C B A F ++=

根据表达式得到卡诺图：

1100100010110

01111000011110

AB CD F

但由于从卡诺图可见，包围圈有两处相切，因此存在竞争冒险现象。可以通过相切点位置增加一个乘积项，得D AB D C A AC D C B C B A F ++++=

进一步分析，当ACD =000时， B B F +=，由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，不会产生竞争冒险。因此，D C A 这一项不需要增加，只需要增加D AB 。

电路图为：

精品文档

解法二：如果逻辑表达式在某种取值下，出现A A F +=、B B F +=、

C C F +=、

D D F +=，就有可能出现竞争冒险。

根据逻辑表达式AC D C B C B A F ++=，A A F +=和D D F +=不会出现。当A =C =D =0，出现B B F +=，但由于输入变量（A ，B ，D ）的取值不可能发生（0，1，0）的输入组合，因此，当ACD =000时，B 必然为0，因此也不会产生竞争冒险。

只有当A =B =1，D =0，出现C C F +=，存在竞争冒险问题，加冗余项

D AB 可消除竞争冒险。

14．电路如图P3.14所示，图中①~⑤均为2线—4线译码器。

（1）欲分别使译码器①~④处于工作状态，对应的C 、D 应输入何种状态（填表P3.12-1）；

（2）试分析当译码器①工作时，请对应A 、B 的状态写出1310Y ~Y 的状态（填表P3.12-2）；

（3）说明图P3.14的逻辑功能。

表P3.14-1 表P3.14-2

精品文档

13Y 12Y 11Y 10Y 23Y 22Y 21Y 20Y 33Y 32Y 31Y 30Y 43

Y 42Y 41Y 40Y

图P3.14

解：

逻辑功能：由74LS139构成的4线—16线译码器

15．图P3.15所示电路是由3线-8线译码器74HC138及门电路构成的地址译码电路。试列出此译码电路每个输出对应的地址，要求输入地址A 7A 6A 5A 4A 3A 2A 1A 0用十六进制表示。

A 3A 4A 5A 6A 7

精品文档

图P3.15

解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、

032==E E 才能正常译码，因此

E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1；

0763=+=A A E ，即

A 6＝0，A 7＝0。所以，该地址译码器的译码地址范围为

A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～00111111，用十六进制表示即为38H ～3FH 。输入、输出真值表如表1所示。

表1 地址译码器的真值表

16．写出图P3.16所示电路的逻辑函数，并化简为最简与-或表达式。

10B A

C L

图P3.16

解：由图（a ）写出逻辑函数并化简，得

精品文档

C AB C B A C B A C B A Y Y Y Y Y Y Y Y L =+++=+++==64206420

17．试用一片3线-8线译码器74HC138和最少的门电路设计一个奇偶校验器，要求当输入变量ABCD 中有偶数个1时输出为1，否则为0。（ABCD 为0000时视作偶数个1）。

解：ABCD D C AB D C B A D C B A D BC A D C B A CD B A D C B A F +++++++=

ABCD

D C B A D C B A CD B A D C AB D C B A D BC A D C B A ++++++++=

D ABC C B A C B A C B A D C AB C B A BC A C B A ）（）（+++++++=

D C AB C B A BC A C B A D C AB C B A BC A C B A ）（）（+++++++=

D C AB C B A BC A C B A ⊕+++=）（

D C AB C B A BC A C B A ⊕???=）（

连接图

B C 10

18．用一个8线-3线优先编码器74HC148和一个3线-8

线译码器74HC138实现3位格雷码→3位二进制的转换。

解：根据下表可得到连线图：

精品文档

B 1B 0B 2

G G G

19．根据图P3.19所示4选1数据选择器，写出输出Z 的最简与-或表达式。

解：C A C A B C AB B A BC A B A Z ++=+++=

20．由4选1数据选择器和门电路构成的组合逻辑电路如图P3.20所示，试写出输出E 的最简逻辑函数表达式。

解：D C C A D ABC D C B A CD B A CD B A E +=+++=

精品文档

图P3.19 图P3.20

21．由4选1数据选择器构成的组合逻辑电路如图P3.21所示，请画出在

图P3.21所示输入信号作用下，L的输出波形。

图P3.21

解：4选1数据选择器的逻辑表达式为：

Y+

将A1=A，A0=B，D0=1，D1=C，C

，D3=C代入得

ABC

Y+

根据表达式可画出波形图：

精品文档

A B L

22．已知用8选1数据选择器74LS151构成的逻辑电路如图P3.22所示，请写出输出L 的逻辑函数表达式，并将它化成最简与-或表达式。

图P3.22

解：（1）写出逻辑函数表达式：

C AB C B A BC A C B A C B A L ++++=

（2）用卡诺图化简

1111

0010110101

L BC

B A

C L +=

23．用一个8选1数据选择器74LS151和非门实现：

精品文档

))()()((F B C A D A C B BF C A C B A E Y +++++++++=

解：)(F B C A D A BC BF C A C B A E Y +++=

)(F m F m m D m D m m F m F m m m E 2027376441+++++++++=

)(7643210m F m m D m m m F m E ++++++=

B A

C E

24．图P3.24所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、N 、P 、Q 之间的逻辑函数式。

P 0N

图P3.24

解；P MQ N Q M N P Q M N NMQ Z ）（）（+++=

MQP N QP M N P Q M N P NMQ +++= QP N P NQ +=

精品文档

25．用二个4选1数据选择器实现函数L ，允许使用反相器。

BCE

DEF B A E D C B A DE C B A E D C B A E L +++++=

解：BCE DEF B A E D C B A DE C B A E D C B A E L +++++= BEC ADF D AC D C A D C A E B E B E B ++++++=）（ BEC E B ADF C D A C D A C D A E B E B ++++++=）（电路图

26．一个组合逻辑电路有两个控制信号C 1和C 2，要求：（1）C 2C 1=00时，B A F ⊕= （2）C 2C 1=01时，AB F = （3）C 2C 1=10时，B A F += （4）C 2C 1=11时，AB F =

试设计符合上述要求的逻辑电路（器件不限）解：方法一：真值表→卡诺图化简→逻辑图真值表

精品文档

卡诺图化简

000011110C 2C 1

00011110101110100101

AB C C B A C C B A C B A C A C C F 12122212++++=

逻辑图

方法二：利用数据选择器和少量门电路实现

实验3-组合逻辑电路数据选择器实验

南通大学计算机科学与技术学院计算机数字逻辑设计实验报告书实验名组合逻辑电路数据选择器实验班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖日期 2016-11-03

目录实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)

实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用

3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。

图 3.1 组合逻辑电路（2）先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管或逻辑终端电平显示。（4）改变 A、B、C 输入的状态，观测并填表写出 Y1，Y2 的输出状态。表 3.1 组合电路记录

3组合逻辑电路习题解答

3组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。

组合逻辑电路基础知识、分析方法

组合逻辑电路基础知识、分析方法电工电子教研组徐超明一.教学目标：掌握组合逻辑电路的特点及基本分析方法二.教学重点：组合逻辑电路分析法三.教学难点：组合逻辑电路的特点、错误！链接无效。四.教学方法：新课复习相结合，温故知新，循序渐进；重点突出，方法多样，反复训练。组合逻辑电路的基础知识一、组合逻辑电路的概念 [展示逻辑电路图]分析得出组合逻辑电路的概念：若干个门电路组合起来实现不同逻辑功能的电路。复习: 名称符号表达式基本门电路与门Y = AB 或门Y = A+B 非门Y =A 复合门电路与非门Y = AB 或非门Y = B A+ 与或非门Y = CD AB+ 异或门 Y = A⊕B =B A B A+ 同或门 Y = A⊙B =B A AB+ [展示逻辑电路图]分析得出组合逻辑电路的特点和能解决的两类问题：二、组合逻辑电路的特点任一时刻的稳定输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来所处的状态无关。不具有记忆功能。

三、组合逻辑电路的两类问题： 1.给定的逻辑电路图,分析确定电路能完成的逻辑功能。 →分析电路 2.给定实际的逻辑问题，求出实现其逻辑功能的逻辑电路。→设计电路 14．1．1 组合逻辑电路的分析方法一、分析的目的：根据给定的逻辑电路图，经过分析确定电路能完成的逻辑功能。二、分析的一般步骤： 1. 根据给定的组合逻辑电路，逐级写出逻辑函数表达式； 2. 化简得到最简表达式； 3. 列出电路的真值表； 4. 确定电路能完成的逻辑功能。口诀: 逐级写出表达式，化简得到与或式。真值表真直观，分析功能作用大。三、组合逻辑电路分析举例例1：分析下列逻辑电路。解: (1)逐级写出表达式: Y 1=B A , Y 2=BC , Y 3=21Y Y A =BC B A A ??,Y 4=BC , F=43Y Y =BC BC B A A ??? (2)化简得到最简与或式: F=BC BC B A A ???=BC BC B A A +??=BC C B B A A +++))(( =BC C B A B A BC C B B A +??+?=++?)(=BC B A BC C B A +?=++?)1( (3)列真值表: A B C F 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 (4)叙述逻辑功能: 当 A = B = 0 时，F = 1 当 B = C = 1 时，F = 1 组合逻辑电路表达式化简真值表简述逻辑功能

数电实验报告实验二组合逻辑电路的设计

实验二组合逻辑电路的设计一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。

实验三组合逻辑电路

实验三组合逻辑电路一、实验目的 1. 通过简单的组合逻辑电路设计与调试，掌握采用小规模（SSI ）集成电路设计组合逻辑电路的方法。 2. 用实验验证所设计电路的逻辑功能。 3. 熟悉、掌握各种逻辑门的应用。二、实验原理组合逻辑电路是最常见的逻辑电路之一，可以用一些常用的门电路来组合成具有其他功能的门电路。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，而与电路过去的状态无关。在电路结构上的特点是只包含门电路，而没有存储（记忆）单元。在使用中、小规模集成电路来设计组合电路时，一般步骤如图3-1所示： 1. 进行逻辑抽象，首先根据设计任务的要求建立输入、输出变量，列出其真设计要求真值表逻辑抽象逻辑表达式卡诺图最简逻辑表达式逻辑电路图代数法化减卡诺图法化减

值表。 2. 用卡诺图或代数法化简，求出最简逻辑表达式。 3. 根据简化后的逻辑表达式，画出逻辑电路图。若已知逻辑电路，欲分析组合电路的逻辑功能，则分析步骤为： 1. 由逻辑电路图写出各输出端的逻辑表达式。 2. 由逻辑表达式列出真值表。 3. 根据真值表进行分析，从而确定电路功能。组合电路的设计过程是在理想情况下进行的，即假设一切器件均没有延迟效应。图3-1 组合逻辑电路设计流程图三、实验仪器及器件 1. EL-ELL-Ⅳ型数字电路实验系统 2. 集成电路芯片：74LS00 1

2 74LS04 74LS86等四、实验内容及步骤 1. 测试用异或门和与非门组成的半加器的逻辑功能如果不考虑来自低位的进位而能够实现将两个1位二进制数相加的电路，称为半加器，半加器的符号如图3-2所示。半加器的逻辑表达式为： AB CO B A B A B A S =⊕=+= 根据半加器的逻辑表达式可知，半加和S 是输入A 、B 的异或，而进位CO 则为输入A 、B 相与，故半加器可用一个集成异或门和二个与非门组成，电路如图3-3所示。 &=1 1 CO S ΣCO A B S CO 图3-2 半加器符号图3-3 异或门和与非门组成的半加器逻辑电路在实验仪上用74LS00及74LS86按图3-3 接线，当输入端A 、B 为表3-1所列状态时，测

实验三组合逻辑电路的设计(一)

实验三组合逻辑电路的设计（一）一、实验目的 1．掌握用SSI器件设计组合逻辑电路的方法； 2．熟悉各种常用MSI组合逻辑电路的功能与使用方法； 3．掌握多片MSI组合逻辑电路的级联、功能扩展； 4．学会使用MSI逻辑器件设计组合电路； 5．培养查找和排除数字电路常见故障的初步能力。二、实验器件 1．74LS00 四二输入与非门74LS20 双四输入与非门 2．74LS138 三线—八线译码器74LS139 双二线—四线译码器三、实验原理组合逻辑电路是最常见的逻辑电路，其特点是在任何时刻电路的输出信号仅取决于该时刻的输入信号，而与信号作用前电路原来所处的状态无关。组合逻辑电路的设计，就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。在采用小规模器件（SSI）进行设计时，通常将函数化简成最简与—或表达式，使其包含的乘积项最少，且每个乘积项所包含的因子数也最少。最后根据所采用的器件的类型进行适当的函数表达式变换，如变换成与非—与非表达式﹑或非—或非表达式﹑与或非表达式及异或表达式等。在数字系统中，常用的中规模集成器件(MSI)产品有编码器﹑译码器﹑全加器﹑数据选择/分配器﹑数值比较器等。用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。因为每一种中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。在进行设计时，可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。下来我们介绍一下使用中小规模器件设计组合逻辑电路的一般方法。四、组合电路设计原则及其步骤组合电路的设计是由给定的的逻辑功能要求，设计出实现该功能的逻辑电路，设计过程大致按下列步骤进行：（1）分析设计要求，把用文字描述的形式的设计要求抽象成输入、输出变量的逻辑关系；（2）根据分析出的逻辑关系，通过真值表或其他方式列出逻辑函数表达式；（3）根据题目提供给你的芯片，将逻辑函数化简到所需要的函数式；（4）画出逻辑电路图或电路原理图；对于MSI组合逻辑电路的设计是以所用MSI个数最少、品种最少，同时MSI间的连线也最少作为最基本的原则。下面使用中小规模器件我们各举一个例子：例：用与非门设计三位多数表决器。步骤：（1）根据真值表写出逻辑表达式： F = AB + BC + AC = AB BC AC （2）画出逻辑图，如图3—1所示

习题1-门电路和组合逻辑电路

第20章习题门电路和组合逻辑电路 S10101B 为实现图逻辑表达式的功能，请将TTL 电路多余输入端C 进行处理（只需一种处理方法），Y 1的C 端应接，Y 2的C 端应接，解：接地、悬空 S10203G 在F = AB +CD 的真值表中，F =1的状态有( )。 A. 2个 B. 4个 C. 3个 D. 7个解：D S10203N 某与非门有A 、B 、C 三个输入变量，当B =1时，其输出为( )。 A. 0 B. 1 C. D. AC 解：C S10204B 在数字电路中，晶体管的工作状态为( )。 A. 饱和 B. 放大 C. 饱和或放大 D. 饱和或截止解：D S10204I 逻辑电路如图所示，其逻辑函数式为( )。 A. B. C. D. 解：C S10204N 已知F =AB +CD ，选出下列可以肯定使F = 0的情况( )。 A. A = 0，BC = 1 B. B = C = 1 C. C = 1，D = 0 D. AB = 0，CD = 0 解：D S10110B 三态门电路的三种可能的输出状态是，，。解：逻辑1、逻辑0、高阻态 S10214B 逻辑图和输入A ，B 的波形如图所示，分析当输出F 为“1”的时刻应是( )。 A. t 1 B. t 2 C. t 3 解：A Y

S10211I 图示逻辑电路的逻辑式为( )。 A. B. C. 解：B S10212I 逻辑电路如图所示，其功能相当于一个( )。 A. 门 B. 与非门 C. 异或门解：C S10216B 图示逻辑电路的逻辑式为( )。 A. A +B B. C. AB + 解：C S10217B 逻辑图如图（a ）所示，输入A 、B 的波形如图（b ），试分析在t 1瞬间输出F 为( )。 A. “1” B. “0” C. 不定解：B S10218B 图示逻辑符号的逻辑状态表为( )。 A. B. C. 解：B

实验三组合逻辑电路教学文案

实验三组合逻辑电路(常用门电路、译码器和数据选择器) 一、实验目的 1．掌握组合逻辑电路的设计方法 2．了解组合逻辑电路的冒险现象与消除方法 3．熟悉常用门电路逻辑器件的使用方法 4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法 1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。组合逻辑电路的一般设计步骤如图3.1所示。图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。 2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件 1．四二输入与非门74LS00 74LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。图3.2 74LS00引脚排列及内部逻辑结构 2．二四输入与非门74LS20

74LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。图3.3 74LS20引脚排列及内部逻辑结构 3．四二输入异或门74LS86 74LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。图3.4 74LS86引脚排列及内部逻辑结构 3．3线－8线译码器74LS138 74LS138是集成3线－8线译码器，其功能表见表3.1。它的输出表达式为 i A B i Y G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。

实验一组合逻辑电路设计

实验一组合逻辑电路的设计一、实验目的： 1、掌握组合逻辑电路的设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、理解“毛刺”产生的原因及如何消除其影响。 5、理解组合逻辑电路的特点。二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、计算机。三、实验原理 1、组合逻辑电路的定义数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1）图 1.2 组合电路设计步骤示意图图

第3章组合逻辑电路1

第 3章组合逻辑电路逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。组合电路的示意图如图所示。组合逻辑电路的特点：（１）输出、输入之间没有反馈延迟通路。（２）电路中不含记忆元件。图组合电路示意图组合逻辑电路的分析方法和设计方法（1）3.1.1组合逻辑电路的分析方法分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。组合逻辑电路的分析步骤如下： (1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。 (2）利用公式法或卡诺图法化简逻辑函数表达式。 (3) 列真值表, 确定其逻辑功能。例 1 分析如图所示组合逻辑电路的功能。解（1）（2）化简（3）例真值表：如表3·1所示图例 1 的逻辑电路 X 1X 2 X n 12 m 输入信号输出信号 AC BC AB Y ??=AC BC AB Y ++= A B B C A C Y

表例1的真值表由表可知，若输入两个或者两个以上的1(或0), 输出Y为1(或0), 此电路在实际应用中可作为多数表决电路使用。例 2分析如图所示组合逻辑电路的功能。解(1) 写出如下逻辑表达式: (2) 化简AB Y= 1 AB A Y A Y? = ? = 1 2 B AB B Y Y? = ? = 1 3 B AB AB A Y Y Y? ? = = 3 2 B AB AB A Y? ? = ) ( ) (B AB AB A+ ? + = AB B A+ = B A⊕ =

门电路和组合逻辑电路

第十六章门电路和组合逻辑电路一选择题 1、下列逻辑表达式正确的是（）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 2、时序逻辑电路中，以下说法正确的是（）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 3、数据选择器的地址输入端有2个时，最多可以有（）个数据信号输入。 A 、1 B 、2 C 、4 D 、8 4、数据选择器的地址输入端有3个时，最多可以有（）个数据信号输入。 A 、4 B 、6 C 、8 D 、16 5、组合逻辑电路中，以下说法正确的是（）。 A 、电路中任意时刻的输出只取决于当时的输入信号，与电路原来的状态无关。 B 、电路中任意时刻的输出不仅与当时的输入信号有关，同时还取决于电路原来的状态。 C 、电路中任意时刻的输出只取决于电路原来的状态，与当时的输入信号无关。 D 、以上均不正确。 6、下列几种TTL 电路中，输出端可实现线与功能的电路是（）。 A 、或非门 B 、与非门 C 、异或门 D 、OC 门 7、数据选择器有10个数据信号输入端时，至少得有（）个地址输入端。 A 、2 B 、3 C 、4 D 、5 8、以下哪个电路不是组合逻辑电路（）。 A 、编码器 B 、计数器 C 、译码器 D 、加法器

9、下列逻辑表达式正确的是（）。 .0A A A += .11B A ?= .C A AB A B +=+ .D A AB AB += 10、衡量集成逻辑电路优劣的因数是用它的：（） A ．增益×带宽； B ．传输延迟时间×功耗； C ．扇出系数×传输延迟时间； D ．噪声容限×功耗。 11、以下诸论述中，唯一正确的是：（） A ．可以用OC 门构成电平变换电路； B ．ECL 门电路主要用于集成度要求高的场合； C ．CM0S 器件不可以和TTL 器件兼容； D ．CMOS 器件的电源电压使用范围特别小，对电源的准确性要求严格． 12、集成门电路（不论是与、或、与非…等）的输入端若超过了需要，则这些多余的输入端应按哪种方式去处置才是正确的？（） A ．让它们开路； B ．让它们通过电阻接最高电平（例如电源电压）； C ．让它们接地，或接电源的最低电平； D ．让它们和使用中的输入端并接。 13、以下表达式中符合逻辑运算法则的是（） A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 14、当逻辑函数有n 个变量时，共有（）个变量取值组合？ A. n B. 2n C. n 2 D. 2n 15、. 逻辑函数的表示方法中具有唯一性的是（） A .真值表 B.表达式 C.逻辑图 D.卡诺图 16、F=A B +BD+CDE+A D=（） A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++ 二填空题 1.电子电路按功能可分为电路和电路。 2.根据电路的结构特点及其对输入信号响应规则的不同，数字电路可分为和。 3.数字电路的分析方法主要用、功能表、、波形图。 4.数字信号是一系列时间和数值都的信号。 5.在数字电路中有两种数字逻辑状态分别是逻辑和逻辑。 6.逻辑函数F=)(B A A ⊕⊕ =

实验一组合逻辑电路设计

电子信息工程刘晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试）一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。二．实验设备与器材数字电路实验箱一个双踪示波器一部稳压电源一部数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个邮件优先级区分器。该公司收到有A,B,C，三类邮件，A,类的优先级最高，B类次之，C类最低。邮件到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的邮件同时到达时，对优先级最高的邮件先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输

实验一：（1）74LS00的静态逻辑功能测试实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。电路如图1：图1 真值表1.1：实验问题：与非门的引脚要连接正确，注意接地线及直流电源实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能（2）71LS00的动态逻辑功能测试实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源实验目的：测试74LS00与非门的逻辑功能实验内容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数

实验3 组合逻辑电路

实验三组合逻辑电路一、实验目的 1．掌握组合逻辑电路的设计方法 2．熟悉常用组合逻辑器件的使用方法 3．熟悉用逻辑门电路、74LS138和74LS151进行综合性设计的方法二、试验设备和器件设备：数字电子技术试验箱器件：74LS00，74LS20，74LS86，74LS138，74LS151 三、实验内容 1.实现一位全加器 (1) 按照组合逻辑电路的一般设计步骤，用基本门电路（74LS00，74LS86）实现一位全加器； (2) 用1片74LS138和1片74LS20实现一位全加器。 2. 设计一个监测信号灯工作状态的逻辑电路，每一组信号灯由红、黄、绿三盏构成，仅有红灯R亮、仅有绿灯G亮、黄灯Y和绿灯G同时亮为正常工作状态，其余为故障状态。故障状态时要发出报警信号。要求用74LS151实现。 (1) 逻辑抽象。红黄绿三盏信号灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，灭时为0；故障信号为输出变量，用Z表示，并规定正常工作状态下Z为0，发生故障时Z为1； (2) 列真值表于表3-1；

(3) 根据真值表写出用最小项表示的Z的逻辑表达式； (4) 按照逻辑表达式进行电路连接，画出电路连接图，并对电路进行测试。 3. 设计并实现实验指导书中四、3的电话程控系统（选作）四、实验报告 1.实验预习 (1) 熟练掌握组合逻辑电路的一般设计步骤； (2) 了解74LS00，74LS20，74LS86，74LS138，74LS151的功能表，引脚图和使用注意事项，熟练掌握使用它们实现逻辑函数的方法； (3) 完成实验的预习报告，包括：实验目的、试验设备、布置的实验内容及步骤、原始数据记录表格及设计电路。 2. 实验及数据处理 (1) 根据布置的实验内容认真完成实验中的各项任务，仔细观察实验中的各种现象并加以分析； (2) 完成真值表，记录实验数据并进行分析。 3. 思考题 (1) 3-8线译码器74LS138在正常工作状态下，输入011 ABC 时，哪一个译码输出端为有效电平？由此说明A、B、C中哪一个为高位输入端？ (2) 若用74LS138译码器实现数据分配器，应选择74LS138的哪个引脚作为数据分配器的数据输入端？ 4.实验的注意事项及主要经验教训

第20章习题2-门电路和组合逻辑电路

20章组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题十二、[共8分]两个输入端的与门、或门和与非门的输入波形如图 12 所示，试画出其输出信号的波形。解：设与门的输出为F 1，或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？答案与非门当反相器使用时，把多余输入端接高电平或非门当反相器使用时，把多余输入端接低电平 A B F 1F 2F 3 (a) (b)

异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽，有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。答案二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算：、和。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。 20-0008、将2004个“1”异或起来得到的结果是（）。 20-0009、是8421BCD 码的是（）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （）。 A 、A B B 、AB C 、B A + D 、A+B

3组合逻辑电路习题解答

自我检测题 1．组合逻辑电路任何时刻的输出信号.与该时刻的输入信号有关 .与以前的输入信号无关。 2．在组合逻辑电路中.当输入信号改变状态时.输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I .输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时.输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时.当输入A 2A 1A 0=001时.输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器.输入信号为两个要比较的一位二进制数.用A 、B 表示.输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B ).则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加.并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√.× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险.以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时.输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时.处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中.若输入有4位代码.则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0.当A ＞B 时输出F =1.则F 表达式是。

数电练习_组合逻辑电路知识分享

数电练习2013_组合逻辑电路

一、填空题 1.分析组合逻辑电路的步骤为：（1）；（2）；（3）；（4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。 2.在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。因此，在电路结构上一般由组合而成。 3.十六进制数（F6.A）的等值八进制数是（），等值二进制数是（），十进制数（56）的8421BCD编码是（），等值二进制数是（）。 4. 实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位位的加法器称为________；将低位来的进位位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为________。 5.在下图所示的卡诺图中，函数 F至少用个与非门实现。设输入原、反变量都提供。

6. 已知某组合电路的输入A、B、C、D及输出F的波形如图所示，则F对A、 B、C、D的最简与或表达式为F＝。参考答案： 1. （1）由逻辑图写出个输出端逻辑表达式；（2）化简和变换各逻辑表达式；（3）列出真值表 2. 组合逻辑电路门电路 3. 366.5 / 11110110.1010 / 01010110 / 111000 4. 半加器全加器 5. 3个 6.C B + C A+ D C 二、选择题 1.图（a）-（c）的三幅波形图中，正确表达了脉冲信号的宽度是（） 2. 下列逻辑代数运算错误的是（）

A. A 00=? B. A +1=A C. A A =?1 D. A +0=A 3.下列函数中等于A 的是（） A. A +1 B. A A + C. AB A + D. A （A +B ） 4. 由开关组成的逻辑电路如图所示，设开关接通为“1”，断开为“0”，电灯亮为“1”，电灯L 暗为“0”，则该电路为（） A. “与”门 B. “或”门 C. “非”门 D. 以上各项都不是 5.若把某一全加器的进位输出接至另一全加器的进位输入，则可构成（） A. 二位并行进位的全加器 B. 二位串行进位的全加器 C. 一位串行进位的全加器 D. 以上各项都不是 6. 逻辑电路的真值表如下所示，由此可写出其逻辑函数表达式为（）。 A. C AB C B A C B A F ++= B. C B B A F += C. C B C B A F += D. AC B F += A B C F A B C F 0 1 1 1

实验三组合逻辑电路multisim仿真设计

实验四组合逻辑电路Multisim仿真设计一、实验目的 1、掌握组合逻辑电路的特点 2、利用逻辑转换仪对组合逻辑电路进行分析与设计二、实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时候的输出仅仅取决于同一时刻的输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过程，其步骤如下：组合逻辑电路→推导→逻辑表达式→化简→最简表达式→列表→真值表→分析→确定电路功能。根据要求求解电路，是设计组合逻辑电路的过程，其步骤如下：问题提出→分析→真值表→归纳→逻辑表达式→化简变换→逻辑图。逻辑转换仪是Multisim中常用的数字逻辑电路分析和设计仪器。三、仿真例题 1、利用逻辑转换仪对已知逻辑电路进行分析电路图如下：图待分析逻辑电路分析结果如下：

图逻辑分析仪输出结果四、思考题 1、设计一个四人表决电路，即如果3人或3人以上同意，则通过；否则被否决。用与非门实现。解：用ABCD 分别表示四人的表决结果，1表示同意，0表示不同意。则利用逻辑分析仪可以输入如下真值表，并得到如下表达式： L=ACD+ABD+ABC+BCD 图逻辑分析仪得到的真值表和表达式得到如下电路图： A B C 14 11 13 1 12 3 210 9 68754图利用逻辑分析仪得到的与非门设计的表决电路 2、利用逻辑转换仪对下图所示电路进行分析。

XLC1 A B U1A 74LS04D U1B 74LS04D U1C 74LS04D U2A 74LS00D U2B 74LS00D 2 U3A 74LS10D U3B 74LS10D 1 4 3 6 5 7 8 9 10 图待分析的逻辑电路解：通过逻辑分析仪可以得到如下结果：图逻辑分析仪输出结果得到逻辑表达式为：L AC BC ABC =++

2020年技能高考电气类《数字电路基础知识》试题含答案

2020年技能高考电气类《数字电路基础知识》试题含答案武船,技能高考,电气类,题库,含答案,中职,试卷,章节《数字电路基础知识》试题时间:60分钟总分:分班级:班命题人: 一、判断题 1. 与模拟信号相比 , 数字信号的特点是不连续的,间断的。 (正确) 2. 在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。 (正确) 3. 数字电路是以二值数字逻辑为基础的,其工作信号是离散的数字信号,电路中的电子晶体管工作于放大状态。 (错误) 4. 逻辑函数是数字电路的特点及描述工具,输入、输出量是高、低电平,可以用二元常量 (0, 1) 来表示,输入量和输出量之间的关系是一种逻辑上的因果关系。 (正确) 5. 数字电路主要研究对象是电路的输出与输入之间的逻辑关系,数字电路和模拟电路采用的分析方法一样。(错误) 6. 以二进制作为基础的数字逻辑电路,可靠性较强。电源电压的小的波动对其没有影响, 温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 (正确) 7. 由于数字电路中的器件主要工作在开关状态,因而采用的分析工具主要是逻辑代数, 用功能表、真值表、逻辑表达式、波形图等来表达电路的主要功能。 (正确)

8. 数字电路的研究方法是逻辑分析和逻辑设计,所需要的工具是普通代数。 (错误) 9. 数字电路稳定性好,不像模拟电路那样易受噪声的干扰。 (正确) 10. 在数字电路中,稳态时三极管一般工作在截止或放大状态。 (错误) 11. TTL门电路输入端悬空时,应视为输入高电平。 (正确) 12. 二进制数的进位关系是逢二进一,所以逻辑电路中有 1 1=10。 (正确) 13. 在逻辑变量的取值中,只有“1”与“ 0”两种状态。 (正确) 14. 在逻辑变量的取值中,无法比较1与 0的大小。 (正确) 15. 数字电路中输出只有两种状态:高电平 1和低电平 0。 (正确) 16. 在逻辑代数中,因为 A AB=A,所以 AB=0。 (错误) 将 2018个“ 1”与非得到的结果是 1。 (错误) 18. 在数字电路中,二输入“与”逻辑关系的逻辑函数表达式为 Y=A·B 。 (正确) 19. 在数字电路中,二输入“或”逻辑关系的逻辑函数表达式为 Y=A-B。 (错误) 20. 与非门逻辑功能为:输入只要有低电平,输出就为高电平。 (正确) 21. 与门逻辑功能为:输入都是低电平,输出才为高电平。 (错误) 22. 在基本逻辑运算中,与、或、非三种运算是最本质的,其他逻辑运算是其中两种或三种的组合。 (正确) 23. 在逻辑代数中, A AB=A B成立。 (错误)

3组合逻辑电路习题解答

3组合逻辑电路习题解答 0 （有些题答案错了）自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲

3组合逻辑电路习题解答知识分享

实验3-组合逻辑电路数据选择器实验

3组合逻辑电路习题解答

组合逻辑电路基础知识、分析方法

数电实验报告 实验二 组合逻辑电路的设计

实验三 组合逻辑电路

实验三 组合逻辑电路的设计(一)

习题1-门电路和组合逻辑电路

实验三 组合逻辑电路教学文案

实验一组合逻辑电路设计

第3章组合逻辑电路1

门电路和组合逻辑电路

实验一组合逻辑电路设计

实验3 组合逻辑电路

第20章习题2-门电路和组合逻辑电路

3组合逻辑电路习题解答

数电练习_组合逻辑电路知识分享

实验三组合逻辑电路multisim仿真设计

2020年技能高考电气类《数字电路基础知识》试题含答案

3组合逻辑电路习题解答

数电实验报告实验二组合逻辑电路的设计

实验三组合逻辑电路

实验三组合逻辑电路的设计(一)

实验三组合逻辑电路教学文案