第三章 存储系统

存储系统

一、选择

1、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其

可寻址的单元数是

2、若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输

率是

3、设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元

个数是

4、在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache

的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为

5、某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引

脚的最小数目为

6、某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接

地端外，该芯片的引脚的最少数目为

7、某存储器容量为32K×16位，则（）

8、A.地址线为16根，数据线为32根

B. 地址线为32根，数据线为16根

C.址线线为15根，数据线为16根

D. 地址线为15根，数据线为32根

9、若RAM中每个存储单元为16位，则下面所述正确的是（）

A.地址线也是16根

B.地址线与16无关

C.地址线与16有关

D.地址线不得少于16根

10、下面有关DRAM和SRAM存储芯片的叙述，通常情况下，错误的是（）

A.DRAM芯片的集成度比SRAM高

B.DRAM芯片的成本比SRAM高

C.DRAM芯片的速度比SRAM快

D.DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

11、某SARM芯片，其存储容量为512×8位，包括电源端和接电线，该芯片

引出线的数目应为

12、在存储器芯片中，地址译码采用双译码方式是为了

13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。

14、若存储周期为250ns，每次读出16位，则该存储器的数据传输率为

15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制

数12345678H的存储自己顺序按地址由小到大依次是

16、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻

址的单元数是

17、某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围

是0到

18、某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址

范围是

19、某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范

围是

20、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址得

21、某计算机字长为32位，存储器容量为256KB，CPU按字寻址，其可寻址

的单元数是

22、4个16K×8位的存储芯片，可设计为容量的存储器。

23、16片2K×4位的存储器可以设计为存储容量的16位存储器。

24、设CPU的地址总线有24根，数据总线有32根，用512K×8位的RAM芯

片构成该机的主存储器，则该机主存最多需要

片这样的存储芯片。

25、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字

节编址，现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规则的ROM芯片数和RAM芯片数分别是

26、某计算机存储器按字节编址，主存地址空间大小为64KB，现用4M×8位

的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的尾数至少是

27、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，

则在字方向上和位方向上分别扩展了倍。

28、一个存储器，其地址为14位，每个存储单元长度为8位，若用1K×4位

的SRAM芯片来组成该存储器，则需要片芯片，选择芯片需要位地址。

29、地址线为A15~A0（低），若用16K×1存储芯片构成64KB存储器则应由地

址码译码产生片选信号。

30、80386DX是32位系统，当在该系统中用8KB的存储芯片构造32KB的存

储体时，应完成存储器的设计。

31、设CPU地址线有24根，数据线有32根，用512K×8位的RAM芯片构成

该机的主存储器，则该机主存最多需要片这样的存储芯片。

32、地址总线为A0（高位）~A15（低位），用4K×4位的存储芯片组成16KB

存储器，则产生片选信号的译码器的输入地址应该是

33、若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，

该内存区域用4片存储芯片构成，则构成该内存所用的存储器芯片的容量是

34、内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16K×8位

芯片构成该内存，至少需要的芯片数是

35、若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在

存储器中的首地址和末地址分别为

36、如图所示，若低位地址（A0~A11）接在内存芯片地址引脚上，高位地址

（A12~A19）进行片选移码（其中，A14和A16没有参加译码），且片选信号低电平有效，则对下图所示的译码电路，不属于此译码空间的地址是（）

A.AB00H~ABFFFH

B.BB000H~BBFFFH

C.EF000H~EFFFFH

D.FE00H~FEFFFH

37、某机器采用四体低位交叉存储器，现分别执行下述操作：①读取6个连

续的地址单元中存放的存储字，重复80次；②读取8个连续地址单元中

38、在高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储

系统的容量为

39、某虚拟存储器系统采用页式内存管理，试用LRU页面替换算法，考虑下

面的页面访问地址流（每次访问在一个时间单位中完成）：

1 8 1 7 8

2 7 2 1 8

3 8 2 1 3 1 7 1 3 7

假定内存容量为4个页面，开始时是空的，则页面失效率是

40、某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与

Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是

41、某存储系统中，主存容量是Cache的4096倍，Cache被分为64个块，当

主存地址和Cache地址采用直接映像方式，地址映射表的大小应为

（假设不考虑一致维护和替换算法位）

42、有效容量为128KB的Cache，每块16字节，采用8路组相联，字节地址

为1234567H的单元调入该Cache，则其Tag应为

43、有一主存—Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，

每字块有8个字，每字32位，采用直接地址映射方式，若主存地址为35301H，且CPU访问Cache命中，则在Cache的第（十进制表示）字块中（Cache 起始字块为第0块）。

44、若由高速缓存、主存、硬盘构成的三级存储体系，则CPU访问该存储系

统时发送的地址为

45、为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有良好

的

46、在虚拟存储器中，当程序正在执行时，由完成地址映射。

47、采用虚拟存储系统的主要目的是

48、一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周

期为200ns，在以下说法中，是正确的。

A. 在200ns内，存储器能向CPU提供256位二进制信息

B. 在200ns内，存储器能向CPU提供128位二进制信息

C. 在50ns内，每个模块能向CPU提供32位二进制信息

D.都不对

49、采用四体并行低位交叉存储器，每个模块的容量满足32K×16位，存取

周期为400ns，在以下说法中，是正确的。

A. 在0.1μs内，存储器能向CPU提供26位二进制信息

B. 在0.1μs内，存储器能向CPU提供16位二进制信息

C. 在0.4μs内，存储器能向CPU提供26位二进制信息

D.都不对

50、如果一个高速缓存系统中，主存容量为12MB，Cache的容量为400KB，

则该存储系统的总容量为。

A.12MB+400KB

B.12MB

C.400KB

D.12MB-400KB

51、组相联映像和全相联映像通常适合于。

52、某32位计算机的Cache容量为16KB，若主存与Cache地址映射采用直接

映射方式，则主存地址0x1234E8F8的单元装入Cache的地址是

53、设有一个主存—Cache层次的存储器，其主存容量为1MB，Cache容量为

16KB，每字块有8个字，每字32位，采用直接映射方式。若主存地址为35301H，且CPU访问Cache命中，设Cache起始字块编号为0，则该主存

54、设有一个主存—Cache层次的存储器，假设Cache和主存不能同时访问。

Cache的存取周期为10ns，主存的存取周期为50ns。在CPU执行一段程序时，Cache完成存取的次数4800次，主存完成的存取次数为200次，该Cache—主存系统的效率是。

55、设有一个主存—Cache层次的存储器，假设Cache的存取周期为100ns，

主存的存取时间为1000ns，如果希望有效平均存取时间不超过Cache存取时间的15%，则Cache的命中率至少是。

56、若由高速缓存、主存、硬盘构成三级存储体系，则CPU访问该存储系统

时发送的地址为。

57、假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址一次为0、4、8、2、0、6、8、6、4、8时，命中Cache的此时是。（2012真题）

二、综合应用题

1、有一个16K×16位的存储器，由1K×4位的动态SRAM芯片构成（芯

片内是64×64结构），问：

1）总共需要多少RAM？

2）采用异步刷新方式，如果单元刷新间隔不超过2ms，则刷新信号周期是多少？

3）若采用集中刷新方式，存储器刷新一遍最少用多少个读/写周期？

2、某16K×1位的DRAM存储芯片的读/写周期T m=0.1μs，如果芯片的最

大刷新间隔不允许超过2ms（1ms=103μs），否则可能丢失信息。问：1）刷新周期是多少？将DRAM存储芯片刷新一遍需要多少个刷新周期？

2）若采用分散刷新方式，则刷新信号周期是多少？

3）若采用集中刷新方式，则将DRAM芯片刷新一遍需要多少时间？不能提供读写服务的百分比是多少？

3、假设存储芯片容量为mK×n位，回答以下问题：

1）采用位扩展，组成mK×N位的存储器，需要多少存储芯片？简述连线规则。

2）采用字扩展，组成MK×n位的存储器，需要多少存储芯片？简述连线规则。

3）采用字、位扩展，组成MK×N位的存储器，需要多少存储芯片？简述连线规则。

4、设CPU的地址总线16根（A15~A0，A0为低位），双向数据总线8根（D7~D0），

控制总线中与主存有关的信号有MREQ（访存控制信号，低电平有效），WE（高电平为读命令，低电平为写命令）。主存地址空间分配如下（均按字节编址）：

0000H~3FFFH为系统程序区，由只读存储芯片组成；

4000H~4FFFH为系统程序工作区，由SRAM组成；

6000H~9FFFH为用户程序区，也由SRAM组成。

现有如下存储芯片若干：

EPROM，8K×8位（控制端仅有CS）

SRAM,16K×1位，2K×8位，4K×8位，8K×8位

请从上述芯片值选择适当芯片设计该计算机主存储器。另外可选用门电路和3/8译码器。

5、设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号，

用WE作为读/写控制信号（高电平为读，低电平为写）。现有以下存储芯片：1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及3/8译码器和各种门电路。要求设计2KB的系统程序区，地址范围为6000H~67FFH，2KB的用户程序区，地址范围6800H~6BFFH，给出CPU与存储器的连接图。

6、主存储器的地址寄存器和数据寄存器个子的作用是什么？设有一个1MB

容量的存储器，字长为32位，问：

1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？

7、如表所示的个存储器方案中，哪些是合理的？哪些不合理？对那些不合理

8、用64K×1位的DRAM芯片组成512K×16位的半导体读写寄存器，则其数

据寄存器为多少位？字选地址线宽至少应为多少位？共需要芯片多少片？

9、某主机存储器有16位地址，每个存储单元有占8位。回答以下问题：1）如果用1K×4位的RAM芯片构成该存储器，需要多少片芯片？

2）该存储器能存放多少字节的信息？

3）片选逻辑需要多少位地址？

10、用64K位的DRAM芯片构成256×8位的存储器，假定芯片内部只有一个

位平面。回答以下问题：

1）计算所需芯片数；

2）采用异步刷新方式，如果每单元刷新间隔不超过2ms，则刷新信号周期是多少？

3）如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？

11、用若干个容量为L×K的DRAM芯片，构成容量为M×N的存储器。回答

以下问题：

1）需要多少块存储芯片？

2）存储器共有多少个片选信号。如何来实现？需要几位译码器

3）若采用自动刷新模式，刷新计数器的最大值是多少？

12、某机器字长为8位，试用以下所给芯片设计一个容量为10KB的存储器，

其中RAM为高8KB，ROM为低2KB，最低地址为0.选用的RAM芯片类型为4K×8位，ROM芯片类型为2K×4位。回答一下问题：

1）RAM和ROM的地址范围分别是多少？

2）每种芯片各需多少片？

3）存储器的地址线、数据线各为多少根？

4）画出存储器的结构图及与CPU连接的示意图。

13、设有32片256K×1位的SRAM芯片。回答以下问题：

1）采用位扩展方法可以构成多大容量的存储器？

2）如果采用32位的字编址方式，该存储器需要多少地址线？

3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。

14、设有若干片256K×8位的SRAM芯片，回答以下问题：

1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？

2）该存储器需要多少地址线？

3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ、WE。

3

17、用8K×4位的芯片组成16K×8位的存储器，RD、WR分别为系统提供的

读写信号线，请画出该存储器逻辑图，并标明每块芯片的地址范围。

18、某机主存空间为64KB，I/O空间与主存单元统一编址，I/O空间占用1KB，

范围为FC00H~FFFFH。可选用8K×8位和1K×8位两种SRAM芯片构成主存储器。RD和WR分别为系统提供的读写信号线。画出该存储器逻辑图，并标明每块芯片的地址范围。

19、用16K×1位的动态RAM芯片构成62K×8位的存储器，要求：

1）画出该存储器的组成逻辑框图；

2）设存储器的读写周期均为0.5μs，CPU在1μs内至少要访问内存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

20、用16K×8位的DRAM芯片构成64K×32位的存储器，要求：

1）画出该存储器的组成逻辑框图；

2）设存储器读写周期为0.5μs，CPU在1μs内至少要访问内存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？

21、某个两级存储系统的平均访问时间为12ns，该存储系统中顶层存储器的命中率为90%，访问时间是5ns，问：该存储器系统中底层存储器的访问时间是多少？（假设采用同时访问两层存储器的方式）？

22、CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。设主存与Cache同时访问，试问：

1）Cache/主存系统的效率。2）平均访问时间。

23、在显示配置器中，用于存放显示信息的存储器称为刷新存储器，它的重要性能指标是带宽。具体工作中，显示适配器的多个功能部分要争用刷新存储器的带宽。设总带宽50%用于刷新屏幕，保留50%带宽用于其他刷新功能，且采用分辨率为1024×768像素，颜色深度为3B，刷新频率为72Hz的工作方式。

1）计算刷新存储器的总带宽；

2）为达到这样高的刷新存储器带宽，应采取何种技术措施？

24、一个1K×4为的动态RAM芯片，若其内部结构排列成64×64形式，且存取周期为0.1μs。

1）若采用分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少？

2）若采用集中刷新，则对该存储芯片刷新一遍需多少时间？死时间率是多

25，用一个512KB×8位的Flash存储芯片组成一个4M×32位的半导体只读存储器，存储器按字编址，试回答以下问题：

1）该存储器的数据线和地址线数分别是多少？

2）共需要几片这样的存储芯片？

3）说明每根地址线的作用

26、一个四体并行交叉存储器，每块容量是64K×32位，存取周期为200ns，

问：

1）在一个存取周期中，存储器能向CPU提供多少位二进制信息？

2）若存取周期为400ns，则在0.1μs内每个存储体可向CPU提供32位二进制信息，这说法正确否？为什么？

27、某个Cache的容量大小为64KB，行长为128M，且是四路组相联Cache，

主存使用32位地址，按字节编址。则：

1）该Cache共有多少行？

2）该Cache的标记阵列中需要有多少标记项？每个标记项中标记位长度是多少？

3）该Cache采用LRU替换算法，若该Cache为写直达式Cache时，标记阵列中总共需要多大的存储容量？写回式又该如何？（提示：四路组相联Cache 使用LRU算法的替换算法控制位为2位）

28、某一个计算机系统采用虚拟页式存储管理方式，当前在处理机上执行的

某一个进程的页表如下图，所有的数字均为十进制，每一项的起始编号是

1）将下列逻辑地址转换为物理地址，写出计算过程，对不能计算的说明为什么？

2）假设程序要访问第二页，页面置换算法为改进的Clock算法，请问该淘汰哪页？页表如何修改？上述地址的转化结果是否改变？变成多少？

29、一个两级存储器系统有8个磁盘上的虚拟页面需要映像到主存中的4个

页中。某程序生成以下访存页面序列：1，0，2，2，1，7，6，7，0，1，2，0，3，0，4，5，1，5，2，4，5，6，7，6，7，2，4，2，7，3。采用LRU替换策略，设初始时主存为空。

1）画出每个页号访问请求之后存放在主存中的位置；

2）计算主存的命中率。

30、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交

叉方式组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。求顺序存储器和交叉存储器的带宽各是多少？

31、设有8个模块组成的八体存储结构，每个模块的存取周期为400ns，存储

字长为32位。数据总线宽度为32位，总线传输周期为50ns，求顺序存储（高位交叉）和交叉存储（低位交叉）的存储带宽。

32、若低位交叉的8体并行主存按字节编址，每个模块的读写宽度为两个字

节，请图示8体交叉并行主存的编址情况，若每个模块的读写周期均为250ns，求8体交叉并行主存的带宽。若读操作所涉及的8个单元地址为下列两种情况，试分别计算这两种情况时8体交叉并行主存的实际带宽。

1）8880H，8881H，8882H，8883H，8884H，8885H，8886H，8887H

2）8880H，8884H，8888H，888CH，8890H，8894H，8898H，889CH

33、有一个整数型数组a[16]，存储在4体交叉的存储器中的存储位置如图

所示，CPU每隔1/4存储周期启动一个访问操作，问依次完成这16个字需要多少个存储周期？

34、假设Cache中有4个块，采用全相联映射方式和LRU替换算法。程序

访存的块流地址流为1、5、7、1、B、3、7、1、B、1、4、B。问Cache 命中多少次1。

35、CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成的

存取次数为200次。已知Cache的存取周期t c为40ns，主存的存取周期为t m为160ns，分别求（当Cache不命中时才启动主存）：

1）Cache的命中率h；

2）平均访问时间；

3）Cache—主存访问系统的访问效率e。

36、已知Cache命中率h=0.98，主存比Cache慢4倍，已知主存存取周期

为200ns，求Cache—主存刺探的效率和平均访问时间。

37、已知Cache—主存系统效率为85%，平均访问时间为60ns，Cache比

主存快4倍，求主存存储器周期是多少？Cache命中率是多少？

38、假设机器周期为10ns，Cache的访问时间为1个周期，主存访问时间

是20个周期，回答以下问题：

1）设命中率为95%，求平均访问时间；

2）如果Cache容量增加一倍而使命中率提高到97%，然而因此使机器周期延长到12ns，这样的改动方案是否值得采取？

第四章存储器管理23答案)

第四章存储器管理23答案） 第四章存储器管理 学号姓名 一、单项选择题 存储管理的目的是（方便用户和提高内存利用率）。 外存（如磁盘）上存放的程序和数据（必须在CPU访问之前移入内存）。 当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（目标程序） 4、可由CPU调用执行的程序所对应的地址空间为（物理地址空间）。 5、经过（动态重定位），目标程序可以不经过任何改动而装入物理内存单元。 6、若处理器有32位地址，则它的虚拟地址空间为（4GB ）字节。 7、分区管理要求对每一个作业都分配（地址连续）的内存单元。 8、（对换技术）是指将作业不需要或暂时不需要的部分移到外存，让岀内存空间以调入其他所需数据。 9、虚拟存储技术是（补充相对地址空间的技术）。 10、虚拟存储技术与（分区管理）不能配合使用。 11、以下存储管理技术中，支持虚拟存储器的技术是（对换技术）。 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（缺页中断）。 13、在分段管理中，（以段为单位分配，每段是一个连续存储区）。 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（用分段方法来分配 和管理用户地址空间，用分页方法来管理物理存储空间）。 15、段页式管理每取一次数据，要访问（3）次内存。 16、碎片现象的存在使得（内存空间利用率降低）。 下列（段页式管理）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。系统抖动是指（刚被调岀的页面又立刻被调入所形成的频繁调入调岀现象）。 在请求分页系统中，LRU算法是指（近期最长时间以来没被访问的页先淘汰）。 为了实现存储保护，对共享区域中的信息（只可读，不可修改）。 21、单一连续存储管理时，若作业地址空间大于用户空间，可用（覆盖技术）把不同时工作的段轮流装入主存区执行。 动态重定位是在作业的（执行过程）中进行的。

第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的

第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷

新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)

操作系统第四章 存储器管理-答案

第四章存储器管理 学号姓名 一、单项选择题 1、存储管理的目的是（）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、外存（如磁盘）上存放的程序和数据（）。 A．可由CPU直接访问B．必须在CPU访问之前移入内存C．是必须由文件系统管理的D．必须由进程调度程序管理 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、经过（），目标程序可以不经过任何改动而装入物理内存单元。 A.静态重定位 B.动态重定位 C.编译或汇编 D.存储扩充 6、若处理器有32位地址，则它的虚拟地址空间为（）字节。 A.2GB B.4GB C.100KB D.640KB 7、分区管理要求对每一个作业都分配（）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 8、（）是指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。 A.覆盖技术 B.对换技术 C.虚拟技术 D.物理扩充 9、虚拟存储技术是（）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟存储技术与（）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理 11、以下存储管理技术中，支持虚拟存储器的技术是（）。 A．动态分区法B．可重定位分区法C．请求分页技术D．对换技术 12、在请求页式存储管理中，若所需页面不在内存中，则会引起（）。 A.输入输出中断 B. 时钟中断 C.越界中断 D. 缺页中断 13、在分段管理中，（）。 A.以段为单位分配，每段是一个连续存储区 B 段与段之间必定不连续 C 段与段之间必定连续每段是等长的 14、段页式存储管理汲取了页式管理和段式管理的长处，其实现原理结合了页式和段式管理的基本思想，即（）。 A、用分段方法来分配和管理物理存储空间，用分页方法来管理用户地址空间。 B、用分段方法来分配和管理用户地址空间，用分页方法来管理物理存储空间。 C、用分段方法来分配和管理主存空间，用分页方法来管理辅存空间。 D、用分段方法来分配和管理辅存空间，用分页方法来管理主存空间。 15、段页式管理每取一次数据，要访问（）次内存。 A.1 B.2 C.3 D.4 16、碎片现象的存在使得（）。 A.内存空间利用率降低 B. 内存空间利用率提高 C. 内存空间利用率得以改善 D. 内存空间利用率不影响 17、下列（）存储管理方式能使存储碎片尽可能少，而且使内存利用率较高。 A.固定分区 B.可变分区 C.分页管理 D.段页式管理 18、系统抖动是指（）。 A.使用机器时，千万屏幕闪烁的现象 B 刚被调出的页面又立刻被调入所形成的频繁调入调出现象 C 系统盘不净，千万系统不稳定的现象 D 由于内存分配不当，偶然造成内存不够的现象 19、在请求分页系统中，LRU算法是指（）。 A.最早进入内存的页先淘汰 B 近期最长时间以来没被访问的页先淘汰 C 近期被访问次数最少的页先淘汰 D 以后再也不用的页先淘汰

第3章习题--存储系统

第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题

第四章 存储器系统习题

4.2半导体存储器 4.2.1填空题 1．计算机中的存储器是用来存放__①___的，随机访问存储器的访问速度与___②___无关。答案：①程序和数据②存储位置 2．对存储器的访问包括______和________两类。 答案：①读②写 3．计算机系统中的存储器分为__①___和___②____。在CPU执行程序时，必须将指令存在____③____中。 答案：①内存②外存③内存 4．主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案：①存储容量②存取时间 5．存储器中用①来区分不同的存储单元，1GB=②KB。 答案：①地址②1024X1024(或220) 6．半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案：①静态存储器(SRAM) ②动态存储器(DRAM) 7．RAM的访问时间与存储单元的物理位置①，任何存储单元的内容都能被② 答案：①无关②随机访问 8．存储揣芯片由①、②、地址译码和控制电路等组成。 答案：①存储体②读写电路 9．地址译码分为①方式和②方式。 答案：①单译码②双译码 10．双译码方式采用①个地址译码器，分别产生②和③信号。 答案：①两②行选通③列选通 11．若RAM芯片内有1024个单元，用单译码方式，地址译码器将有①条输出线；用双译码方式，地址译码器有②条输出线。 答案：①1024 ②64 12．静态存储单元是由晶体管构成的①，保证记忆单元始终处于稳定状态，存储的信息不需要②。 答案：①双稳态电路②刷新(或恢复) 13．存储器芯片并联的目的是为了①，串联的目的是为了②。 答案：①位扩展②字节单元扩展 14．计算机的主存容量与①有关，其容量为②。 答案：①计算机地址总线的根数②2地址线数 15．要组成容量为4MX8位的存储器，需要①片4MXl位的存储器芯片并联，或者需要②片1MX3的存储器芯片串联。 答案：①8 ②4 16．内存储器容量为256K时，若首地址为00000H，那么末地址的十六进制表示是 答案：3FFFFH 17．主存储器一般采用①存储器件，它与外存比较存取速度②、成本③。 答案：①半导体②快③高 18．三级存储器系统是指______这三级： 答案：高缓、内存、外存

计算机组成原理习题 第三章存储系统

第三章习题 一、填空题： 1.广泛使用的A.______和B.______都是半导体随机读写存储器。前者速度比后者 C.______，集成度不如后者高。 2.CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。 3.广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。它们断电后都不能保存信息。 4.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 5.Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。 6.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 7.半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。 8.主存储器的性能指标主要是存储容量，A.______和B.______。 9.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 10.存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 11.广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是 C.______。 12.对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。 13.虚拟存贮器通常由主存和A______两级存贮系统组成。为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。 14.多个用户共享主存时，系统应提供A______。通常采用的方法是B______保护和C______保护，并用硬件来实现。 15.由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 16.相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。在这两种应用中，都需要D.______查找。 17.DRAM存储器的刷新一般有A.___,B.___,C.___三种方式。 18.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 19.主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中______方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说

操作系统课后习题答案第四章存储器管理习题.doc

第四章存储器管理 1．在存储管理中，采用覆盖和交换技术的目的是 A．节省内存空间B．物理上扩充内存容量C．提高CPU效率D．实现内存共享 2．采用不会产生内部碎片 A．分页式存储管理B．分段式存储管理 C．固定分区式存储管理D．段页式存储管理 3．某虚拟存储器系统采用页式内存管理，使用LRU页面替换算法，考虑下面的页面地址访问流： 1，8，1，7，8，2，7，2，1，8，3，8，2，1，3，1，7，1，3 假定内存容量为4个页面，开始时是空的，则缺页中断的次数A．4 B．5 C．6 D．7 4．最佳适应算法的空闲块链表是 A．按大小递减顺序连在一起B．按大小递增顺序连在一起C．按地址由小到大排列D．按地址由大到小排列5．在可变分区存储管理中的紧凑技术可以 A．集中空闲区B．增加内存容量 C．缩短访问周期D．加速地址转换 6．在固定分区分配中，每个分区的大小是 A．相同B．随作业长度变化 C．可以不同但预先固定D．可以不同但根据作业长度固定7．实现虚拟存储管理的目的是

A．实现存储保护B．实现程序浮动 C．扩充辅存容量D．扩充内存容量 8．采用分段存储管理的系统中，若地址是24位表示，其中8位表示段号，则允许每段的最大长度是 A．224B．216C．28 D．232 9．把作业地址空间使用的逻辑地址变成内存的物理地址称为A．加载B．重定位C．物理化D．逻辑化10．在段页式存储管理系统中，内存等分成程序按逻辑模块划分成若干 A．块B．基址C．分区D．段E．页号F．段长11．虚拟存储管理系统的基础是程序的理论 A．局部性B．全局性C．动态性D．虚拟性12．以下存储管理方式中，不适用于多道程序设计系统的是A．单用户连续分配B．固定式分区分配 C．可变式分区分配D．页式存储管理 13．在可变分区分配方案中，某一道作业完成后，系统收回其在内存空间并与相邻空闲区合并，为此需修改空闲区表，造成空闲区数减1的情况是 A．无上邻空闲区也无下邻空闲区 B．有上邻空闲区但无下邻空闲区 C．无上邻空闲区但有下邻空闲区 D．有上邻空闲区也有下邻空闲区

(完整版)第五章存储器习题

第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。

第四章 主存储器习题

第四章主存储器习题 一、选择题：将正确的答案序号填在横线上 1．存储器是计算机系统的记忆设备，它主要用来存放 _____。 A．数据 B．程序 C．微程序 D．程序和数据 2．若存储器的存储周期250ns，每次读出16位，则该存储器的数据传送率为 _ _。 A. 4×106B/秒 B．4MB/秒 C．8×106B/秒D．8Mb/秒 3．按字节编址的存储器中，每个编址单元中存放______信息。 A．1位 B．8位 C．16位 D．64位 4．和外存储器相比，内存储器的特点是_____。 A. 容量大、速度快、成本低 B．容量大、速度慢、成本高 C．容量小、速度快、成本高 D．容量小、速度快、成本低 5．下列存储器中，属于非易失性存储器的是______。 A．RAM B．静态存储器 C．动态存储器 D．ROM 6．下列部件中存取速度最快的是______。 A．寄存器B．Cache C．内存D．外存 7. EPROM是指______。 A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器 D．电擦除可编程只读存储器 8．若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。 A．SRAM B． Cache C． EEPROM D．辅助存储器 9．存储周期是指______。 A．存储器的读出时间 B．存储器进行连续写操作所允许的最短时间间隔 C．存储器的写入时间 D．存储器进行连续读或写操作所允许的最短时间间隔 10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_ ___。 A．4片，13根 B．4片，12根 C．6片，11根 D．4片，16根 11．若SRAM中有 4K个存储单元，采用双译码方式时要求译码输出线为_ _根。 A. 4096 B．64 C．128 D．1024 12.半导体静态存储器SRAM能够存储信息是______。 A．依靠双稳态电路 B．依靠定时刷新 C．依靠读后再生 D．信息不再变化 13．Cache 是指。 A．高速缓冲存储器 B. 主存 C．ROM D. 外部存储器 14．磁盘按盘片的组成材料分为软盘和。 A．磁带 B. 硬盘 C．磁鼓 D. 磁泡 15．磁表面存储器是以作为记录信息的载体。 A．塑料介质 B. 磁介质

第三章存储系统习题参考答案

1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1）每个模块板为1024K×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷=64 (块) (2). 每个模块板内有DRAM芯片数为n: n=(/) ×(64/16)=16 (片) (3) 主存共需DRAM芯片为：16×64=1024 (片) 每个模块板有16片DRAM芯片，容量为1024K×64位，需20根地址线(A19~A0)完成模块 板内存储单元寻址。一共有64块模块板，采用6根高位地址线(A25~A20)，通过 6：64译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器 产生片选信号，逻辑框图如下所示：

第四章 存储器

第四章存储器 （一）选择题 1.和辅存相比，主存的特点是 A.容量小，速度快，成本高 B.容量小，速度快，成本低 C.容量大，速度快，成本高 2.某计算机字长是16位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 64K B. 32 KB C. 32K 3.某计算机字长是16位，它的存储容量是1 MB，按字编址，它的寻址范围是 A. 512K B. 1 M C.512 KB 4.某计算机字长是32位，它的存储容量是64 KB，按字编址，它的寻址范围是 A. 16 KB B. 16K C. 32K 5.某计算机字长是32位，它的存储容量是256 KB，按字编址，它的寻址范围是 A. 128 K B. 64K C. 64 KB 6.某一RAM芯片，其容量为512 x8位，除电源和接地端外，该芯片引出线的最少数目 是 A. 21 B. 17 C. 19 7.若主存每个存储单元存放16位二进制代码，则 A.其地址线为16根 B.其地址线数与16无关 C.其地址线数与16有关 8. EPROM是指 A.只读存储器 B.可编程的只读存储器 C.可擦洗可编程的只读存储器 9.可编程的只读存储器 A.不一定是可改写的 B.一定是可改写的 C.一定是不可改写的 10下述说法中是正确的。 A. EPROM是可改写的，因而也是随机存储器的一种。 B. EPROM是可改写的但它不能作为随机存储器 C. EPROM只能改写一次，故不能作为随机存储器 11.交叉编址的存储器实质是一种存储器，它能执行独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 12.主存和CPU之间增加高速缓冲存储器的目的是 A.解决CPU和主存之间的速度匹配问题 B.扩大主存容量 C.既扩大主存容量，又提高存取速度

(完整版)第三章指令系统

第三章指令系统习题参考答案（三） 1、80C51系列单片机的指令系统有何特点？ 答：80c51的指令系统的特点有：（1）执行时间短。一个机器周期指令有64条，2个时间周期指令有45条，而4个机器周期指令仅有2条（即乘法和除法指令）；（2）指令编码字节少。单字节的指令有49条，双字节的指令有45条，三字节的指令仅有17条；（3）位操作指令丰富。这是80c51单片机面向控制特点的重要保证。 2、80C51单片机有哪几种寻址方式？各寻址方式所对应的寄存器或存储器 空间如何？ 答：（1）寄存器寻址。 对应的寄存器有： ·工作寄存器R0~R7 ·累加器A ·寄存器B ·数据指针DPTR （2）直接寻址。 对应的存储空间有： ·片内RAM低128字节（以地址形式表示） ·SFR(以地址形式或SFR符号形式表示，但符号将转换为相应的SFR 地址) (3)寄存器间接寻址。 对应的空间有： ·片内RAM(采用@R0，@R1或SP)； ·片外RAM（采用@R0，@R1或@DPTR） （4）变址寻址。 对应的空间有： ·ROM空间（采用@A+DPTR,@A+PC） （5）相对寻址。 ·ROM空间（采用JC rel） （6）位寻址。 ·片内RAM的20H~2FH单元的128可寻址位 ·SFR的可寻址位 3、访问特殊功寄存器SFR可以采用哪些寻址方式？ 答：直接寻址、位寻址 4、访问内部RAM单元可以采用哪些寻址方式？ 答：寄存器寻址、直接寻址、寄存器间接寻址 5、访问外部RAM单元可以采用哪些寻址方式？ 答：寄存器间接寻址 6、访问外部程序存储器可以采用哪些寻址方式？ 答：立即寻址、变址寻址、相对寻址 7、为什么说布尔处理功能是80C51单片机的重要特点？ 答：布尔处理功能是MCS-51系列单片机的一个重要特征，在物理结构

第四章习题及答案

第四章存储器管理 1．为什么要配置层次式存储器？ 答：设置多个存储器可以使存储器两端的硬件能并行工作；采用多级存储系统，特别是Cache 技术，是减轻存储器带宽对系统性能影响的最佳结构方案；在微处理机内部设置各种缓冲存储器，减轻对存储器存取的压力。增加CPU中寄存器数量大大缓解对存储器压力。 2．可采用哪几种方式将程序装入内存？它们分别适用于何种场合？ 答：（1）绝对装入方式，只适用于单道程序环境。 （2）可重定位装入方式，适用于多道程序环境。 （3）动态运行时装入方式，用于多道程序环境；不允许程序运行时在内存中移位置。 3．何谓静态链接？何谓装入时动态链接和运行时的动态链接？P120 答：静态链接是指在程序运行前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开的链接方式。 装入时动态链接是指将用户源程序编译后得到的一组目标模块，在装入内存时采用边装入边链接的链接方式。运行时动态链接是指对某些目标模块的链接，是在程序执行中需要该目标模块时，才对它进行的链接。 4．在进行程序链接时，应完成哪些工作？ 答：由链接程序Linker将编译后形成的一组目标模块，以及它们需要的库函数链接在一起，形成一个完整的装入模块Load Module。主要工作是修改程序内的相对地址和修改目标程序中的外部调用标号。 5．在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？ 答：在每个分区的起始部分，设置一些控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部设置一个后向指针，通过前后向链接指针，将所有空闲分区链成一个双向链。当分区分配出去后，把状态位由“0”改为“1”。

操作系统原理-第五章存储管理习题

** 习题 ** 选择最合适的答案 1．分页存储管理的存储保护是通过( )完成的. A.页表（页表寄存器） B.快表 C.存储键 D.索引动态重定 2．把作业地址空间中使用的逻辑地址变成内存中物理地址称为（）。 A、加载 B、重定位 C、物理化 D、逻辑化 3．在可变分区存储管理中的紧凑技术可以（）。 A.集中空闲区 B.增加主存容量 C.缩短访问时间 D.加速地址转换 4．在存储管理中，采用覆盖与交换技术的目的是( )。 A.减少程序占用的主存空间 B.物理上扩充主存容量 C.提高CPU效率 D.代码在主存中共享 5．存储管理方法中，( )中用户可采用覆盖技术。 A．单一连续区 B. 可变分区存储管理 C．段式存储管理 D. 段页式存储管理 6．把逻辑地址转换成物理地址称为（）。 A.地址分配 B.地址映射 C.地址保护 D.地址越界 7．在内存分配的“最佳适应法”中，空闲块是按（）。 A.始地址从小到大排序 B.始地址从大到小排序 C.块的大小从小到大排序 D.块的大小从大到小排序 8．下面最有可能使得高地址空间成为大的空闲区的分配算法是（）。 A.首次适应法 B.最佳适应法 C.最坏适应法 D.循环首次适应法 9．那么虚拟存储器最大实际容量可能是( ) 。 A.1024K B.1024M C.10G D.10G+1M 10．用空白链记录内存空白块的主要缺点是（）。 A.链指针占用了大量的空间 B.分配空间时可能需要一定的拉链时间 C.不好实现“首次适应法” D.不好实现“最佳适应法” 11．一般而言计算机中（）容量(个数)最多. ** B.RAM C.CPU D.虚拟存储器

第三章存储系统

存储系统 一、选择 1、设机器字长为32位，一个容量为16的存储器，按半字寻址，其可寻址的 单元数是 2、若某存储器存储周期为250，每次读出16位，则该存储器的数据传输率 是 3、设机器字长为64位，存储容量为128，若按字编址，它可寻址的单元个 数是 4、在和主存构成的两级存储体系中，主存与同时访问，的存取时间是100， 主存的存取时间是1000，如果希望有效（平均）存取时间不超过存取时 间的115%，则的命中率至少应为 5、某一芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最 小数目为 6、某一芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外， 该芯片的引脚的最少数目为 7、某存储器容量为32K×16位，则（） 8、A.地址线为16根，数据线为32根 B.地址线为32根，数据线为16根 C.址线线为15根，数据线为16根 D.地址线为15根，数据线为32根 9、若中每个存储单元为16位，则下面所述正确的是（） A.地址线也是16根 B.地址线与16无关 C.地址线与16有关 D.地址线不得少于16根 10、下面有关和存储芯片的叙述，通常情况下，错误的是（） 芯片的集成度比高 芯片的成本比高 芯片的速度比快 芯片工作时需要刷新，芯片工作时不需要刷新 11、某芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线 的数目应为 12、在存储器芯片中，地址译码采用双译码方式是为了 13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。 14、若存储周期为250，每次读出16位，则该存储器的数据传输率为 15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制 数12345678H的存储自己顺序按地址由小到大依次是 16、某计算机字长为32位，存储器容量为16，按半字寻址，其可寻址的单元 数是 17、某计算机字长为32位，存储器容量为4，按字寻址，其寻址范围是0到 18、某计算机字长为16位，存储器容量为256，按字节寻址，其寻址范围是 19、某计算机字长为16位，存储器容量为256，按字寻址，其寻址范围是 20、某计算机字长为16位，存储器容量为64，按字寻址，其可寻址得单元数 是 21、某计算机字长为32 位，存储器容量为

(完整版)第三章存储系统习题参考答

3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1)画出该存储器的组成逻辑框图。 (2)设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 0作为片内地址，用A 15 A 14经2：4译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期 T=2ms，则异步 刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔ ｍａｘ ｔ ｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t

t R＝0.5×128=64(μS) 7．某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有 总线为D 15-D 0，控制信号为R/和 信号控制端。CPU的地址总线为A 15-A 0，数据(读/写)，(访存)，要求： （1）画出地址译码方案。 （2）将ROM与RAM同CPU连接。 解：（1）依题意，主存地址空间分布如右图所示，可选用2片 27128(16K×8位)的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。27128需14位片内地址，而RAM需13位 片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:（2） 9．CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。 解：先求命中率h

第四章 存储器习题

第四章存储器 一、填空题 1. 计算机中的存储器是用来存放的，随机访问存储器的访问速度与无关。√ 2. 主存储器的性能指标主要是、存储周期和存储器带宽。√ 3. 存储器中用来区分不同的存储单元，1GB= KB。√ 4. 半导体存储器分为、、只读存储器（ROM）和相联存储器等。√ 5. 地址译码分为方式和方式。√ 6. 双译码方式采用个地址译码器，分别产生和信号。√ 7. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式，地址译码器有条输出线。√ 8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。√ 9. 存储器芯片并联的目的是为了，串联的目的是为了。 10. 计算机的主存容量与有关，其容量为。 11. 要组成容量为4M×8位的存储器，需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。 12. 内存储器容量为6K时，若首地址为00000H，那么末地址的十六进制表示是。 13 主存储器一般采用存储器件，它与外存比较存取速度、成本。 14 三级存储器系统是指这三级、、。 15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB= 。16一个512KB的存储器，其地址线和数据线的总和是。 17 只读存储器ROM可分为、、和四种。 18 SRAM是；DRAM是；ROM是；EPROM是。 19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。 20半导体动态RAM和静态RAM的主要区别是。 21MOS半导体存储器可分为、两种类型，其中需要刷新。 22 广泛使用的和都是半导体③存储器。前者的速度比后者快，但 不如后者高，它们的共同缺点是断电后保存信息。 23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲。 24 单管动态MOS型半导体存储单元是由一个和一个构成的。 25 动态半导体存储器的刷新一般有、和三种方式。 【答案】①集中式②分散式③异步式 26 动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在，因此需要定期的不断地进行。

操作系统第四章答案汇编

第四章存储器管理 1. 为什么要配置层次式存储器？ 答：这是因为：a.设置多个存储器可以使存储器两端的硬件能并行工作。b.采用多级存储系统，特别是Cache 技术，这是一种减轻存储器带宽对系统性能影响的最佳结构方案。c.在微处理机内部设置各种缓冲存储器，以减轻对存储器存取的压力。增加CPU 中寄存器的数量，也可大大缓解对存储器的压力。 2、可采用哪几种方式将程序装入内存？它们分别适用于何种场合？P119 答：（1）绝对装入方式：绝对装入方式只能将目标模块装入到内存中事先指定的位置。在多道程序环境下，编译程序不可能预知所编译的目标模块应放在内存的何处，困此，绝对装入方式只适用于单道程序环境。 （2）可重定位装入方式：在多道程序环境下，所得到的目标模块的起始地址通常是从0 开始的，程序中的其它地址也都是相对于起始地址计算的。此时应采用可重定位装入方式，根据内存的当前情况，将装入模块装入到内存的适当位置。 （3）动态运行时装入方式：可重定位装入方式可将装入模块装入到内存中任何允许的位置，故可用于多道程序环境；但这种方式并不允许程序运行时在内存中移动位置。 3、何谓静态链接？何谓装入时动太链接和运行时的动态链接？P120 答：1、静态链接：在程序运行之前，先将各目标模块及它们所需的库函数，链接成一个完整的装配模块，以后不再拆开，我们把这种事先进行链接的方式称为静态链接方式.2、装入时动态链接：这是指将用户源程序编译后所得到的一组目标模块，在装入内存时，采用边装入边链接的链接方式。3、运行时动态链接：这是指对某些目标模块的链接，是在程序执行中需要该（目标）模块时，才对它进行的链接。 4、在进行程序链接时，应完成哪些工作？p120 答：静态链接、装入时动态链接、运行时动态链接； 5、在动态分区分配方式中，应如何将各空闲分区链接成空闲分区链？P123 答：为了实现对空闲分区的分配和链接，在每个分区的起始部分，设置一些用于控制分区分配的信息，以及用于链接各分区所用的前向指针；在分区尾部则设置一后向指针，通过前、后向链接指针，可将所有的空闲分区链接成一个双向链，为了检索方便，在分区尾部重复设置状态位和分区大小表目。当分区被分配出去以后，把状态位由“0”改为“1”，此时，前、后向指针已无意义。 6、为什么要引入动态重定位？如何实现？P127 P128 答：a. 为了在程序执行过程中，每当访问指令或数据时，将要访问的程序或数据的逻辑地址转换成物理地址，引入了动态重定位. b. 可在系统中增加一个重定位寄存器，用它来装入(存放)程序在内存中的起始地址，程序在执行时，真正访问的内存地址是相对地址与重定位寄存器中的地址相加而形成的,从而实现动态重定位. 7、在采用首次适应算法回收内存时，可能出现哪几种情况？应怎样处理这些情况？P125 答：1、回收区与插入点的前一个空闲区相邻接，此时应将回收区与插入点的前一分区合并，不必为回收区分配新表项，而只需修改其前一分区的大小。 2、回收区与插入点的后一个空闲区相邻接，此时可将两分区合并，形成新的空闲区，但用回收区的首址作为新空闲区的首址，大小为两者之和。

第5章-存储器系统汇总

第5章存储器系统 主要内容： 存储器系统的概念 半导体存储器的分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器接口设计（存储器扩展技术） 高速缓存 §5.1 概述 主要内容： 存储器系统及其主要技术指标 半导体存储器的分类及特点 两类半导体存储器的主要区别 一、存储器系统 1. 存储器系统的一般概念 将两个或两个以上速度、容量和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法 连接起来 系统的存储速度接近最快的存储器，容量接近 最大的存储器。 构成存储系统。 2. 两种存储系统 在一般计算机中主要有两种存储系统： 主存储器 Cache存储系统 高速缓冲存储器 主存储器 虚拟存储系统 磁盘存储器

Cache存储系统 对程序员是透明的 目标： 提高存储速度 Cache 主存储器 虚拟存储系统 对应用程序员是透明的。 目标： 扩大存储容量 主存储器 磁盘存储器 3. 主要性能指标 存储容量（S）（字节、千字节、兆字节等） 存取时间（T）（与系统命中率有关） 命中率（H） T=H*T1+（1-H）*T2 单位容量价格（C） 访问效率（e） 4. 微机中的存储器 通用寄存器组及 指令、数据缓冲栈片内存储部件 高速缓存 内存储部件 主存储器 联机外存储器 外存储部件 脱机外存储器

二、半导体存储器 1. 半导体存储器 半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。 能存放一位二进制数的半导体器件称为一个存储元。 若干存储元构成一个存储单元。 2. 半导体存储器的分类 随机存取存储器（RAM） 内存储器 只读存储器（ROM 随机存取存储器（RAM） 静态存储器（SRAM） RAM 动态存储器（DRAM） 只读存储器（ROM） 掩模ROM 只读存储器一次性可写ROM EPROM EEPROM 3. 主要技术指标 存储容量 存储单元个数×每单元的二进制数位数 存取时间 实现一次读/写所需要的时间 存取周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 功耗