数字时钟的Multisim设计与仿真

数字时钟的Multisim设计与仿真

电子电路Multisim设计和仿真

学院：

专业和班级：

姓名：

学号：

- 2 -

数字时钟的Multisim 设计和仿真

一、设计和仿真要求

学习综合数字电子电路的设计、实现和调试

1.

设计一个24或12小时制的数字时钟。

2. 要求：计时、显示精确到秒；有校时功能。采用中小规模集成电路设计。

3. 发挥：增加闹钟功能。 二、总体设计和电路框图

1. 设计思路

1).由秒时钟信号发生器、计时电路和校时电路构成电路。

2).秒时钟信号发生器可由555定时器构成。

3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

4).校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

2. 电路框图

三、子模块具体设计 1. 由555定时器构成的1Hz 秒时钟信号发生器。

由下面的电路图产生1Hz 的脉冲信号作为总电路的初输入时钟脉冲。

分计数器 时计数器 秒计数器 译码器 译码器 译码器 校时电路

秒信号发生器 数码管显示 数码管显示 数码管显示 图 1. 数字钟

4. 校时电路

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

如图，当开关A,B 闭合，C,D 断开时，电路进行正常的计时工作；当开关A,B 断开，C,D 闭合时，就可以自动进行校时。当然也可以手动校准时间，这是需要不断地闭合、断开开关，每次只改变一个数。其中C 是校时开关,D 是较分开关，开关E 用来控制秒得校准，断开时，秒显示为0。

四、整体电路原理图 整体电路共分为五大模块：脉冲产生部分、计数部分、译码部分、显示部分、校时部分。主要由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED 七段显示数码管、时间校准电路构成。

数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可能由10进制和6进制的计数器串联而成，频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1Hz 。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用图 4. 时

图 5. 校