数字逻辑电路的用途和特点
数字逻辑电路的用途和特点
数字电子电路中的后起之秀是数字逻辑电路。把它叫做数字电路是因为电
路中传递的虽然也是脉冲，但这些脉冲是用来表示二进制数码的，例如用高电
平表示"1"，低电平表示"0"。声音图像文字等信息经过数字化处理后变成了一
串串电脉冲，它们被称为数字信号。能处理数字信号的电路就称为数字电路。
这种电路同时又被叫做逻辑电路，那是因为电路中的"1"和"0"还具有逻辑意义，例如逻辑"1"和逻辑"0"可以分别表示电路的接通和断开、事件的是和否、逻辑
推理的真和假等等。电路的输出和输入之间是一种逻辑关系。这种电路除了能
进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫
做逻辑电路。由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理
能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。一般家
电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻
辑电路。数字逻辑电路的第一个特点是为了突出"逻辑"两个字，使用的是独特
的图形符号。数字逻辑电路中有门电路和触发器两种基本单元电路，它们都是
以晶体管和电阻等元件组成的，但在逻辑电路中我们只用几个简化了的图形符
号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是TTL
电路还是CMOS电路等等。按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。数字电路中有关
信息是包含在0和1的数字组合内的，所以只要电路能明显地区分开0和1，0
和1的组合关系没有破坏就行，脉冲波形的好坏我们是不大理会的。所以数字
逻辑电路的第二个特点是我们主要关心它能完成什么样的逻辑功能，较少考虑
它的电气参数性能等问题。也因为这个原因，数字逻辑电路中使用了一些特殊
的表达方法如真值表、特征方程等，还使用一些特殊的分析工具如逻辑代数、
卡诺图等等，这些也都与放大振荡电路不同。门电路和触发器(1)门电路门电路可以看成是数字逻辑电路中最简单的元件。目前有大量集成化产品可供选用。
最基本的门电路有3种：非门、与门和或门。非门就是反相器，它把输入的0
信号变成1，1变成0。这种逻辑功能叫"非"，如果输入是A，输出写成P=A。
与门有2个以上输入，它的功能是当输入都是1时，输出才是1。这种功能也
叫逻辑乘，如果输入是A、B，输出写成P=A·B。或门也有2个以上输入，它的功能是输入有一个1时，输出就是1。这种功能也叫逻辑加，输出就写成P=A+B。
把这三种基本门电路组合起来可以得到各种复合门电路，如与门加非门成与非门，或门加非门成或非门。图1是它们的图形符号和真值表。此外还有与或非门、异或门等等。数字集成电路有TTL、HTL、CMOS等多种，所用的电源电压和极性也不同，但只要它们有相同的逻辑功能，就用相同的逻辑符号。而且一般
都规定高电平为1、低电平为0。(2)触发器触发器实际上就是脉冲电路中的双
稳电路，它的电路和功能都比门电路复杂，它也可看成是数字逻辑电路中的元件。目前也已有集成化产品可供选用。常用的触发器有D触发器和J-K触发器。D触发器有一个输入端D和一个时钟信号输入端CP，为了区别在CP端加有箭头。它有两个输出端，一个是Q一个是Q，加有小圈的输出端是Q端。另外它还有
两个预置端R D和S D，平时正常工作时要R D和S D端都加高电平1，如果使
R D=0(S D仍为1)，则触发器被置成Q=0；如果使S D=0(R D=1)，则被置成
Q=1。因此R D端称为置0端，S D端称为置1端。D触发器的逻辑符号见图2，图中Q、D、SD端画在同一侧；Q、R D画在另一侧。R D和S D都带小圆圈，表示要加上低电平才有效。D触发器是受CP和D端双重控制的，CP加高电平1时，它的输出和D的状态相同。如D=0，CP来到后，Q=0；如D=1，CP来到后，Q=1。CP脉冲起控制开门作用，如果CP=0，则不管D是什么状态，触发器都维持原来状态不变。这样的逻辑功能画成表格就称为功能表或特性表，见图2。表中Q
n+1表示加上触发信号后变成的状态，Qn是原来的状态。"X"表示是0或1的任意状态。有的D触发器有几个D输入端：D 1、D 2…它们之间是逻辑与的关系，也就是只有当D 1、D 2…都是1时，输出端Q才是1。另一种性能更完善的触
发器叫J-K触发器。它有两个输入端：J端和K端，一个CP端，两个预置端：
R D端和S D端，以及两个输出端：Q和Q端。它的逻辑符号见图3。J-K触发
器是在CP脉冲的下阵沿触发翻转的，所以在CP端画一个小圆圈以示区别。图中，J、S D、Q画在同一侧，K、R D、Q画在另一侧。J-K触发器的逻辑功能见
图3。有CP脉冲时(即CP=1)：J、K都为0，触发器状态不变；Q n+1=Qn，J=0、K=1，触发器被置0：Q n+1=0；J=1、K=0，Q n+1=1；J=1、K=1，触发器翻转一下：Q n+1=Qn。如果不加时钟脉冲，即CP=0时，不管J、K端是什么状态，触
发器都维持原来状态不变：Q n+1=Qn。有的J-K触发器同时有好几个J端和K 端，J 1、J 2…和K 1、K 2…之间都是逻辑与的关系。有的J-K触发器是在CP 的上升沿触发翻转的，这时它的逻辑符号图的CP端就不带小圆圈。也有的时候为了使图更简洁，常常把R D和S D端省略不画。编码器和译码器能够把数字、字母变换成二进制数码的电路称为编码器。反过来能把二进制数码还原成数字、
字母的电路就称为译码器。(1)编码器图4(a)是一个能把十进制数变成二进制
码的编码器。一个十进制数被表示成二进制码必须4位，常用的码是使从低到
高的每一位二进制码相当于十进制数的1、2、4、8，这种码称为8-4-2-1码或
简称BCD码。所以这种编码器就称为"10线-4线编码器"或"DEC/BCD编码器"。
从图看到，它是由与非门组成的。有10个输入端，用按键控制，平时按键悬空相当于接高电平1。它有4个输出端ABCD，输出8421码。如果按下"1"键，与"1"键对应的线被接地，等于输入低电平0、于是门D输出为1，整个输出成0001。如按下"7"键，则B门、C门、D门输出为1，整个输出成0111。如果把
这些电路都做在一个集成片内，便得到集成化的10线4线编码器，它的逻辑符号见图4(b)。左侧有10个输入端，带小圆圈表示要用低电平，右侧有4个输
出端，从上到下按从低到高排列。使用时可以直接选用。(2)译码器要把二进制码还原成十进制数就要用译码器。它也是由门电路组成的，现在也有集成化产
品供选用。图5是一个4线-10线译码器。它的左侧为4个二进制码的输入端，右侧有10个输出端，从上到下按0、1、…9排列表示10个十进制数。输出端
带小圆圈表示低电平有效。平时10个输出端都是高电平1，如输入为1001码，输出"9"端为低电平0，其余9根线仍为高电平1，这表示"9"线被译中。如果要想把十进制数显示出来，就要使用数码管。现以共阳极发光二极管(LED)七段数码显示管为例，见图6。它有七段发光二极管，如每段都接低电平0，七段都被点亮，显示出数字"8"；如b、c段接低电平0，其余都接1，显示的是"1"。可
见要把十进制数用七段显示管显示出来还要经过一次译码。如果使用"4线-7线译码器"和显示管配合使用，就很简单，输入二进制码可直接显示十进制数，见图6。译码器左侧有4个二进制码的输入端，右侧有7个输出可直接和数码管
相连。左上侧另有一个灭灯控制端I B，正常工作时应加高电平1，如不需要这位数字显示就在I B上加低电平0，就可使这位数字熄灭。寄存器和移位寄存
器(1)寄存器能够把二进制数码存贮起来的的部件叫数码寄存器，简称寄存器。图7是用4个D触发器组成的寄存器，它能存贮4位二进制数。4个CP端连在
一起作为控制端，只有CP=1时它才接收和存贮数码。4个R D端连在一起成为
整个寄存器的清零端。如果要存贮二进制码1001，只要把它们分别加到触发器
D端，当CP来到后4个触发器从高到低分别被置成1、0、0、1，并一直保持到下一次输入数据之前。要想取出这串数码可以从触发器的Q端取出。(2)移位寄存器有移位功能的寄存器叫移位寄存器，它可以是左移的、右移的，也可是双
向移位的。图8是一个能把数码逐位左移的寄存器。它和一般寄存器不同的是：
数码是逐位串行输入并加在最低位的D端，然后把低位的Q端连到高一位的D 端。这时CP称为移位脉冲。先从R D端送低电平清零，使寄存器成0000状态。假定要输入的数码是1001，输入的次序是先高后低逐位输入。第1个CP后，1
被打入第1个触发器，寄存器成0001；第2个CP后，Qo的1被移入Q 1，新
的0打入D 1，成为0010；第3个CP后，成为0100；第4个CP后，成为1001。可见经过4个CP，寄存器就寄存了4位二进制码1001。目前已有品种繁多的集成化寄存器供选用。计数器和分频器(1)计数器能对脉冲进行计数的部件叫计数器。计数器品种繁多，有作累加计数的称为加法计数器，有作递减计数的称为
减法计数器；按触发器翻转来分又有同步计数器和异步计数器；按数制来分又
有二进制计数器、十进制计数器和其它进位制的计数器等等。现举一个最简单
的加法计数器为例，见图9。它是一个16进制计数器，最大计数值是1111，相当于十进制数15。需要计数的脉冲加到最低位触发器的CP端上，所有的J、K
端都接高电平1，各触发器Q端接到相邻高一位触发器的CP端上。J-K触发器
的特性表告诉我们：当J=1、K=1时来一个CP，触发器便翻转一次。在全部清
零后，①第1个CP后沿，触发器C0翻转成Q0=1，其余3个触发器仍保持0态，整个计数器的状态是0001。②第2个CP后沿，触发器C0又翻转成"Q0=0，C1
翻转成Q1=1，计数器成0010。…到第15个CP后沿，计数器成1111。可见这
个计数器确实能对CP脉冲计数。(2)分频器计数器的第一个触发器是每隔2个CP送出一个进位脉冲，所以每个触发器就是一个2分频的分频器，16进制计数器就是一个16分频的分频器。为了提高电子钟表的精确度，普遍采用的方法是用晶体振荡器产生32768赫标准信号脉冲，经过15级2分频处理得到1赫的秒信号。因为晶体振荡器的准确度和稳定度很高，所以得到的秒脉冲信号也是精
确可靠的。把它们做到一个集成片上便是电子手表专用集成电路产品，见图10。数字逻辑电路读图要点和举例数字逻辑电路的读图步骤和其它电路是相同的，
只是在进行电路分析时处处要用逻辑分析的方法。读图时要：①先大致了解电
路的用途和性能。②找出输入端、输出端和关键部件，区分开各种信号并弄清
信号的流向。③逐级分析输出与输入的逻辑关系，了解各部分的逻辑功能。④
最后统观全局得出分析结果。例1三路抢答器图11是智力竞赛用的三路抢答器电路。裁判按下开关SA4，触发器全部被置零，进入准备状态。这时Q1~Q3均
为1，抢答灯不亮；门1和门2输出为0，门3和门4组成的音频振荡器不振荡，扬声器无声。竞赛开始，假定1号台抢先按下SA1，触发器C1翻转成Q1=1、
Q1=0。于是：①门2输出为1，振荡器振荡，扬声器发声；②HL1灯点亮；③门
1输出为1，这时2号、3号台再按开关也不起作用。裁判宣布竞赛结果后，再
按一下SA4，电路又进入准备状态。例2彩灯追逐电路图12是4位移位寄存器
控制的彩灯电路。开始时按下SA，触发器C1~C4被置成1000，彩灯HL1被点亮。CP脉冲来到后，寄存器移1位，触发器C1~C4成0100，彩灯HL2点亮。第2个CP脉冲点亮HL3，第3个点亮HL4，第4个CP又把触发器C1~C4置成1000，又点亮HL1。如此循环往复，彩灯不停闪烁。只要增加触发器可使灯数增加，改
变CP的频率可变化速度。555集成时基电路的特点555集成电路开始出现时是
作定时器应用的，所以叫做555定时器或555时基电路。但是后来经过开发，
它除了作定时延时控制外，还可以用于调光、调温、调压、调速等多种控制以
及计量检测等作用；还可以组成脉冲振荡、单稳、双稳和脉冲调制电路，作为
交流信号源以及完成电源变换、频率变换、脉冲调制等用途。由于它工作可靠、使用方便、价格低廉，因此目前被广泛用于各种小家电中。555集成电路内部
有几十个元器件，有分压器、比较器、触发器、输出管和放电管等，电路比较
复杂，是模拟电路和数字电路的混合体。它的性能和参数要在非线性模拟集成
电路手册中才能查到。555集成电路是8脚封装，图1(a)是双列直插型封装，
按输入输出的排列可画成图1(b)。其中6脚称阀值端(TH)，是上比较器的输入。2脚称触发端()，是下比较器的输入。3脚是输出端(V O)，它有0和1两种状态，它的状态是由输入端所加的电平决定的。7脚的放电端(DIS)，它是内部放
电管的输出，它也有悬空和接地两种状态，也是由输入端的状态决定的。4脚
是复位端()，加上低电砰(<0.3伏)时可使输出成低电平。5脚称控制电压端(V C)，可以用它改变上下触发电平值。8脚是电源，1脚为地端。对于初学者来说，可以把555电路等效成一个带放电开关的R-S触发器，如图2(a)。这个特殊的
触发器有两个输入端；阈值端(TH)可看成是置零端R，要求高电平；触发端()
可看成是置位端，低电平有效。它只有1个输出端V O，V O可等效成触发器的
Q端。放电端(DIS)可看成由内部的放电开关控制的一个接点，放电开关由触发
器的Q端控制：=1时DIS端接地；=0时DIS端悬空。此外这个触发器还有复位端，控制电压端V C，电源端V DD和地端GND。这个特殊的R-S触发器有2个
特点：(1)两个输入端的触发电平要求一高一低：置零端R即阈值端TH要求高
电平，而置低端S即触发端则要求低电平。(2)两个输入端的触发电平，也就是使它们翻转的阈值电压值也不同，当V C端不接控制电压时，对TH(R)端来讲，2/3 VDD是高电平1，2/3 VDD是低电平0；而对()端来讲，>1/3 VDD是高电平1，<1/3 VDD是低电平0。如果在控制端(V C)加上控制电压V C，这时上触发
电平就变成V C值，而下触发电平则变成1/2 VC。可见改变控制端的控制电压
值可以改变上下触发电平值。经过简化，555电路可以等效成一个触发器，它
的功能表见图2(b)。555集成电路有双极型和CMOS型两种。CMOS型的优点是
功耗低、电源电压低、输入阻抗高，但输出功率较小，输出驱动电流只有几毫安。双极型的优点是输出功率大，驱动电流达200毫安，其它指标则不如CMOS
型的。此外还有一种556双时基电路，14脚封装，内部包含有两个相同的时基
电路单元。555的应用电路很多，大体上可分为555单稳、555双稳和555无稳三类。555单稳电路单稳电路有一个稳态和一个暂稳态。555的单稳电路是利用电容的充放电形成暂稳态的，因此它的输入端都带有定时电阻和定时电容，常
见的555单稳电路有两种。(1)人工启动型单稳将555电路的6、2端并接起来
接在RC定时电路上，在定时电容C T两端接按钮开关SB，就成为人工启动型555单稳电路，见图3(a)。用等效触发器替代555，并略去与单稳工作无关的
部分后画成等效图3(b)。下面分析它的工作：①稳态：接上电源后，电容C T
很快充到V DD，从图3(b)看到，触发器输入R=1，=1，从功能表查到输出V
o=0，这是它的稳态。②暂稳态：按下开关SB，C T上电荷很快放到零，相当于触发器输入R=0，=0，输出立即翻转成V o=1，暂稳态开始。开关放开后，电源又向C T充电，经时间t d后，C T上电压升到2/3 VDD时，输出又翻转成V=0，暂稳态结束。t d就是单稳电路的定时时间或延时时间，它和定时电阻R T和
定时电容C T的值有关；t d=1.1R TC T。(2)脉冲启动型单稳把555电路的6、7端并接起来接到定时电容C T上，用2端作输入就成为脉冲启动型单稳电路，见图4(a)。电路的2端平时接高电平，当输入接低电平或输入负脉冲时才启动
电路。用等效触发器替代555电路后可画成图4(b)。这个电路利用放电端使定
时电容能快速放电。下面分析它的工作状态：①稳态：通电后，R=1，=1，输出
V o=0，DIS端接地，C T上电压为0即R=0，输出仍保持V o=0，这是它的稳态。
②暂稳态：输入负脉冲后，输入=0，输出翻转成V o=1，DIS端开路，电源通过
R T向C T充电，暂稳态开始。经过t d后，C T上电压升到>2/3 VDD，这时负脉冲已经消失，输入又成为R=1，=1，输出又翻转成V o=0，暂稳态结束。这时内部放电开关接通，DIS端接地，C T上电荷很快放到零，为下一次定时控制作准备。电路的定时时间t d=1.1R TC T。这两种单稳电路常用作定时延时控制。555双稳电路常见的555双稳电路有两种。(1)R-S触发器型双稳把555电路的6、2端作为两个控制输入端，7端不用，就成为一个R-S触发器。要注意的是
两个输入端的电平要求和阈值电压都不同，见图5(a)。有时可能只有一个控制
端，这时另一个控制端要设法接死，根据电路要求可以把R端接到电源端，见
图5(b)，也可以把S端接地，用R端作输入。有两个输入端的双稳电路常用作
电机调速、电源上下限告警等用途，有一个输入端的双稳电路常作为单端比较
器用作各种检测电路。(2)施密特触发器型双稳把555电路的6、2端并接起来
成为只有一个输入端的触发器，见图6(a)。这个触发器因为输出电压和输入电
压的关系是一个长方形的回线形，见图6(b)，所以被称为施密特触发器。从曲
线看到，当输入V i=0时输出V o=1。当输入电压从0上升时，要升到>2/3 VDD以后，V o才翻转成0。而当输入电压从最高值下降时，要降到1/3 VDD以后，V o才翻转成1。所以输出电压和输入电压之间是一个回线形曲线。由于它的输入有两个不同的阈值电压，所以这种电路被用作电子开关，各种控制电路，波形变换和整形的用途。555无稳电路无稳电路有2个暂稳态，它不需要外触
发就能自动从一种暂稳态翻转到另一种暂稳态，它的输出是一串矩形脉冲，所
以它又称为自激多谐振荡器或脉冲振荡器。555的无稳电路有多种，这里介绍
常用的3种。(1)直接反馈型555无稳利用555施密特触发器的回滞特性，在它的输入端接电容C，再在输出V 0与输入之间接一个反馈电阻R f，就能组成直接反馈型多谐振荡器，见图7(a)。用等效触发器替代555电路后可画成图7(b)。现在来看看它的振荡工作原理：刚接通电源时，C上电压为零，输出V 0=1。通电后电源经内部电阻、V 0端、R f向C充电，当C上电压升到>2/3 VDD时，
触发器翻转V 0=0，于是C上电荷通过R f和V 0放电入地。当C上电压降到
<1/3 VDD时，触发器又翻转成V 0=1。电源又向C充电，不断重复上述过程。
由于施密特触发器有2个不同的阀值电压，因此C就在这2个阀值电压之间交
替地充电和放电，输出得到的是一串连续的矩形脉冲，见图7(c)。脉冲频率约
为f=0.722/R fC。(2)间接反馈型无稳另一路多谐振荡器是把反馈电阻接在放
电端和电源上，如图8(a)，这样做使振荡电路和输出电路分开，可以使负载能
力加大，频率更稳定。这是目前使用最多的555振荡电路。这个电路在刚通电时，V 0=1，DIS端开路，C的充电路径是：电源→R A→DIS→R B→C，当C上
电压上升到>2/3 VDD时，V 0=1，DIS端接地，C放电，C放电的路径是：C→R
B→DIS→地。可以看到充电和放电时间常数不等，输出不是方波。t 1=0.693(R A+B B)C、t 2=0.693R BC，脉冲频率f=1.443/(R A+2R)C(3)555方波振荡电路
要想得到方波输出，可以用图9的电路。它是在图8的电路基础上在R B两端
并联一个二极管VD组成的。当R A=R B时，C的充放电时间常数相等，输出就
得到方波。方波的频率为f=0.722/R AC(R A=R B)在这个电路的基础上，在R A
和R B回路内增加电位器以及采用串联或并联二极管的方法可以得到占空比可
调的脉冲振荡电路。555脉冲振荡电路常被用作交流信号源，它的振荡频率范
围大致在零点几赫到几兆赫之间。因为电路简单可靠，所以使用极广。555电
路读图要点及举例555集成电路经多年的开发，实用电路多达几十种，几乎遍
及各个技术领域。但对初学者来讲，常见的电路也不过是上述几种，因此在读
图时，只要抓住关键，识别它们是不难的。从电路结构上分析，三类555电路
的区别或者说它们的结构特点主要在输入端。因此当我们拿到一张555电路图时，在大致了解电路的用途之后，先看一下电路是CMOS型还是双极型，再看复位端()和控制电压端(V c)的接法，如果复位端()是接高电平、控制电压端(V c)是接一个抗干扰电容的那就可以按以下的次序先从输入端开始进行分析：(1)6、2端是分开的①7端悬空不用的一定是双稳电路。如有两个输入的则是双限比较器；如只有一个输入的则是单端比较器。这类电路一般都是作电子开关、控制
和检测电路的用途。②7、6端短接并接有电阻电容、取2端作输入的一定是单
稳电路。它的输入可以用开关人工启动，也可以用输入脉冲启动，甚至为了取
得较好的启动效果在输入端带有RC微分电路。这类电路一般用作定时延时控制和检测的用途。(2)6、2端短接的①输入没有电容的是施密特触发器电路。这
类电路常用作电子开关、告警、检测和整形的用途。②输入端有电阻电容而7
端悬空的，这时要看电阻电容的接法：(a)R和C串联接在电源和地之间的是单
稳电路，R和C就是它的定时电阻和定时电容。(b)R在上C在下，R的一端接
在V 0端上的是直接反馈型无稳电路，这时R和C就是决定振荡频率的元件。
③7端也接在输入端，成"R A-7-R B-6、2-C"的形式的就是最常用的无稳电路。这时R A和R B及C就是决定振荡频率的元件。这类电路可以有很多种变型：
如省去R A，把7端接在V 0上；或者在R B两端并联二极管VD以获得方波输出，或者用电阻和电位器组成R A和R B，而且在R A和R B两端并联有二极
管以获得占空比可调的脉冲波等等。这类电路是用途最广的，常用于脉冲振荡、音响告警、家电控制、电子玩具、医疗电器以及电源变换等用途。(3)如果控制电压(V c)端接有直流电压，则只是改变了上下两个阀值电压的数值，其它分析方法仍和上面的相同。只要按上述步骤细心分析核对，一定能很快地识别555
电路的类别和了解它的工作原理。下面的问题就比较好办了，例如定时时间、
振荡频率等都可以按给出的公式进行估算。例1相片曝光定时器图10是用555
电路制成的相片曝光定时器。从图看到，输入端6、2并接在RC串联电路中，
所以这是一个单稳电路，R1和RP是定时电阻，C1是定时电容。电路在通电后，
C1上电压被充到6伏，输出V 0=0，继电器KA不吸动，常开接点是打开的，曝光灯HL不亮。这是它的稳态。按下SB后，C1快速放电到零，输出V 0=1，继电器KA吸动，点亮曝光灯HL，暂稳态开始。SB放开后电源向C1充电，当C1上电压升到4伏时，暂稳态结束，定时时间到，电路恢复到稳态。输出翻转成V 0=0，继电器KA释放，曝光灯熄灭。电路定时时间是可调的，大约是1秒~2分钟。例2光电告警电路图11是555光电告警电路。它使用556双时基集成电路，有两个独立的555电路。前一个接成施密特触发器，后一个是间接反馈型无稳电路。图中引脚号码是556的引脚号码。图中R1是光敏电阻，无光照时阻值为几~几十兆欧，所以555a的输入相当于R=0、S=0，输出V 0=1，三极管VT 导通，VT的集电极电压只有0.3伏，加在555b的复位端(MR)，使555b处于复位状态，即无振荡输出。当R1受光照后，阻值突然下降到只有几~几十千欧，于是555a的输入电压升到上阀值电压以上，输出翻转成V 0=0，VT截止，VT 集电极电压升高，555b被解除复位状态而振荡，于是扬声器BL发声告警。555b的振荡频率大约是1千赫。如果把整个装置放入公文包内，那么当打开公文包时，这个装置会发声告警而成为防盗告警装置。
特别声明：
1：资料来源于互联网，版权归属原作者
2：资料内容属于网络意见，与本账号立场无关
3：如有侵权，请告知，立即删除。
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
模拟数字电路基础知识
第九章 数字电路基础知识 一、 填空题 1、 模拟信号是在时间上和数值上都是 变化 的信号。 2、 脉冲信号则是指极短时间内的 电信号。 3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。 4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。 5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。 6、 一个脉冲的参数主要有 Vm 、tr 、 Tf 、T P 、T 等。 7、 数字电路研究的对象是电路的输出与输入之间的逻辑关系。 8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。 9、 电容充放电结束时，流过电容的电流为0，电容相当于 。 10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。 11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。 12、 RC 充放电过程中，电压，电流均按 规律变化。 13、 理想二极管正向导通时，其端电压为0,相当于开关的 。 14、 在脉冲与数字电路中，三极管主要工作在 和 。 15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。 16、 选择题 2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。 A 、3 B 、4 C 、8 4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A BC + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。 A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。 B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。 C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。 D 、模拟电路的晶体管多工作在饱和状态，脉冲电路的晶体管多工作在截止状态。 6、己知一实际矩形脉冲，则其脉冲上升时间( )。 A 、.从0到Vm 所需时间 B 、从0到2 2Vm 所需时间 C 、从0.1Vm 到0.9Vm 所需时间 D 、从0.1Vm 到 22Vm 所需时间 7、硅二极管钳位电压为( ) A 、0.5V B 、0.2V C 、0.7V D 、0.3V 8、二极管限幅电路的限幅电压取决于( )。 A 、二极管的接法 B 、输入的直流电源的电压 C 、负载电阻的大小 D 、上述三项 9、在二极管限幅电路中,决定是上限幅还是下限幅的是( ) A 、二极管的正、反接法 B 、输入的直流电源极性 C 、负载电阻的大小 D 、上述三项 10、下列逻辑代数定律中，和普通代数相似是( ) A 、否定律 B 、反定律 C 、重迭律 D 、分配律
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
数字电子技术第三章(组合逻辑电路)作业及答案
数字电子技术第三章(组合逻辑电路)作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S 0 =1 =1 & =1
（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。
5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。
(完整word版)《数字逻辑》(第二版)
第一章 1. 什么是模拟信号什么是数字信号试举出实例。 模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压力、交流电压等信号。 数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或 者说是离散的，这类信号有时又称为离散信号。例如，在数 字系统中的脉冲信号、开关状态等。 2. 数字逻辑电路具有哪些主要特点 数字逻辑电路具有如下主要特点： ●电路的基本工作信号是二值信号。 ●电路中的半导体器件一般都工作在开、关状态。 ●电路结构简单、功耗低、便于集成制造和系列化生产。产品价格低 廉、使用方便、通用性好。 ●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可 靠性好。 3. 数字逻辑电路按功能可分为哪两种类型主要区别是什么 根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。组合逻辑电路又可根据 输出端个数的多少进一步分为单输出和多输出组合逻辑电路。时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。时序逻辑电路又可根据电 路中有无统一的定时信号进一步分为同步时序逻辑电路和异 步时序逻辑电路。 4. 最简电路是否一定最佳为什么 一个最简的方案并不等于一个最佳的方案。最佳方案应满足全面的性能 指标和实际应用要求。所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。 5. 把下列不同进制数写成按权展开形式。 (1) 10 (3) 8 (2) 2 (4) 16 解答（1）10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2 ＋9×10-3 （2）2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4
金陵科技学院数字逻辑电路期末考试试卷
分）20一、选择题（每小题2分，共 。273）中，它的第三位数2 的位权为___B___1．八进制（8 (8) D．B．(64) C．(256)A．(128) 10101010 与它功能相等的函数表达式已知逻辑表达式2. C?AC?BF?AB， _____B____。CF?AB?ABF?A．B．C?AB?AF C?AB?BF．．CD 数字系统中，采用____C____可以将减法运算转化为加法运算。3. 码BCD D．补码B．ASCII码C．A．原码 ___B_____其反 映的逻辑关系是。4．对于如图所示波形,D．无法判 断．异或关系C．同或关系A．与关系B____B_____1的结果是连续异或。1985个5． ．逻辑概念错误C．不确定D．0B．1 A功能相等的表达式为6. 与逻辑函数___C_____。DC?F?A?B? D?AF??B?CD??C?F?AB．BA．DC?F?ABF?ACDB? D．．C为高阻态的逻辑FC=1时，；时，F=7．下列所给三态门中，能实现 C=0AB A
& 。功能的是____A______ F B A & C EN B F B C A A &&EN F B F B A C C EN EN C D 页7 共页1 第卷答案3 数字逻辑电路 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz 50KHz ．． 100KHz D D CP Q 。9．下列器件中，属于时序部件的是_____A_____ ．多路选择器D C．加法器BA．计数器．译码器 ，”“5．下图是共阴极七段LED数码管显示译码器框图，若要显示字符10 。应为____C______则译码器输出a～g0011011 D．1100011 C． 1011011
数字逻辑电路期末考试卷及答案
- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题
- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz
数字电路和模拟电路的区别
什么是数字电路？ 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。 数字电路的特点 1，电路结构简单，稳定可靠。数字电路只要能区分高电平和低电平即可，对元件的精度要求不高，因此有利于实现数字电路集成化。 2，数字信号在传递时采用高，低电平两个值，因此数字电路抗干扰能力强，不易受外界干扰。 3，数字电路不仅能完成数值运算，还可以进行逻辑运算和判断，因此数字电路又称为数字逻辑电路或数字电路与；=逻辑设计。4，数字电路中元件处于开关状态，功耗较少。 由于数字电路具有以上特点，故发展十分迅速，在计算机、数字通信、数字仪器及家用电器等技术领域中得到广泛的应用。 什么是模拟电路？ 模拟电路是处理模拟信号的电路；数字电路是处理数字信号的电路。模拟信号是关于时间的函数，是一个连续变化的量。数字信号则是离散的量。举个简单的例子：要想从远方传过来一段由小变大的声音，用调幅、模拟信号进行传输（相应的应采用模拟电路），那么在传输过程中的信号的幅度就会越来越大，因为它是在用电信号的幅
度特性来模拟声音的强弱特性。但是如果采用数字信号传输，就要采用一种编码，每一级声音大小对应一种编码，在声音输入端，每采一次样，就将对应的编码传输出去。可见无论把声音分多少级，无论采样频率有多高，对于原始的声音来说，这种方式还是存在损失。不过，这种损失可以通过加高样频率来弥补，理论上采样频率大于原始信号的频率的两倍就可以完全还原了。 数字集成电路：主要是针对数字信号处理的模块。如；计算机里的2近制、8近制、10近制、16近制的数据进行处理的集成模块。数字集成电路的运行以开关状态经行运算，它的精度高适合复杂的计算。模拟集成电路：主要是针对模拟信号处理的模块。如；话筒里的声音信号，电视信号和VCD输出的图象信号、温度采集的模拟信号和其它模拟量的信号处理的集成模块。模拟集成电路工作在晶体管的三角放大区。（1）电路处理的是连续变化的模拟量电信号（即其幅值可以是任何值）。（2）信号的频范围往往从直流一直可以延伸到高频段。（3）模拟集成电路中的无器件种类多，除了数字集成电路中大量采用的NPN管及电阻外，还采用了PNP管，场效应晶体管，高精度电阻等。（4）除了应用于低电压电器中的电路处，大多数模拟集成电路的电源电压较高，输出级模拟集成电路的电源电压可达几十伏以上。（5）具有内繁外简的电路形式。充分发挥了集成电路的工艺特点和便于应用的特点 另外，数字电路和模拟电路的区别还有：
数字逻辑实验：组合逻辑电路的设计
实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制的运算规律。 实验器材 二输入四“与非”门组件3片，型号74SL00 二输入四“异或”门组件1片，型号74SL86 六门反向器门组件1片，型号74SL04 二输入四“与”门组件1片，型号74SL08 实验内容 A：一位全加/全减法器的实现 电路做加法还是做减法是由M决定的。当M=0时做加法运算，输入信号A、B和Cin分别为加数、被加数和低位来的进位，S为和数，Co为向上位的进位；当M=1时做减法运算，输入信号A、B和Cin分别为减数、被减数和低位来的借位，S为差，Co为向上位的借位。 B：舍入与检测电路设计 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于(5)10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1；其他情况F2=0。
实验前准备 ▽内容A：一位全加/全减法器的实现 ①根据全加全减器功能，可得到输入输出表如下： ②由以上做出相应的卡诺图：
③于是可得其逻辑电路图： ▽内容B：舍入与检测电路设计 ①根据舍入与检测电路功能，可得到输入输出表如下： ②由上做出相应的卡诺图：
③于是可得其逻辑电路图： 实验步骤 1.按要求预先设计好逻辑电路图； 2.按照所设计的电路图接线； 3.接线后拨动开关，观察结果并记录。
实验体会 本次是第一次实验，主要了解了实验平台，同时需要我们将自己设计好的电路，用实验台上的芯片来实现。由于实验所使用的线很多，芯片的接口也多，所以一定要细心，分清楚连接芯片的输入、输出端，以免接错线。
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
数字电路组合逻辑电路设计实验报告
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
《数字逻辑电路》期末考试试题
《数字逻辑电路》期末考试试题 一、单项选择题（本大题共15小题，每小题2分，共30分） 1．下列数中最小的数是 A ．(1000.1)2 B ．(10.3)8 C ． (8.3)10 D ．(8.3)16 2．与(77)8相等的8421BCD 码数是 A ．(01110111)85421BCD B ．(01100011)8421BCD C ．(10010011)8421BC D D ．(10010110)8421BCD 3．已知输入A 、B 和输出F 的波形如图1.1所示，由此判断F 与A 、B 的逻辑关系是 A ．或非 B ．异或 C ．与非 D ．同或 4．在下列电路中，能实现C AB F +=的电路是 5．函数C B A C B D C B A F ?+++=)(的反函数是 A ．[] C B A C B D C B A F +++++=))(( B ．[]C B A C B D C B A F +++++=))(( C ．[]C B A C D B C B A F ++++++= D ． [] C B A C B D C B A F +++++=)( 6．与函数AD D C C A F ++=相等的函数式是 A ．C A F = B ．D C F = C ．A D C F += D ．AD F = 7．已知函数C B A F ++=，问使函数0=F 的输入组合是 A B C A B C A B C D A B F 图1.1
A ．ABC=001 B ．ABC=110 C ．ABC=000 D ．ABC=010 8．逻辑项CD B A ，其逻辑相邻项的是 A ．BCD A B ．D B C A C ． D C AB D ．D C B A 9．逻辑函数D B A D AB D BC CD F +++=的最简与或式是 A ．F CD BD =+ B ．F CD BD =+ C ．F BD CD =+ D ．F BD CD =+ 10．逻辑函数C B C A F +?=，其约束条件为0=AB ，它的最简与或非式是 A ． F A C B C =+++ B ． F A C B C =+++ C ．F A C B C =+++ D ．F A C B C =+++ 11．函数∑= )15,13,12,9,8,7,5,1(F 的最简与或式是 A ．D A C B D C F ?++= B ． D B D C C A F ?++= C ．BD D C C A F ++= D ．AD C B D C F ++= 12．D 触发器置1，其激励端D 的取值为 A ．0=D B ．1=D C ．n Q D = D ．1 +=n Q D 13．T 触发器组成电路如图1.2所示，它完成的功能是 A ．T 触发器 B ．JK 触发器 C ．D 触发器 D ．RS 触发器 14．n 位DAC 电路的精度为 A ．121-n B ．12 1-n C ．n 2 D ．12-n 15．555定时电路当R d =0时，其输出状态为 A ．保持 B ．对输出无影响 C ．1 D ．0 二、填空题（本大题共5小题，每小题2分，共10分） 16．余3BCD 码0111表示的十进制数是 。 17、1⊕⊕=A A F = 。 A 图1.2
数字电子技术第四章组合逻辑电路
第四章组合逻辑电路 4.1概述 1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。 2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 3、电路结构框图 组合电路的一般电路结构如右图所示。可用如下表达式裏示： X n-P X n） 点. | i 1）电路由逻辑门构成，不含记忆元件. 2）输出卷反馈到输入的回路（不含反馈元 件）所以输出与电路原来状态无关时序电路（以 后祥细讨论）某一时刻电路的输岀状态不仅取决 于该时刻电路的输入信号,还与该电路在此输入 信号之前所具有的状态有关。组逻电合辑路 X千― n-1 X n 组合电路有两类问题：7?给定电路，分析其功能。
4.2组合逻辑电路的分析方法与设计方法 421组合电路的分析方法 一、分析步骤： 1、由已知的逻辑图，写出相应的逻辑函数式； 2、对函数式进行化简； 3、根据化简后的函数式列真值表； 4、找出其逻辑功能； 5、评价与改进。（评价给定的逻辑电路是否经济、合理。）设计步骤用框图表示如下:
A?B (A^)C i+AB C (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。 A 为被加数， B 为加数, C,为低位的进位数。 S 为本位之和， C 。是本位向高位的进 位数。 ? 真值表 A^B 0 0 7 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 s (A?B)C Z 0 0 1 0 1 0 0 1 1 0 0 1 0 1 A?B?C. AB T" 0 0 0 0 0 0 0 0 1 0 1 Co P 0 0
模拟电路与数字电路期末复习试卷
模拟电路试卷一 一．填空题 1．PN结未加外部电压时，扩散电流漂流电流，加正向电压时，扩散电流漂流电流，其耗尽层；加反向电压时，扩散电流漂流电流，其耗尽层。 2．三极管工作在饱和区时，发射结为，集电结为，工作在放大区时，发射结为，集电结为，此时，流过发射结的电流主要是，流过集电结的电流主要是。 3．场效应管属于控制器件。场效应管从结构上分成 和两大类型。 4．绝缘栅型场效应管又分为和，两者区别是。 5．若希望减小放大电路从信号源索取的电流，应采取反馈；若希望取得较强的反馈作用而信号源内阻又很大，应采用反馈；当负载变化时，若希望输出电流稳定。应采用反馈。 6．某负反馈放大电路的闭换放大倍数A f=100,当开环放大倍数A变化+10%时，A f的相对变化量在+0.5%以内，则这个放大电路的开环放大倍数A,反馈系数为。 二．选择题 1．温度升高后，在纯净的半导体中（） A．自由电子和空穴数目都增多，且增量相同 B．空穴增多，自由电子数目不变 C．自由电子增多，空穴不变 D．自由电子和空穴数目都不变 2．如果PN结反向电压的数值增大（小于击穿电压），则（） A．阻当层不变，反向电流基本不变 B．阻当层变厚，反向电流基本不变 C．阻当层变窄，反向电流增大 D．阻当层变厚，反向电流减小 3．某放大电路在负载开路时的输出电压为4V,接入3kΩ的负载电阻后输出电压降为3V，这说明放大电路的输出电阻为（） A.10kΩ B.2kΩ C.1kΩ D.0.5kΩ 4.在放大电压信号时，通常希望放大电路的输入电阻和输出电阻分别为（） A.输入电阻小，输出电阻大 B.输入电阻小，输出电阻小 C.输入电阻大，输出电阻小 D.输入电阻大，输出电阻大 5．场效应管主要优点（） A.输出电阻小 B.输入电阻大 C.是电流控制 D.组成放大电路时电压放大倍数大 6．在负反馈放大电路中，当要求放大电路的输入阻抗大,输出阻抗小时，应选用的反馈类型（）。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！ 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F + +=， 与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装 请浏览后下载，资料供参考，期待您的好评与关注！
数字电路组合逻辑电路设计实验报告
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
数字与模拟电路设计技巧
数字与模拟电路设计技巧 模拟与数字技术的融合 由于IC与LSI半导体本身的高速化，同时为了使机器达到正常动作的目的，因此技术上的跨越竞争越来越激烈。虽然构成系统的电路未必有clock设计，但是毫无疑问的是系统的可靠度是建立在电子组件的选用、封装技术、电路设计与成本，以及如何防止噪讯的产生与噪讯外漏等综合考量。机器小型化、高速化、多功能化使得低频/高频、大功率信号/小功率信号、高输出阻抗/低输出阻抗、大电流/小电流、模拟/数字电路，经常出现在同一个高封装密度电路板，设计者身处如此的环境必需面对前所未有的设计思维挑战，例如高稳定性电路与吵杂(noisy)性电路为邻时，如果未将噪讯入侵高稳定性电路的对策视为设计重点，事后反复的设计变更往往成为无解的梦魇。模拟电路与高速数字电路混合设计也是如此，假设微小模拟信号增幅后再将full scale 5V的模拟信号，利用10bit A/D转换器转换成数字信号，由于分割幅宽祇有4.9mV，因此要正确读取该电压level并非易事，结果造成10bit以上的A/D转换器面临无法顺利运作的窘境。另一典型实例是使用示波器量测某数字电路基板两点相隔10cm的ground电位，理论上ground电位应该是零，然而实际上却可观测到4.9mV数倍甚至数十倍的脉冲噪讯(pulse noise)，如果该电位差是由模拟与数字混合电路的grand所造成的话，要测得4.9 mV的信号根本是不可能的事情，也就是说为了使模拟与数字混合电路顺利动作，必需在封装与电路设计有相对的对策，尤其是数字电路switching时，ground vance noise不会入侵analogue ground的防护对策，同时还需充分检讨各电路产生的电流回路(route)与电流大小，依此结果排除各种可能的干扰因素。以上介绍的实例都是设计模拟与数字混合电路时经常遇到的瓶颈，如果是设计12bit以上A/D转换器时，它的困难度会更加复杂。 虽然计算机计算速度很快，不过包含身边物理事象在内的输入数据都是模拟数据，因此必需透过计算机的A/D转换器，将模拟信号转换成为数字信息，不过模拟的输出信号level比数位信号低几个位数，一旦遇到外部噪讯干扰时，模拟信号会被 噪讯盖住，虽然模拟在恒时微小变化量上具有非常重要的意义，不过若被外部噪讯掩盖时就不具任何价值，尤其是温度、湿度、压力等模拟量是模拟信耗的基础，它对微弱的模拟电路具有决定性的影响。为配合数字机器高速化的趋势，今后对 高速模拟化技术的要求会越来越高。如图1所示随着数字高速化，数字信号也越来越近似模拟信号波形，为了忠实传送如此的信号必需使用模拟式的思维来往处理，也就是说高速化时代数字设计者必需同时需兼具模拟素养。
2020年7月全国模拟电路与数字电路自考试题及答案解析.docx
??????????????????????精品自学考料推荐?????????????????? 全国 2019 年 7 月高等教育自学考试 模拟电路与数字电路试题 课程代码： 02314 一、单项选择题（本大题共19 小题，每小题 1 分，共 19 分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.图示电路中，U AB、 I AB分别为（） A. -2V ， -1A B. -2V ， 1A C. 2V ， 1A D. 0V ， 0A 2.图示电路中，元件 A 为负载，则电流I 为（） P A.U P B.U P C. ( U ) ( P) D.U 3.电路如图示，则a、 b 两点间的电位关系为（） A.V a >V b B.V a-V b=-U 1+U 2 C.V a=V b D.V a-V b=U 1-U 2 4.图示电路中， A 点电位 V A为（） A.-7V B.0V C.-6V D.14V 5.下列叙述正确的是（） A.叠加原理适用于任何电路 B.线性电路中的电压、电流和功率都可以叠加 1
C.叠加原理只适用于线性电路中电流或电压的计算，不能用来计算功率 D.叠加原理只能用来计算线性电路中的电流 6.在纯电容交流电路中，以下关系式正确的是（ U C A.X C=i U C C.-jX C=I 7.已知一交流电路的电压U =220 （） A.纯电感电路 C.纯电容电路 8.反映硅稳压管稳压性能好环的技术参数是（ A. 稳定电压 U Z C.最小稳定电流I Zmin ） C B U C =C D.U C=-jIX C 电流 I = 10该电路负载的性质为 B.阻容性电路 D.阻感性电路 ） B. 最大稳定电流I Zmax D. 动态电阻r z 9.一单管放大电路输入为正弦信号，输出波形如图所示，则该放大器产生了（） A.交越失真 B.饱和失真 C.截止失真及饱和失真 D.截止失真 10.需要一个阻抗变换电路，要求输入电阻小，输出电阻大，应选下列哪种负反馈放大电路 （） A. 电流并联 B. 电流串联 C.电压并联 D. 电压串联 11.图示的负反馈放大电路中，其级间反馈是下列哪种类型负反馈（） A.电流并联 B.电压并联 C.电流串联 D.电压串联 12.在 RC 正弦波振荡器中起稳幅作用的元件，为负反馈回路中反馈电阻，其阻值与其中的 电流应具有的条件为（） A. 阻值随电流增大而增大 B. 阻值始终稳定，不随电流而变 C.阻值随电流增大而减小 D. 无论阻值如何改变，电流始终稳定 13.在甲乙互补对称功放电路中，为了改善交越失真，应（） 2
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
数字逻辑电路期末考试试卷及答案
XXXX 大学2007-2008学年第一学期 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 毛 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断
5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。 A ． D C B A F +++= B ． D C B A F +++= C ． D C B A F = D ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz C ． 100KHz D ．50KHz