简单翻译W25Q64BV数据手册(Winbond串行闪存SPI总线)

第十三章 翻译层次(句子层)

第十三章翻译层次（句子层） 句子(sentence)是比词语更高一级的语法层次，是能够单独存在并能表达相对完整意义的语言单位。一般说来，交际活动都是以句子为基本语言单位展开的，因此句子在翻译过程中占有最重要的位置，必须予以高度重视。 一、英汉句子对比 英语句子按其结构可分为简单句和复杂句。简单句由一个独立分句、即一个独立使用的主谓结构组成，复杂句则由两个或两个以上的分句组成，按照分句间的关系，又可分为并列句和复合句。按交际功能分，英语句子可分为陈述句、疑问句、祈使句、感叹句等。汉语句子在结构和功能划分上同英语一样，也可以分为陈述句、疑问句、祈使句、感叹句等。 His idea is that we clean the floor first.他的意见是我们先清扫地板。（英语中that 引导的是一个表语从句，而汉语中"我们先清扫地板"只是一个主谓结构（词组）作宾语。） 其次，英汉两种语言在句序上也有一定的差异，如英语简单句的句序一般是"主语+谓语+宾语+状语"，而汉语单句的则一般是"主语+状语+谓语+宾语"，例如： I woke up in the middle of night.我在半夜里醒了。 英语句子中如出现多个状语，一般按"方式状语+地点状语+时间状语"的次序来排列，地点状语或时间状语之间的排列顺序一般是从小到大；而在汉语句中却常相反。例如： (1) They played chess in high spirits at the club yesterday. 他们昨天在俱乐部高兴地下棋。 (2) She lives at 34 Rue Temple, Geneva, Switzerland. 她住在瑞士日内瓦唐普尔大街34号。 英语的定语既可前置、又可后置，而汉语的则只能前置。例如： useful books有用的书a man of fifty years old五十岁的人 除表示目的、结果或程度分句的句序与汉语的大体相同外，英语主从复合句中的从句一般既可置于句首，又可置于句末，而汉语复句中的对等句子成分却常置于句首。如：

总线协议及SPI时序图详解

SPI总线协议及SPI时序图详解 SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简 SPI是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，上升沿发送、下降沿接收、高位先发送。 上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。 下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。 假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x5一遍(假设上升沿发送数据)。 --------------------------------------------------- 脉冲主机sbuff 从机sbuff sdi sdo --------------------------------------------------- 0 00-0 10101010 01010101 0 0 --------------------------------------------------- 1 0--1 0101010x 10101011 0 1 1 1--0 0101010010101011 0 1 --------------------------------------------------- 2 0--1 1010100x 01010110 1 0 2 1--0 1010100101010110 1 0 ---------------------------------------------------

基于verilog的SPI设计

武汉理工大学本科学生毕业设计（论文）开题报告

目录 摘要.................................................................................. I Abstract ............................................................................. II 1 绪论.. (3) 1.1课题研究背景 (3) 1.2 SPI研究目的及意义 (4) 1.3 本章小结 (4) 2 SPI原理分析 (5) 2.1 SPI介绍 (5) 2.2 SPI工作模式 (6) 2.3 SPI传输模式 (6) 2.4 SPI协议 (7) 2.5 本章小结 (8) 3 方案论证 (10) 3.1在51系列单片机系统中实现 (10) 3.2 用可编程逻辑器件设计SPI (11) 3.3 本章小结 (11) 4 SPI的电路设计 (12) 4.1 SPI设计系统的功能 (12) 4.2 SPI各部分具体实现 (12) 4.2.2 SPI系统中所用的寄存器 (13) 4.2.3 SPI速率控制 (14) 4.2.4 SPI控制状态机 (14) 4.2.5 SPI程序设计流程图 (15) 4.3 SPI仿真及开发板上调试验证分析 (16) 4.3.1 仿真分析 (16) 4.3.2开发板上调试 (18) 4.4 本章小结 (20) 5 论文总结 (21) 致谢 (22) 参考文献 (23) 附录1 (24) 附录2 (28)

摘要 随着专用集成电路（ASIC)设计技术的进步以及超大规模集成电路（VLSI)工艺技术的飞速发展，以及其价格的日益降低，采用FPGA编程的硬件电路来实现诸如SPI接口也日益切实可行，相对软件实现具有更好的优点。SPI接口是一种常用的标准接口，由于其使用简单方便且节省系统资源，很多芯片都支持该接口，SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间等等。 由于SPI接口是一种事实标准，并没有标准协议，大部分厂家都是参照Motorola的SPI接口定义来设计的，但正因为没有确切的版本协议，不同厂家产品的SPI接口在技术上存在一定的差别，容易引起歧义，有的甚至无法互联（需要用软件进行必要的修改）。本文基于一种使用较为普遍的协议来进行设计，并参照Motorola公司的MC68HC11A8单片机中的SPI模块定义来设计的简化的SPI接口，用Verilog语言进行编写设计，并在ISE 软件上进行设计仿真，并在基于Xlinx公司的Spartan-3E芯片的Digilent公司出品的Nexys2开发板上用在线逻辑分析仪chipscope进行板上调试验证观察结果，并完成实现功能，并具有一些独创性的设计。 关键词：FPGA Verilog SPI协议 chipscope ISE

veriolg实现spi总线

从机模块slave_spi.v连接有ram，模拟CA T25010芯片存储数据，用rden,wren,data,address 进行通信，CAT25010芯片具体通信协议可参考起使用说明。 module slave_spi(clk,rst,cs,sck,si,so,rden,wren,data,address,data_send); input clk,rst,cs,sck; input si; input [7:0] data_send; //读取外部ram的数据，用于发送 output rden,wren; output [7:0] data; //写入外部ram的数据 output [7:0] address; //写入外部ram的数据的地址 output so; reg rden,wren; reg [7:0] data; reg [7:0] address; reg [7:0] data_in; reg [7:0] addr_in; reg [7:0] data_send_buff; reg so_buff,link_so; reg [4:0] s_state; reg [3:0] read_state; reg [7:0] opecode; reg [3:0] readin_bit; wire so; assign so = link_so? so_buff:1'bz; parameter read_code=8'b0000_0011, write_code=8'b0000_0010; parameter idle=5'b00001, s_opecode=5'b00010, s_address=5'b00100, s_write=5'b01000, s_read=5'b10000; parameter bit7=4'b0010, bit6=4'b0011,

单片机软件模拟SPI接口—加深理解SPI总线协议

SPI — SPI SPI(Serial Peripheral Interfacer ) SPI RAM EEPROM FlashROM A D D A LED LED I O UART SPI I O SPI I O AT89C205l SPI EEPROM 93CA6 1 I O SPI 93C46 SPI 93CA6 SPI 4 I O (SK) DO DI CS (MSB) (LsB) 93C46 SPI 2

SPI SPI AT89C2051 SPI 1 AT89C2051 EEPROM 93C46 P1 0 SPI SDO P1 2 SPI SCK P1 3 SPI SCS P1 1 SPI SDI P1 2(SCK) 0( ) AT89C2051 P1 0 1 (1) 2 (10) 6 (A5A4A3A2A1A0) P1 1 1 (0) l6 ( ) AT89C2051 P1 0 1 (1) 2 (01) 6 (A5A4A3A2A1A0) P1 0 l6 ( ) (WEN)) 1 (1) 2 (00) 6 (11XXXX) (WDS)) 1 (1) 2 (00) 6 (00XXXX) C51 SPI // I/O sbit SDO=P1^0 sbit SDI=P1^1 sbit SCK=P1^ 2 sbit SCS=P1^3 sbit ACC_7= ACC^7 unsigned int SpiRead(unsigned char add) { unsigned char i unsigned int datal6 add&=0x3f /*6 */ add |=0x80 /* l0*/ SDO=1 /* 1 */ SCK=0 SCK=1 for(i=0 i<8 i++)/* */ { if(add&0x80==1) SDO=1 else SDO=0 SCK=0 /* */ SCK=1 add<<= 1 } SCK=1 /* 1 */

【SoCVista】SPI总线接口的SOPC模块设计与实现

SPI 总线接口的SoPC 模块设计与实现 廖彬彬,张福洪,尚俊娜 (杭州电子科技大学通信工程学院　浙江杭州　310018) 摘　要:SPI 总线接口是Motorola 公司提出的一种全双工的同步串行外设通信接口,用于连接微处理器和各种外围设备。可编程片上系统是Altera 公司提出的一种灵活、高效的SoC 解决方案,So PC 模块间的互联使用了Avalon 交换式总线。基于Avalon 交换式总线接口规范,利用Verilog HDL 硬件描述语言实现SPI 总线接口的硬件设计,编写SPI 接口模块在 N IOS Ⅱ系统中的驱动程序。在Modelsim 中对SPI 接口的硬件设计进行功能和时序仿真;在FP GA 开发板上构建了实际的N IOS Ⅱ系统,验证SPI 接口的So PC 模块;仿真和验证结果正确,满足设计要求。 关键词:可编程片上系统;串行外设接口;Verilog 硬件描述语言;FP GA ;N IOS Ⅱ 中图分类号:TN402;TP302 文献标识码:B 文章编号:10042373X (2008)022013204 Design and Implement of SoPC Modular for SPI Bus Interface L IAO Binbin ,ZHAN G Fuhong ,SHAN G J unna (School of Communication Engineering ,Hangzhou Dianzi University ,Hangzhou ,310018,China ) Abstract :Serial peripheral interface bus is a synchronous serial data link standard designed by Motorola which operates in full duplex mode ,it allows communication between micro processor and peripheral devices.So PC (System on Programmable Chip )is a kind of flexible and high performance SoC solution designed by Altera.The So PC system interconnect fabric is Aval 2on switch fabric.The SPI interface based on Avalon switch fabric using Verilog HDL (Hardware Description Language )is de 2signed and implemented.And then a device driver of SPI interface modular for NIOS Ⅱsystem is written.The f unction and timing simulation in Modelsim are also presented.A prototype N IOS Ⅱsystem on FP GA development board is built to verify this modular.Results of simulation and verification satisfy the design requirement. K eywords :system on programmable chip ;serial peripheral interface ;Verilog HDL ;FP GA ;N IOS Ⅱ 收稿日期:2007207231 1　引　言 可编程片上系统(System on Programmable Chip , So PC )是Altera 公司提出的一种灵活、高效的SoC 解决方 案,是一种特殊的嵌入式微处理器系统,他是将软件和硬件集成到单个可编程逻辑器件平台中,同时获得软件的灵活性以及硬件的高性能优势,并且他是可编程系统,具有灵活的设计方式,可裁减、可扩充、可升级,并具备软硬件在系统可编程的功能。 SPI 总线接口(Serial Peripheral Interface )是Motorola 公司提出的一种全双工的同步串行外设通信接口,用于连接微处理器和各种外围设备,是一种3线总线结构,接口信号线少,实现简单,应用非常广泛。 本文给出的是通过Verilog HDL 硬件描述语言实现 SPI 总线的So PC 模块设计,并编写该模块在NIOS Ⅱ系 统中的驱动程序。 2　SPI 总线接口与Avalon 交换式总线简介2.1　SPI 总线接口 SPI 总线接口最早由Motorola 公司提出,他是一种全 双工的同步串行外设通信接口,用于连接微处理器和各种外围设备。SPI 接口一般由4根信号线组成,1根串行时钟线(SCL K )、2根数据线主机输入/从机输出线(MISO )和主机输出/从机输入线(MOSI ),还有一根是低电平有效的从机选择线(SS )。 SPI 接口总线上的数据传送是通过串行时钟SCL K 进行同步。SCL K 信号由SPI 主机端产生,通过串行时钟线(SCL K )传到SPI 从机,从而实现串行数据的同步传送。 MISO 和MOSI 的功能取决于其是作为主机还是从机。 当作为主机时,MISO 是输入,MOSI 是输出,作为从机时刚好相反。其应用通常是一个SPI 主机连接一个或多个 SPI 从机。 SPI 接口的数据传输有4种不同的传输模式,由SPI 控制寄存器中CPOL 和CP HA 位来选择当前传输模式, 如表1所示。 3 1

SPI通信协议(SPI总线)学习

SPI通信协议（SPI总线）学习 各位读友大家好！你有你的木棉，我有我的文章，为了你的木棉，应读我的文章！若为比翼双飞鸟，定是人间有情人！若读此篇优秀文，必成天上比翼鸟！ SPI通信协议（SPI总线）学习1、什么是SPI？SPI是串行外设接口(Serial Peripheral Interface)的缩写。是Motorola 公司推出的一种同步串行接口技术，是一种高速的，全双工，同步的通信总线。2、SPI优点支持全双工通信通信简单数据传输速率块3、缺点没有指定的流控制，没有应答机制确认是否接收到数据，所以跟IIC总线协议比较在数据可靠性上有一定的缺陷。4、特点1）：高速、同步、全双工、非差分、总线式2）：主从机通信模式5、协议通信时序详解1）：SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。(1)SDO/MOSI –主设备数据输出，从设备数据输入;(2)SDI/MISO –主设备数据输入，从设备数据输出;(3)SCLK –时钟信号，由主设备产生;(4)CS/SS –从设备使能信号，由主设备控制。当有多个从设备的时候，因为每个从设备上都有一个片选引脚接入到主设备机中，当我们的主设备和某个从设备通信时将需要将从设备对应的片选引脚电平拉低或者是拉高。2）：需要说明的是，我们SPI通信有4种不同的模式，不

同的从设备可能在出厂是就是配置为某种模式，这是不能改变的；但我们的通信双方必须是工作在同一模式下，所以我们可以对我们的主设备的SPI模式进行配置，通过CPOL（时钟极性）和CPHA（时钟相位）来控制我们主设备的通信模式，具体如下：Mode0：CPOL=0，CPHA=0Mode1：CPOL=0，CPHA=1Mode2：CPOL=1，CPHA=0Mode3：CPOL=1，CPHA=1时钟极性CPOL 是用来配置SCLK的电平出于哪种状态时是空闲态或者有效态，时钟相位CPHA是用来配置数据采样是在第几个边沿：CPOL=0，表示当SCLK=0时处于空闲态，所以有效状态就是SCLK处于高电平时CPOL=1，表示当SCLK=1时处于空闲态，所以有效状态就是SCLK处于低电平时CPHA=0，表示数据采样是在第1个边沿，数据发送在第2个边沿CPHA=1，表示数据采样是在第2个边沿，数据发送在第1个边沿例如：CPOL=0，CPHA=0：此时空闲态时，SCLK处于低电平，数据采样是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在上升沿，数据发送是在下降沿。CPOL=0，CPHA=1：此时空闲态时，SCLK 处于低电平，数据发送是在第1个边沿，也就是SCLK由低电平到高电平的跳变，所以数据采样是在下降沿，数据发送是在上升沿。CPOL=1，CPHA=0：此时空闲态时，SCLK处于高电平，数据采集是在第1个边沿，也就是SCLK由高电平到低电平的跳变，所以数据采集是在下降沿，数据发送是在上升沿。CPOL=1，CPHA=1：此时空闲态时，SCLK处于高电平，数据发送是在第

翻译层次 词语层

语言可以分为不同的层次。划分层次的目的在于对语言进行科学有效的语法和语义分析。不过就翻译过程而言，译者的视点通常落在词语、句子、段落、篇章这四个层次上，因为两种语言的对等转换、不对等转换、跨层次转换主要集中在这些层面上。 一、词语层 词语是语言大厦的一块块砖石。翻译过程中要想正确理解和传递句子或篇章的意义，英汉词语是不可忽视的对比和分析对象。这里所说的词语是指我们常说的词（word）和词组（phrase）。而对比和分析英汉词语主要从语法和词义两个角度来进行。 （一）从语法角度来看 从语法角度来对比和分析英汉词语，我们可看出：英语和汉语有着大致相同的词类，实词中都有名词、动词、形容词、副词、代词、数词，虚词中都有介词和连词。两种语言中也都有象声词，所不同的是英语中有冠词，而汉语中有量词和语气词。不同的词类在句中充当不同的句子成分或起不同的语法作用。在语内交际过程中，英汉两种语言的词类（词性）均会经常发生转换（语内转换）：名词有时会变成动词，动词有时也可转作名词，如汉语中的"热爱学习（名词）"和"学习（动词）文件"，英语中的"I study（动词）"和"English study（名词）"等。在翻译过程中，英汉两种语言有时可无词类转换，但更多的时候则常伴有词类转换（语际转换），如： （1）He is a teacher of English.（他教英语。）（名词转成动词） （2）He is physically weak.他身体很弱。（副词转成名词） （3）She was gazing across the sea, apparently ignorant of him.她正在眺望大海，显然没有看见他。（形容词转成动词） （4）The road to development is long but we are firmly on it.发展的道路是漫长的，但是我们已经坚定地走上这条道路。（介词转成动词） （5）In fact, the Lexicographer's name was always on the lips of this majestic woman, and a visit he had paid to her was the cause of her reputation and her fortune.这位威风凛凛的女人嘴边老是挂着字汇学家的名字，原来他曾经拜访过她一次，从此使她名利双收。（名词词组转成名词词组，名词词组转成主谓词组） 词语的转换有时还会超越同一语言层次，即与其他语言层次转换，例如： （1）They have not done so well ideologically, however, as organizationally.但是，他们的思想工作没有他们的组织工作做得好。（副词转成名词词组） （2）Angola was the most identifiable trouble spot in South West Africa.安哥拉是西南非洲的麻烦之地，这是大家最容易看得出来的。（形容词转成分句） （二）从词义角度来看

SPI总线协议SPI时序图详解

SPI总线协议及SPI时序图详解 SPI是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 下面为一种情况例举： 上升沿发送、下降沿接收、高位先发送。 上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。 下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。 假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x55 (01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。 --------------------------------------------------- 脉冲主机sbuff 从机sbuff sdi sdo --------------------------------------------------- 0 00-0 10101010 01010101 0 0 --------------------------------------------------- 1 0--1 0101010x 10101011 0 1 1 1--0 0101010010101011 0 1 --------------------------------------------------- 2 0--1 1010100x 01010110 1 0 2 1--0 1010100101010110 1 0 --------------------------------------------------- 3 0--1 0101001x 10101101 0 1 3 1--0 0101001010101101 0 1 --------------------------------------------------- 4 0--1 1010010x 01011010 1 0 4 1--0 1010010101011010 1 0 --------------------------------------------------- 5 0--1 0100101x 10110101 0 1 5 1--0 0100101010110101 0 1 --------------------------------------------------- 6 0--1 1001010x 01101010 1 0 6 1--0 1001010101101010 1 0 --------------------------------------------------- 7 0--1 0010101x 11010101 0 1 7 1--0 0010101011010101 0 1 --------------------------------------------------- 8 0--1 0101010x 10101010 1 0 8 1--0 01010101 10101010 1 0 这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。 SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数

SPI总线协议

原文：SanDisk Secure Digital Card - Product Manual Version 2.2 （Document No. 80-13-00169 September 2004）第5章 SPI总线协议译者：醇酒。请尊重我的劳动，勿抄袭和修改本文中的内容，若文中翻译有不妥之处，请Email：chunjiu○https://www.wendangku.net/doc/7514448154.html,处指正，不胜感激！ SD卡规格书第五章 SPI总线协议 译者注：

SPI总线协议目录 5.1. SPI总线协议 5.1.1. 模式选择 5.1.2. 总线传送保护 5.1.3. 数据的读取 5.1.4. 数据写入 5.1.5. 擦除和写保护处理 5.1. 6. 读取CID/CSD寄存器 5.1.7. 复位顺序 5.1.8. 时钟控制 5.1.9. 错误条件 5.1.9.1. CRC和无效指令 5.1.9.2. 读取、写入和擦除的超时情形 5.1.10.存储器阵列分布 5.1.11. 卡的锁定/解锁 5.1.12. 特殊用途的命令集 5.1.13. 版权保护命令集 5.2. SPI命令设置 5.2.1. 命令格式 5.2.2. 命令类 5.2.2.1. 详细的命令描述 5.2.3.应答 5.2.3.1 R1 的格式 5.2.3.2. R1b的格式 5.2.3.3. R2的格式 5.2.3.4. R3 的格式 5.2.3.5. 数据应答 5.2.4. 数据标记 5.2.5.数据错误标记 5.2. 6. 清除状态位 5.3. 卡寄存器 5.4. SPI总线时序图解 5.4.1. 命令 / 应答 5.4.2. 数据读取 5.4.3. 数据写入 5.4.4. 时钟数值 5.5. SPI 电气接口 5.6. SPI总线操作条件（环境） 5.7.总线时钟 附录： 英文特殊命令表 英文通用命令表 存储器阵列图 产品规格表 主控制器设计参考（简介，无实际内容）

FPGA设计中DAC7512控制的Verilog实现

FPGA设计中DAC7512控制的Verilog实现 一，概述 DAC7512是一个12-BIT，串行接口的DAC。低功耗，RAIL-TO-RAIL输出，SOT23-6封装。3线串行端口最高工作频率可以达到30MHZ，并兼容SPI，QSPI，MICROWIRE等总线。 DAC7512没有专用的基准电压输入，直接把VDD和GND作为基准电压，12BIT的分辨率，其输出电压为VOUT = VDD * D/4096。其中D是12BIT电压数值。 SOT23-6封装的DAC7512的引脚图如下。 DAC7512具有3线串行端口，其信号定义如下所示： 对DAC7512来讲，在总线上只会接收控制器发出的16BIT的数字信号（2BIT 无效数据，2bit控制数据和12bit（信号幅值数据）。所以对于控制器来讲，在总线操作上，只需要串行写这一种操作。 总线串行写操作在SYNC的下降沿开始。16 bit的数据在SCLK的下降沿被依次送入到DAC7512内部的移位寄存器中。从功耗的角度上讲，如果SYNC在空闲状态保持低电平，则有利于功耗的降低，但从总线操作的角度上讲，需要SYNC的下降沿来启动一次传输。

下面的图和表是总线操作的时序要求： 二，总线控制器的设计 根据总线控制器的特性，采用状态机来实现总线控制器的设计。从上面DAC7512的操作时序上来看，用一个三状态的状态机实现总线控制器是比较好的选择。在系统初始化或者没有数据传输时，系统处于空闲状态（DAC_IDLE），为了降低功耗，在这个状态下，SYNC信号为低电平；当有数据需要传输时，先进入DAC_PRE状态，在这个状态下，使SYNC信号为高电平，DAC_PRE状态保持的时间最短为SYNC需要保持为高电平的时间，即上图的T8，在VDD为3.6V~5.5V的时候，为33ns；当DAC_PRE状态结束时，进入DAC_DATA状态，在这个状态下，依次把16bit数据送到总线上去。

(完整版)英语长句子翻译技巧

英语长句子翻译技巧 对于每一个英语句子的翻译, 并不只是使用一种翻译方法, 而是多种翻译方法的综合运用, 这在英语长句的翻译中表现得尤为突出。长句在科技性的文体中的出现极为频繁, 因此也就成为研究生入学考试的重点, 通过对近年来试题的 分析我们可以看出, 所考查的绝大多数划线的部分都是长句。在翻译长句时, 首先，不要因为句子太长而产生畏惧心理，因为，无论是多么复杂的句子，它都是由一些基本的成分组成的。其次要弄清英语原文的句法结构, 找出整个句子的中心内容及其各层意思, 然后分析几层意思之间的相互逻辑关系, 再按照汉语的 特点和表达方式, 正确地译出原文的意思, 不必拘泥于原文的形式。 英语长句的分析 一般来说, 造成长句的原因有三方面: (1) 修饰语过多;(2) 并列成分多; (3) 语言结构层次多。在分析长句时可以采用下面的方法: (1) 找出全句的主语、谓语和宾语, 从整体上把握句子的结构。 (2) 找出句中所有的谓语结构、非谓语动词、介词短语和从句的引导词。 (3) 分析从句和短语的功能, 例如, 是否为主语从句, 宾语从句, 表语从 句等,若是状语, 它是表示时间、原因、结果、还是表示条件等等)。 (4) 分析词、短语和从句之间的相互关系, 例如, 定语从句所修饰的先行词是哪一个等。 (5) 注意插入语等其他成分。 (6) 注意分析句子中是否有固定词组或固定搭配 英语习惯于用长的句子表达比较复杂的概念, 而汉语则不同,常常使用若干短句, 作层次分明的叙述。因此, 在进行英译汉时, 要特别注意英语和汉语之间的差异, 将英语的长句分解, 翻译成汉语的短句。在英语长句的翻译过程中, 我们一般采取下列的方法。 (1) 顺序法。当英语长句的内容的叙述层次与汉语基本一致时, 可以按照英语原文的顺序翻译成汉语。 （2) 逆序法。英语有些长句的表达次序与汉语表达习惯不同, 甚至完全相反, 这时必须从原文后面开始翻译。 (3)分句法。有时英语长句中主语或主句与修饰词的关系并不十分密切, 翻译时可以按照汉语多用短句的习惯, 把长句的从句或短语化成句子, 分开来 叙述,为了使语意连贯, 有时需要适当增加词语。 (4) 综合法。上面我们讲述了英语长句的逆序法、顺序法和分句法, 事实上,在翻译一个英语长句时, 并不只是单纯地使用一种翻译方法, 而是要求我们把各种方法综合使用, 这在我们上面所举的例子中也有所体现。尤其是在一些情况下, 一些英语长句单纯采用上述任何一种方法都不方便, 这就需要我们的 仔细分析, 或按照时间的先后,或按照逻辑顺序, 顺逆结合, 主次分明地对全句进行综合处理,以便把英语原文翻译成通顺忠实的汉语句子。

SPI协议的简单实例说明

SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。这样就完成里一个spi时序。 例子： 假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据 这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。其中ss引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来！！

SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如P89LPC900. SPI，是一种高速的，全双工，同步的通信总线，其工作模式有两种：主模式和从模式，无论那种模式，都支持 3Mbit/s的速率，并且还具有传输完成标志和写冲突保护标志。到目前为止，我使用过的具有SPI总线的器件，就是存储芯片Eprom：at25128，在使用过程中，发现的确是有这种总线的优点。下面以P89LPC900单片机的SPI总线来解释SPI总线的通用使用规则。 LPC900单片机的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及/SS，其中SPICLK是整个SPI总线的公用时钟，MOSI、MISO作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO是主机的输入，从机的输出。/SS 是从机的标志管脚，在互相通信的两个SPI总线的器件，/SS管脚的电平低的是从机，相反/SS管脚的电平高的是主机。在一个SPI通信系统中，必须有主机。 SPI总线可以配置成单主单从，单主多从，互为主从。今以互为主从模式作为讲解： 要进行SPI互为主从操作，必须遵照以下步骤： 1 对A、B进行初始化，均设为主机（需要进行以下操作）。 a) SPI端口初始化为准双向。 b) SPCTL配置为0x50，SSIG=0，SPEN=1，MSTR=1。 c) 清除SPSTAT中的SPIF及WCOL标志位为0。

SPI串行总线接口的Verilog实现

SPI串行总线接口的Verilog实现 摘要：集成电路设计越来越向系统级的方向发展,并且越来越强调模块化的设计。SPI(Serial Peripheral Bus)总线是Motorola公司提出的一个同步串行外设接口,容许CPU 与各种外围接口器件以串行方式进行通信、交换信息。本文简述了SPI总线的特点,介绍了其4条信号线,SPI串行总线接口的典型应用。重点描述了SPI串行总线接口在一款802.11b芯片中的位置,及该接口作为基带和射频的通讯接口所完成的功能,并给出了用硬件描述语言Verilog HDL 实现该接口的部分程序。该实现已经在Modelsim 中完成了仿真, 并经过了FPGA 验证, 最后给出了仿真和验证的结果。 在SOC设计中,利用EDA 工具设计芯片实现系统功能已经成为支撑电子设计的通用平台.并逐步向支持系统级的设计方向发展。而且,在设计过程中,越来越强调模块化设计。 SPI总线是Motorola公司提出的一个同步串行外设接口,具有接口线少、通讯效率高等特点。本文给出的是利用Verilog HDL实现的SPI总线模块,该模块是802.11b无线局域网芯片中一个子模块,该模块完成了芯片中基带(base band)与RF的通讯工作. 1 SPI总线接口概述 SPI(Serial Parallel Bus)总线是Motorola公司提出的一个同步串行外设接口,允许CPU 与各种外围接口器件(包括模/数转换器、数/模转换器、液晶显示驱动器等)以串行方式进行通信、交换信息。他使用4条线：串行时钟线(SCK)、主机输入/从机输出线(MISO)、主机输出/从机输入线(MOSI)、低电平有效的使能信号线(CS)。这样,仅需3～4根数据线和控制线即可扩展具有SPI接口的各种I/O 器件其典型结构如图1所示。 SPI总线具有以下特点： (1)连线较少,简化电路设计。并行总线扩展方法通常需要8根数据线、8～16根地址线、2～3根控制线。而这种设计,仅需4根数据和控制线即可完成并行扩展所实现的功能。 (2)器件统一编址,并与系统地址无关,操作SPI独立性好。 (3)器件操作遵循统一的规范,使系统软硬件具有良好的通用性。 2 SPI总线接口的设计与实现 该模块是802.1lb无线局域网芯片中的一子模块,其在芯片中的位置如图2所示。

翻译的四个层次

翻译的四个层次 在阅读和分析原文以后，关键的问题就是如何忠实地表达原文的意思了。按照英国翻译理论家纽马克(1988)的观点，在表达的过程中，译者必须在四个层次上对原文和译文负责。即文本层次，所指层次，粘着层次和自然层次。 1 文本层次 文本层次指原文的字面意义。这是译者首先关注的层次，因为任何翻译都不能离开原文。原文是翻译活动的起点，也是终点。所谓译者必须对原文负责，在某种意义上说，就是对原文的字面意义负责。人们常说，同一个意思，可以有几种不同的表达方法，这里所说的“表达方法”指的就是字面意义。这种说法固然有一定的道理，但是我们还应该看到原文作者之所以用这种而不是那种表达方法来表示某种意思，是有一定道理的。换句话说,这两种表达方法还是有一定区别的。例如，同一句话，用主动语态还是被动语态。直接引语还是间接引语，有时候差别是很大的。词汇的选择也是如此。在英语和汉语中，大多数词汇都有同义词或近义词。在一定的语境中，原文作者最后采纳的那个词，和它的同义词也肯定是有区别的。因此，我们在翻译时，不妨想一想：原文作者为什么用某种结构或某个特定的词而没有用其他相近的结构或词？这对理解和表达都是非常重要的。要忠实原文，既不能把原文作者没有说的或不想说的说出来，也不能把原文中的结构或词汇随便用相近的结构或同义词换掉。不然的话，只抓住原文的大意，便信马由缰，难免会离题太远。 当然，由于英汉两种语言分属印欧语系和汉藏语系，且受各自国家的文化影响甚深，在语音、语法和词汇各方面都有着很大的差别。如果死扣原文，完全按原文的字面意义逐字翻译，就可能产生不符合译入语习惯的，甚至错误的句子来。 在文本层次上，译者更需要把握好原文的意思。有时候，原文的字面意义并不是很清楚。译者必须透过这层文字的迷雾，看清楚真实的画面，并用译入语文字把它们描绘出来。这时，由于两种语言的差异，译入语的文字和原文就可能会有一定的距离。在汉译英时，我们常常以为自己在理解上不会出问题，但事实并非如此。在翻译实践中，我们甚至往往会发现很幼稚的理解错误。总之，在表达这个环节上，译者不仅要充分尊重原文的字面意义，更要忠实地用译入语重构原文的意义。 2 所指层次 所指层次指译者对原文所指意义的把握。原文中晦涩、隐含的弦外之音，需要译者透过文字的迷雾看清楚真实的内涵。原文说东，译文不能说西，这是翻译的标准起码要求。但是，有时候原文的字面意义并不是很清楚，译者必须透过这层文字的迷雾，看清楚真实的画而，并用译入语把它们准确地描绘出来。这时，由于两种话言的差异，译入语的文字和原文就可能会有一定的距离。 3 粘着层次 粘着指语篇中句子的衔接。每一种语言都有自己独特的衔接方式，衔接方式实际反映了本族语说话者独特的思维方式，在翻译社不能完全照搬原文的衔接方式，而必须在充分理解原文的基础上，用地道的译入语的衔接方式去组织译文。语言的衔接方式反映了本族语说者的独特的思维方式。因此粘着层次主要指在段

spi总线协议英文版

竭诚为您提供优质文档/双击可除spi总线协议英文版 篇一：spi总线协议及spi时序图详解 spi总线协议及spi时序图详解 spi是一个环形总线结构，由ss(cs)、sck、sdi、sdo 构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 下面为一种情况例举： 上升沿发送、下降沿接收、高位先发送。 上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。 下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。 假设主机和从机初始化就绪：并且主机的 sbuff=0xaa(10101010)，从机的sbuff=0x55(01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。 ---------------------------------------------------

脉冲主机sbuff从机 sbuffsdisdo--------------------------------------------------- 000-0101010100101010100--------------------------------------------------- 10--10101010x1010101101 11--0010101001010101101--------------------------------------------------- 20--11010100x010******* 21--0101010010101011010--------------------------------------------------- 30--10101001x1010110101 31--0010100101010110101--------------------------------------------------- 40--11010010x010******* 41--0101001010101101010---------------------------------