实验二 卷积码编码及译码实验
实验二卷积码编码及译码实验
一、实验目的
通过本实验掌握卷积编码的特性、产生原理及方法，卷积码的译码方法，尤其是维特比译码的原理、过程、特性及其实现方法。
二、实验内容
1、观察NRZ基带信号及其卷积编码信号。
2、观察帧同步信号的生成及巴克码的特性。
3、观察卷积编码信号打孔及码速率匹配方法。
4、观察接收端帧同步过程及帧同步信号。
5、观察译码结果并深入理解维特比译码的过程。
6、观察随机差错及突发差错对卷积译码的影响。
三、基本原理
1、卷积码编码
卷积码是一种纠错编码，它将输入的k个信息比特编成n个比特输出，特别适合以串行形式进行传输，时延小。卷积码编码器的形式如图17-1所示，它包括：一个由N段组成的输入移位寄存器，每段有k段，共Nk个寄存器；一组n个模2和相加器；一个由n级组成的输出移位寄存器,对应于每段k个比特的输入序列,输出n个比特。
图17-1 卷积编码器的一般形式
由图17-1可以看到，n个输出比特不仅与当前的k个输入信息有关,还与前（N-1）k个信息有关。通常将N称为约束长度（有的书中也把约束长度定为nN或N-1）。常把卷积码
记为：（n 、k 、N ），当k =1时，N -1就是寄存器的个数。编码效率定义为：
/c R k n =
(17-1)
卷积码的表示方法有图解表示法和解析表示法两种：解析法，它可以用数学公式直接表达，包括离散卷积法、生成矩阵法、码生成多项式法；图解表示法，包括树状图、网络图和状态图（最的图形表达形式）三种。一般情况下，解析表示法比较适合于描述编码过程，而图形法比较适合于描述译码。 （1）图解表示法 （2）解析法
下面以（2，1，3）卷积编码器为例详细讲述卷积码的产生原理和表示方法。（2，1，3）卷积码的约束长度为3，编码速率为1/2，编码器的结构如图17-2所示。
j
j
图17-2 （2,1,3）卷积编码器
这里我们主要介绍码多项式法。我们可以用多项式来表示输入序列、输出序列、编码器中移位寄存器与模2和的连接关系。
为了简化，仍以上述（2，1，3）卷积码为例，例如输入序列1011100…可表示为
()2341M x x x x =++++
(17-2)
在一般情况下，输入序列可表示为
()231234M x m m x m x m x =++++
(17-3)
这里m 1，m 2，m 3，m 4…为二进制表示（1或0）的输入序列。x 称为移位算子或延迟算子，它标志着位置状况。
我们可以用多项式表示移位寄存器各级与模2加的连接关系。若某级寄存器与模2加相连接，则相应多项式项的系数为1；反之，无连接线时的相应多项式项系数为0，以图17-2编码器为例，相应的生成多项式为
()()2
12
211g x x x
g x x
=++???=+?? (17-4)
利用生成多项式与输入序列多项式相乘，可以产生输出序列多项式，即得到输出序列。
()()()()()
2342
11234345245646
1111P x M x g x x x x x x x x x x x x x x x x x x x x ==+++++=+++++++++++=+++ (17-5)
()()()
()()
2234211P x M x g x x x x x ==++++ (17-6)
对应的码组为
()()
()()()()
461135622121110010111001011,11,10,00,01,10,01,11P x x x x p P x x x x p P p p =+++?==+++?=== (17-7)
2、卷积码译码
卷积码的译码方法有两类：一类是大数逻辑译码,又称门限译码；另一类是概率译码，概率译码又能分为维特比译码和序列译码两种。门限译码方法是以分组理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差。这里我们主要介绍维特比译码。
维特比（Viterbi ）译码和序列译码都属于概率译码。当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度更快。维特比译码算法，以后简称VB 算法。
采用概率译码的一种基本想法是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列做为发送序列。如果发送L 组信息比特对于(,)n k 卷积码来说，可能发送的序列有2kL 个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L 较大时，使得译码器难以实现。VB 算法则对上述概率译码（又称最大似然解码）做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL 条路径（序列），而是接收一段，计算和比较一段，选择一段有最大似然可能的码段，从而达到整个码序列是一个有最大似然值的序列。
下面将用图17-2的（2，1，3）卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图17-5所示。维特比译码需要利用图来说明译码过程。根据前面的画网格的例子，读者可检验和画个该码网格图如图17-4所示。该图设输入信息数目L=5，所以画有L+N=8个时间单位（节点）。这里设编码器从a 状态开始运作。该网格图的每一条路径都对应着不同的输入信息序列。由于所有的可能输入信息序列共有2kL 个，因而网格图中所有可能路径也有2kL 条。这里节点
a=00,b=01,c=10,d=11。
设输入编码器的信息序列为(1 1 0 1 1 0 0 0 ),则由编码器输出的序列Y=(1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 ),编码器的状态转移路线为abcdbdca。若收到的序列R=（0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 ），对照网格图来说明维特比译码的方法。
由于该卷积码的约束长度为6位，因此先选择接收序列的前6位序列
R=（0 1 0 1 0 1）
1
同到达第3时刻可能的8个码序列（即8条路径）进行比较，并计算出码距。该例中到达第3时刻a点的路径序列是（0 0 0 0 0 0）和（1 1 1 0 1 1 ），它们与
R的距离分别是3和4；到
1
达第3时刻b点的路径序列是（0 0 0 0 1 1）和（1 1 1 0 0 0），它们与
R的距离分别是3和4，
1
到达第3时刻c点的路径序列是（0 0 1 1 1 0）和（1 1 0 1 1 0），与
R的距离分别是4和1；
1
到达第3时刻d点的路径序列是（0 0 1 1 0 1）和（1 1 0 1 1 0），与
R的距离分别是2和3。
1
上述每个节点都保留码距较小的路径为幸存路径，所以幸存路径码序列是（0 0 0 0 0 0）、（0 0 0 0 1 1）、（1 1 0 1 0 1）和（0 0 1 1 0 1），如图17-6（a）所示。用与上面类同的方法可以得到第4、5、6、7时刻的幸存路径。需指出对于某一个节点而言比较两条路径与接收序列的累计码距时，若发生两个码距值相等，则可以任选一路径作为幸存路径，此时不会影响最终的译码结果。图17-6（b）给出了第5时刻的幸存路径，读者可自行验证。在码的终了时刻a状态，得到一根幸存路径，如图17-6（c）所示。由此看到译码器输出是'R=（1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0），即可变换成序列（1 1 0 1 1 0 0 0），恢复了发端原始信息。比较'R和R序列，可以看到在译码过程中己纠正了在码序列第1和第7位上的差错。当然，差错出现太频繁，以至超出卷积码的纠错能力，则会发生误纠，这是不希望的。
(a)
(b)
(c)
a b c d a b
c d a b c d
图17-6 维特比译码图解
（a ）第3时刻幸存路径；（b ）第5时刻幸存路径；（b ）第8时刻幸存路径 从译码过程看到，维特比算法所需要的存储量是2N ，在上例中仅为8。这对于约束长度N<10的译码是很有吸引力的。
四、实验原理
1、实验模块简介
本实验需用到基带成形模块、信道编码及交织模块（以下简称编码模块）及信道译码及解交织模块（以下简称译码模块）。 （1）基带成形模块：
本模块主要功能：产生PN31伪随机序列作为信源；将基带信号进行串并转换；按调制要求进行基带成形，形成两路正交基带信号。本实验只用该模块输出的位同步信号作为编码模块的基带信号驱动源。 （2）信道编码及交织模块：
本模块主要功能：产生PN31伪随机序列作为信源，并进行（2，1，4）卷积编码，然后可选择有无块交织，再加上帧同步信号组成成帧数据后输出，输出的码可以选择有无差错、随机差错或突发差错。
（3）信道译码及解交织模块：
本模块主要功能：完成帧同步捕获，同步后取出信息元进行（2，1，4）维特比卷积译码及解交织。
2、实验框图
3、编码输出帧格式
A B C
A：帧同步头，为11位巴克码：11100010010。
B：经卷积编码、打孔后的信息数据，共484位。
C：帧数据补足位，共1位，固定为0。
4、卷积编码生成多项式
本实验采用（2，1，4）卷积编码，生成多项式为：·
G0=x3+x2+1
G1=x3+x2+x+1
5、实验原理
编码时，输入16K时钟信号，经2分频后驱动PN31伪随机码发生器，输出8K速率、一个周期31位的PN码。PN31码每8个周期（248bits）组成一组，加上4个全0尾比特，形成252位一组的数据，经卷积编码后输出504位，然后打孔，每25位打掉一位，即每25位去掉一位，共去掉20位，变为484位（打孔的目的是使数据输出满足速率要求），然后放入数据帧中，形成496位一组的数据包，用16K速率输出。数据包可按实验要求设置随机误码或突发误码。
译码时，首先用滑动相关法捕获帧同步信号，获得帧同步后，取出484位的信息数据，根据打孔算法补上被打掉的数据位，由于被打掉的数据位已无法知道是0还是1，在本实验中全部补为0。经补位后，数据还原为504位一组，送入卷积译码器进行维特比译码，译码完成后输出252位数据，去掉4位尾比特，将248bits数据用8K速率输出，完成译码。
五、实验步骤
1、在实验箱上正确安装基带成形模块（以下简称基带模块）、信道编码及交织模块（以
下简称编码模块）及信道译码及交织模块（以下简称译码模块）。
2、卷积码编码实验。
a﹑用台阶插座线完成如下连接：
* 检查连线是否正确，检查无误后打开电源。
b﹑观察PN31发生器输出信号
用示波器探头分别接编码模块上“BS IN”和“PN31”端信号，观察“PN31”端信
号应为8K伪随机码。
c﹑观察编码输出信号及帧同步信号
用示波器探头分别接编码模块上“编码OUT”及“FS OUT”测试点，观察编码输
出信号及帧同步信号，写出帧同步信号序列。
d﹑观察随机差错和突发差错情况
示波器探头分别接编码模块上“编码OUT”及“ERROR”测试点，并将该模块上
拨码开关“差错”位拨向上，其它位向下，观察随机差错情况（为方便观察，实际
上是伪随机差错）。将拨码开关“差错”、“错型”位拨向上，其它位向下，观察突发差错情况。
e、将编码模块和译码模块上各拨位开关拨向下，关闭实验箱总电源。
3、进行卷积码译码实验。
a﹑保持上面连线不变，用台阶插座线继续连线：
* 检查连线是否正确，检查无误后打开电源。
b、示波器探头分别接译码模块上“编码IN”及“FS OUT”测试点，观察编码输出信
号和帧同步信号。
c﹑对比观察原码和译码后信号
示波器探头分别接译码模块上“译码OUT”及“原码OUT”测试点，比较译码结果是否正确，若发现不正确按编码模块复位键或译码模块复位键即可正确。
d﹑将编码模块上拨位开关“差错”位拨向上，其它位拨下，示波器探头分别接译码模块上“译码OUT”及“原码OUT”测试点，对比观察在随机差错情况下的译码
结果。
e﹑将编码模块上拨位开关“差错”、“错型”位拨向上，其它位拨下，观察在突发差错情况下的译码结果。
f﹑在比较译码结果是否正确时，可借助译码模块上的“ERROR”测试点的信号确定错码位的位置。该测试点的信号指示相对于输入的原码而言哪个位发生了错误，若该点无信号表示没有发现错码。
六、思考题
1、卷积编码后的信号打孔对译码有何影响？
2、为什么要在编码后的信号前加上帧同步头？
移动通信实验线性分组码卷积码实验
实验二抗衰落技术实验（4学时） 1.线性分组码实验 2.卷积码实验 姓名： 学号： 班级： 日期： 成绩：
1、线性分组码实验 一、实验目的 了解线性分组码在通信系统中的意义。 掌握汉明码编译码及其检错纠错原理，理解编码码距的意义。二、实验模块 主控单元模块 2号数据终端模块 4号信道编码模块 5号信道译码模块 示波器 三、实验原理
汉明码编译码实验框图 2、实验框图说明 汉明码编码过程：数字终端的信号经过串并变换后，数据进行了分组，分组后的数据再经过汉明码编码，数据由4bit变为7bit。 注：为方便对编码前后的数据进行对比观测，本实验中加入了帧头指示信号。帧头指示信号仅用于线性分组码编码时将输入信号的比特流进行分组，其上跳沿指示了分组的起始位置。 四、实验步骤 （注：实验过程中，凡是涉及到测试连线改变或者模块及仪器仪表的更换时，都需先停止运行仿真，待连线调整完后，再开启仿真进行后续调节测试。） 任务一汉明码编码规则验证 概述：本项目通过改变输入数字信号的码型，观测延时输出，编码输出及译码输出，验证汉明码编译码规则。 1、登录e-Labsim仿真系统，创建实验文件，选择实验所需模块和示波器。 2、按表格所示进行连线。 3、调用示波器观测2号模块的DoutMUX和4号模块的编码输出TH4编码数据，
6、此时系统初始状态为：2号模块提供32K编码输入数据，4号模块进行汉明码编码，无差错插入模式，5号模块进行汉明码译码。 7、实验操作及波形观测。 0000 0001 0010
0100 0101
0111 1000
卷积码 - 副本
卷积码的维特比译码的性能 专业年级：07级通信工程3班 学号：0706020306 指导教师：李岳衡 姓名: 陈慧 2011-06 中国南京
摘要 本文基于信道编码的基本理论，重点讨论了卷积码的基本概念，对于卷积码的编码的基本理论和技术也进行了详细的阐述。本文的重点是卷积码的viterbi 译码算法的研究。 关键词：卷积码viterbi算法软硬判决误比特率
Abstract This paper discusses the basic theory of channel coding, and two ways of channel coding are expounded. Mainly discusses the basic concept of convolution code for convolution code, the basic theory and technology coding and in detail. This paper focuses on the soft and hard verdict is convolution code viterbi decoding algori Keywords：convolutional channel code vietrbi algorithm soft-decision and hard-decision the error rate
viterbi译码的性能 为了定量的估计卷积码的性能，需要计算出卷积码的错误概率，这种计算比较困难，所以一般只给出卷积码译码错误概率的上限。卷积码的性能由编码方法决定，而实际能否达到该性能还与译码方法有关。在等概的情况下，viterbi算法是最佳的译码方法，所以本节讨论viterbi的软硬判决下卷积码的性能。 估计卷积码性能的方法一般有如下几种： 10可以采用这种方法，但是当误码率比 ①计算机模拟。如果误码率大于6- 较小的时候，计算机计算时间过长，导致无法计算。 ②近似公式计算。 ③估算性能的渐近线公式。如果信噪比越大，则实际的性能离渐近线越近，误差就比较小。 （一）性能影响因素 卷积码的性能受到很多因素的影响，如卷积码的编码中的码率，约束长度，还要受到译码中回溯长度的影响。 1）码率对误码性能的影响 卷积码的码率R=k/n，是卷积码的一个重要参数，当卷积码的码率改变时，系统的误码性能也将随之发生变化。在码率一定的条件下，随着信道噪声的逐渐减小，系统的误比特率也逐渐减小；在信道噪声一定的情况下，改变系统码率时，随着卷积码码率的逐渐提高，系统的误比特率也呈现出增大的趋势，也就是说码率越低，系统的误比特率就越小，误码性能就越好。然而，信道带宽和译码器的复杂性也将相应地增加。对于二进制对称信道，当采用BPSK 调制方式时，通常选取的码率为1/2。 2）约束长度对误码性能的影响 对于码率一定的卷积码，当约束长度N 发生变化时，系统的误码性能也
卷积信号实验报告
信号与系统上机实验报告一连续时间系统卷积的数值计算 140224 班张鑫学号 14071002 一、实验原理 计算两个函数的卷积 卷积积分的数值运算实际上可以用信号的分段求和来实现，即： 如果我们只求当 t = n? t1 是r ( t )的值，则由上式可以得到： ?t足够小时，r(t2)就是e(t)和f(t)卷积积分的数值近似值由上面的公式可 当1 以得到卷积数值计算的方法如下： (1)将信号取值离散化，即以为周期，对信号取值，得到一系列宽度间隔为 的矩形脉冲原信号的离散取值点，用所得离散取值点矩形脉冲来表示原来的连续时间信号； (2)将进行卷积的两个信号序列之一反转，与另一信号相乘，并求积分，所得为t=0时的卷积积分的值。以为单位左右移动反转的信号，与另一信号相乘求积 分，求的t<0和t>0时卷积积分的值； (3)将所得卷积积分值与对应的t标在图上，连成一条光滑的曲线，即为所求卷积积分的曲线。 1
信号与系统上机实验报告一二、处理流程图 三、C程序代码 #include"stdafx.h" #include"stdio.h" //#include "stdilb.h" float u(float t) { while (t>= 0) return(1); while (t<0) return(0); } float f1(float t) { return(u(t+2)-u(t-2)); } float f2(float t) { return(t*(u(t)-u(t-2))+(4-t)*(u(t-2)-u(t-4))); } int_tmain(int argc, _TCHAR* argv[]) {
Matlab的卷积码译码器的仿真要点
基于Matlab的卷积码译码器的 设计与仿真 学生姓名：指导老师：** 摘要本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出, 并通过Matlab软件进行设计与仿真，并进行误码率分析。在课程设计中，系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a(7.4)，最后仿真详单与理论分析一致。 关键词课程设计；卷积码译码器；Matlab；Simulink；设计与仿真 1引言 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通 过Matlab软件进行设计与仿真。卷积码的译码有两种方法——软判决和硬判决，此课程设计采用硬判决的维特比译码。 1.1课程设计目的 卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的应用，采用分组编码还是采用卷积编码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术[1]。 本课程设计便是通过Matlab设计一个硬判决维特比译码输出的完整电路，并进行误码率分析。
1.2 课程设计的原理 卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。 卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。 卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决，编者注)；另一种是概率译码(软判决，编者注)，概率译码又分为维特比译码和序列译码两种。门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差[2]。 当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度快。维特比译码算法是1967年由Viterbi提出，近年来有大的发展。目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。 2维特比译码原理 采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。如果发送L组信息比特，那么对于(n,k)卷积码来说，可能发送的序列有2kL个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L较大时，使得译码器难以实现。维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。 下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图，如图2.2所
卷积编码实验报告
实验名称：___ 卷积编码_______ 1、使用MATLAB进行卷积编码的代码编写、运行、仿真等操作； 2、熟练掌握MATLAB软件语句； 3、理解并掌握卷积编码的原理知识。 二、实验原理 卷积码是由Elias于1955 年提出的，是一种非分组码，通常它更适用于前向纠错法，因为其性能对于许多实际情况常优于分组码，而且设备较简单。 卷积码的结构与分组码的结构有很大的不同。具体地说，卷积码并不是将信息序列分成不同的分组后进行编码，而是将连续的信息比特序列映射为连续的编码器输出符号。卷积码在编码过程中，将一个码组中r 个监督码与信息码元的相关性从本码组扩展到以前若干段时刻的码组，在译码时不仅从此时刻收到的码组中提取译码信息，而且还可从与监督码相关的各码组中提取有用的译码信息。这种映射是高度结构化的，使得卷积码的译码方法与分组译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个
特定的应用，采用分组码还是卷积码哪一种更好则取决于这一应用的具体情况和进行比较时可用的技术。 （一）卷积编码的图形表示 卷积码的编码器是由一个有k 个输人位，n 个输出位，且有m 个移位寄存器构成的有限状态的有记忆系统，其原理如图1所示。 图1 卷积码编码器的原理图 描述这类时序网络的方法很多，它大致可分为两大类型：解析表示法与图形表示法。在解析法中又可分为离散卷积法、生成矩阵法、码多项式法等；在图形表示法中也可分为状态图法、树图法和网络图法等。 图2给出的是一个生成编码速率为1／2 卷积码的移位寄存器电路。输人比特在时钟触发下从左边移人到电路中，每输入一位，分别去两个模2加法器的输出值并复用就得到编码器的输出。对这一编码，每输入一比特就产生两个输出符号，故编码效率为
Quartus实验三,212卷积码和计数器
课程名称通信系统集成电路设计 实验名称Quartus II实验三 专业班级 姓名 学号 日期 ______ 2012.1.2 __________
实验三： 212卷积码，十进制计数器 1. 实验目的 a) 掌握在FPGA 上实现212卷积码编码器的方法； b) 用原理图的方法实现十进制加法计数器。 2. 实验环境 a) Quartus II 9.1 (32-Bit) b) ModelSim-Altera 6.5a (Quartus II 9.1) c) WinXP 操作系统 3. 实验要求 1) 212卷积码编码器 编写生成212卷积码编码器的程序，仿真后观察波形。 2) 十进制加法同步计数器 首先用VHDL 语言描述十进制加法计数器，然后画出它的原理图。 3) 思考题 16进制的计数器与PN4的电路图有什么区别。 4. 实验内容 1）212卷积码 卷积码编码器对输入的数据流每次1bit 或k bit 进行编码，输出n bit 编码符号。但是输出的分支码字的每个码元不仅与此时可输入的k 个bit 有关，也与前m 个连续式可输入的信息有关，因此编码器应包含m 级寄存器以记录这些信息。 通常卷积码表示为 (n,k,m). 编码率 k r n = 当k=1时，卷积码编码器的结构包括一个由m 个串接的寄存器构成的移位寄存器（成为m 级移位寄存器、n 个连接到指定寄存器的模二加法器以及把模二加法器的输出转化为穿行的转换开关。 本报告所讲的（2,1,2）卷积码是最简单的卷积码。就是2n =，1k =，m=2的卷积码。每次输入1 bit 输入信息，经过2级移位寄存器，2个连接到指定寄存器的模二加法器，并把加法器输出转化为串行输出。
213卷积码编码和译码
No.15 (2,1,3)卷积码的编码及译码 摘要： 本报告对于（2,1,3）卷积码原理部分的论述主要参照啜刚教材和课件，编程仿真部分绝对原创，所有的程序都是在Codeblocks 8.02环境下用C语言编写的，编译运行都正常。完成了卷积码的编码程序，译码程序，因为对于短于3组的卷积码，即2 bit或4 bit纠错是没有意义的，所以对正确的短序列直接译码，对长序列纠错后译码，都能得到正确的译码结果。含仿真结果和程序源代码。 如果您不使用Codeblocks运行程序，则可能不支持中文输出显示，但是所有的数码输出都是正确的。
一、 卷积码编码原理 卷积码编码器对输入的数据流每次1bit 或k bit 进行编码，输出n bit 编码符号。但是输出的分支码字的每个码元不仅于此时可输入的k 个嘻嘻有关，业余前m 个连续式可输入的信息有关，因此编码器应包含m 级寄存器以记录这些信息。 通常卷积码表示为 (n,k,m). 编码率 k r n = 当k=1时，卷积码编码器的结构包括一个由m 个串接的寄存器构成的移位寄存器（成为m 级移位寄存器、n 个连接到指定寄存器的模二加法器以及把模二加法器的输出转化为穿行的转换开关。 本报告所讲的（2,1,3）卷积码是最简单的卷积码。就是2n =，1k =，3m =的卷积码。每次输入1 bit 输入信息，经过3级移位寄存器，2个连接到指定寄存器的模二加法器，并把加法器输出转化为串行输出。 编码器如题所示。 二、卷积码编码器程序仿真 C 语言编写的仿真程序。 为了简单起见，这里仅仅提供数组长度30 bit 的仿真程序，当然如果需要可以修改数组大小。为了更精练的实现算法，程序输入模块没有提供非法字符处理过程，如果需要也可以增加相应的功能。 进入程序后，先提示输入数据的长度，请用户输入int （整型数）程序默认用户输入的数据小于30，然后提示输入01数码，读入数码存储与input 数组中，然后运算输出卷积码。经过实验仿真，编码完全正确。 以下是举例： a.课件上的输入101 输出11 10 00 的实验
卷积码实验报告
苏州科技大学天平学院电子与信息工程学院 信道编码课程设计报告 课设名称卷积码编译及译码仿真 学生姓名圣鑫 学号1430119232 同组人周妍智 专业班级通信1422 指导教师潘欣欲 一、实验名称 基于MAATLAB的卷积码编码及译码仿真 二、实验目的 卷积码就是一种性能优越的信道编码。它的编码器与译码器都比较容易实现,同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入,卷积码的实际应用越来越广泛。本实验简明地介绍了卷积码的编码原理与Viterbi译码原理。并在SIMULINK模块设计中,完成了对卷积码的编码与译码以及误比特统计整个过程的模块仿真。最后,通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。经过仿真与实测,并对测试结果作了分析。 三、实验原理
1、卷积码编码原理 卷积码就是一种性能优越的信道编码,它的编码器与解码器都比较易于实现,同时还具有较强的纠错能力,这使得它的使用越来越广泛。卷积码一般表示为(n,k,K)的形式,即将 k个信息比特编码为 n 个比特的码组,K 为编码约束长度,说明编码过程中相互约束的码段个数。卷积码编码后的 n 各码元不经与当前组的 k 个信息比特有关,还与前 K-1 个输入组的信息比特有关。编码过程中相互关联的码元有 K*n 个。R=k/n 就是编码效率。编码效率与约束长度就是衡量卷积码的两个重要参数。典型的卷积码一般选 n,k 较小,K 值可取较大(>10),但以获得简单而高性能的卷积码。 卷积码的编码描述方式有很多种:冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述,树图描述,网格图描述等。 2、卷积码Viterbi译码原理 卷积码概率译码的基本思路就是:以接收码流为基础,逐个计算它与其她所 有可能出现的、连续的网格图路径的距离,选出其中可能性最大的一条作为译码估值输出。概率最大在大多数场合可解释为距离最小,这种最小距离译码体现的正就是最大似然的准则。卷积码的最大似然译码与分组码的最大似然译码在原理上就是一样的,但实现方法上略有不同。主要区别在于:分组码就是孤立地求解单个码组的相似度,而卷积码就是求码字序列之间的相似度。基于网格图搜索的译码就是实现最大似然判决的重要方法与途径。用格图描述时,由于路径的汇聚消除了树状图中的多余度,译码过程中只需考虑整个路径集合中那些使似然函数最大的路径。如果在某一点上发现某条路径已不可能获得最大对数似然函数,就放弃这条路径,然后在剩下的“幸存”路径中重新选择路径。这样一直进行到最后第 L 级(L 为发送序列的长度)。由于这种方法较早地丢弃了那些不可能的路径,从而减轻了译码的工作量,Viterbi 译码正就是基于这种想法。对于(n, k, K )卷积码,其网格图中共 2kL 种状态。由网格图的前 K-1 条连续支路构成的路径互不相交,即最初 2k_1 条路径各不相同,当接收到第 K 条支路时,每条路径都有 2 条支路延伸到第 K 级上,而第 K 级上的每两条支路又都汇聚在一个节点上。在Viterbi译码算法中,把汇聚在每个节点上的两条路径的对数似然函数累加
卷积码
目录 目录 (1) 摘要 (2) Abstract (3) 一、引言 (4) 1.1设计任务及要求 (4) 1.2设计仪器设备 (4) 1.3 设计目的 (4) 二、基本概念 (5) 2.1 纠错编码 (5) 2.2 卷积码的基本概念 (5) 2.3 卷积码编码的概述 (5) 2.4卷积码译码的概述 (5) 三、卷积码的编译码原理 (6) 3.1卷积码的图形描述 (6) 3.1.1 树状图 (7) 3.1.2 网格图 (8) 3.1.3 状态图 (8) 3.2 卷积积码的编码算法 (9) 3.3卷积码的Viterbi译码 (10) 四、卷积码的仿真及性能分析 (12) 4.1 SIMULINK仿真模块 (12) 4.2 卷积码的参数对误码率的影响 (13) 4.2.1 码率对误码性能的影响 (13) 4.2.2 约束长度对误码性能的影响 (14) 4.2.3 回溯长度对卷积码性能的影响 (16) 4.3 仿真分析 (18) 总结 (19) 参考文献： (20)
摘要 随着现代通信的发展，高速信息传输和高可靠性传输成为信息传输的两个主要方面，而可靠性尤其重要。卷积码以其高速性和可靠性在实际应用中越来越广泛。本文简明地介绍了卷积码的编码原理和译码原理。在MATLAB中的SIMULINK模块中设计卷积码的编码和译码的整个模块，调用该模块完成对误码率统计仿真。最后，通过在仿真过程中分别改变卷积码的重要参数来加深理解卷积码的这些参数对卷积码的误码性能的影响。经过仿真和实测，并对测试结果作了分析。得出了以下三个结论：（1）当改变卷积码的码率时，系统的误码性能也将随之发生变化。 （2）对于码率一定的卷积码，当约束长度N 发生变化时，系统的误码性能也会随之发生变化。 （3）回溯长度也会不同程度上地影响误码性能。 同时整个设计通过MATLAB仿真满足设计要求。 关键词：卷积码；误码性能；约束长度；MATLAB；回溯长度
DSP卷积码的维特比译码的分析与实现要点
编号： 《DSP技术与应用》课程论文卷积码的维特比译码的分析与实现 论文作者姓名：______ ______ 作者学号：___ ______ 所在学院： 所学专业：_____ ___ 导师姓名职称：__ _ 论文完成时间： _
目录 摘要： (1) 0 前言 (2) 1 理论基础 (2) 1.1信道理论基础 (2) 1.2差错控制技术 (3) 1.3纠错编码 (4) 1.4线性分组码 (5) 2 卷积码编码 (7) 2.1 卷积码概要 (7) 2.2 卷积码编码器 (8) 2.3卷积码的图解表示 (8) 2.4 卷积码的解析表示 (11) 3 卷积码的译码 (14) 3.1 维特比译码 (15) 3.2 代数译码 (17) 3.3 门限译码 (18) 4 维特比译码器实现 (18) 4.1 TMS320C54 系列DSP概述 (18) 4.2 Viterbi译码器的DSP实现 (19) 4.3 实现结果 (21) 5 结论 (21) 参考文献 (22) II
卷积码的维特比译码的分析与实现 摘要： 针对数据传输过程中的误码问题，本文论述了提高数据传输质量的一些编码及译码的实现问题。自P.Elias 首次提出卷积码编码以来，这一编码技术至今仍显示出强大的生命力。在与分组码同样的码率R 和设备复杂性的条件下，无论从理论上还是从实际上均己证明卷积码的性能至少不比分组码差，且实现最佳和准最佳译码也较分组码容易。目前，卷积码已广泛应用在无线通信标准中，其维特比译码则利用码树的重复性结构，对最大似然译码算法进行了简化。本文所做的主要工作： 首先对信道编码技术进行了研究，根据信道中可能出现的噪声等问题对卷积码编码方法进行了主要阐释。 其次，对卷积码维特比译码器的实现算法进行了研究，完成了译码器的软件设计。 最后，结合实例，采用DSP芯片实现卷积码的维特比译码算法的仿真和运行。 关键词： 卷积码维特比译码DSP Convolutional codes and Viterbi decoding analysis and realization Zhang Yi-Fei (School of Physics and Electronics, Henan University, Henan Kaifeng 475004, China) Abstract: Considering the error bit problem during data transmission,this thesis discussed some codings and decoders,aiming at enhancing transmission performance. From P.Elias first gave the concept of convolutional code, it has show its’ great advantage. Under the same condition and the same rate of block code, the performance of convolutional code is better than block code, and it’s easier to implement the best decoding.Convolutional codes have been widely used in wireless communication standards, the Viterbi decoding using the repetitive structure of the code tree, the maximum likelihood decoding algorithm has been simplified. Major work done in this article: First, the channel coding techniques have been studied, the main interpretation of the convolutional code encoding method according to the channel may be noise and other issues. Secondly, the convolutional code Viterbi decoder algorithm has been studied, the software design of the decoder. Finally, with examples, simulation and operation of the DSP chip convolutional codes, Viterbi decoding algorithm. 1
信 卷积实验报告
信号与系统实验报告学院：电子信息与电气工程学院 班级: 13级电信<1>班 学号: 20131060104 姓名:李重阳
实验三 信号卷积实验 一、实验目的 1、理解卷积的概念及物理意义； 2、通过实验的方法加深对卷积运算的图解方法及结果的理解。 二、实验原理说明 卷积积分的物理意义是将信号分解为冲激信号之和，借助系统的冲激响应，求解系统对任意激励信号的零状态响应。设系统的激励信号为x （t ），冲激响应为h （t ），则系统的零状态响应为()()()*y t x t h t ==()()x t h t d ττ∞-∞-?。 1、两个矩形脉冲信号的卷积过程 两信号x （t ）与h （t ）都为矩形脉冲信号，如图3-1所示。下面由图解的方法（图3-1）给出两个信号的卷积过程和结果，以便与实验结果进行比较。 图3-1 两矩形脉冲的卷积积分的运算过程与结果 2、矩形脉冲信号与锯齿波信号的卷积 信号f1（t ）为矩形脉冲信号， f2（t ）为锯齿波信号，如图3-2所示。根据卷积积分的运算方法得到f1（t ）和f2（t ）的卷积积分结果f （t ），如图3-2（c ）所示。 图3-2 矩形脉冲信号与锯齿脉冲信号的卷积积分的结果 3、本实验进行的卷积运算的实现方法 在本实验装置中采用了DSP 数字信号处理芯片，因此在处理模拟信号的卷积积分运算时，是先通过A/D 转换器把模拟信号转换为数字信号，利用所编写的相应程序控制DSP 芯片实现数字信号的卷积运算，再把运算结果通过D/A 转换为模拟信号输出。结果与模拟信号的直接运算结果是一致的。数字信号处理系统逐步和完全取代模拟信号处理系统是科学技术发展的必然趋势。图3-3为信号卷积的流程图。 图3-3 信号卷积的流程图 三、实验内容 1、检测矩形脉冲信号的自卷积结果。 用双踪示波器同时观察输入信号和卷积后的输出信号，把输入信号的幅度峰峰值调节为4V ，再调节输入信号的频率或占空比使输入信号的时间宽度满足表中的要求，观察输出信号有何变化，判断卷积的结果是否正确，并记录表3-1。 实验步骤如下： ①将函数发生器的SW702置于“方波”上。 ②连接函数发生器H701与数字滤波器的PB01，在TPB01上可观察到输入波形。将示波器接在TPB01上观测输入波形，并调节函数发生器模块上的频率旋钮与幅度旋钮，使信号频率为1KHz ，幅度为4V 。（注意：输入波形的频率幅度要在H701与PB01连接后，在TPB01上测试。） ③将红色拨动开关SWB01调整为“0001”。 ④按下复位键S1。 ⑤将示波器的CH1接于TP901；CH2接于TP903。可分别观察到输入信号的波形与卷积后的输出信号的波形。 表3-1 输入信号卷积后的输出信号
MATLAB实现卷积码编译码-
本科生毕业论文（设计） 题目：MATLAB实现卷积码编译码 专业代码： 作者姓名： 学号： 单位： 指导教师： 年月日
目录 前言----------------------------------------------------- 1 1. 纠错码基本理论---------------------------------------- 2 1.1纠错码基本理论 ----------------------------------------------- 2 1.1.1纠错码概念 ------------------------------------------------- 2 1.1.2基本原理和性能参数 ----------------------------------------- 2 1.2几种常用的纠错码 --------------------------------------------- 6 2. 卷积码的基本理论-------------------------------------- 8 2.1卷积码介绍 --------------------------------------------------- 8 2.1.1卷积码的差错控制原理----------------------------------- 8 2.2卷积码编码原理 ---------------------------------------------- 10 2.2.1卷积码解析表示法-------------------------------------- 10 2.2.2卷积码图形表示法-------------------------------------- 11 2.3卷积码译码原理---------------------------------------------- 15 2.3.1卷积码三种译码方式------------------------------------ 15 2.3.2V ITERBI译码原理---------------------------------------- 16 3. 卷积码编译码及MATLAB仿真---------------------------- 18 3.1M ATLAB概述-------------------------------------------------- 18 3.1.1M ATLAB的特点------------------------------------------ 19 3.1.2M ATLAB工具箱和内容------------------------------------ 19 3.2卷积码编码及仿真 -------------------------------------------- 20 3.2.1编码程序 ---------------------------------------------- 20 3.3信道传输过程仿真-------------------------------------------- 21 3.4维特比译码程序及仿真 ---------------------------------------- 22 3.4.1维特比译码算法解析------------------------------------ 23 3.4.2V ITERBI译码程序--------------------------------------- 25 3.4.3 VITERBI译码MATLAB仿真----------------------------------- 28 3.4.4信噪比对卷积码译码性能的影响 -------------------------- 28
实验九 (2,1,5)卷积码编码译码技术
实验九 (2,1,5）卷积码编码译码技术 一、实验目的 1、掌握(2,1,5）卷积码编码译码技术 2、了解纠错编码原理。 二、实验内容 1、(2,1,5）卷积码编码。 2、(2,1,5）卷积码译码。 三、预备知识 1、纠错编码原理。 2、(2,1,5）卷积码的工作原理。 四、实验原理 卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码。通常卷积码的编码器由K级（每级K比特）的移位寄存器和n个线性代数函数发生器（这里是模2加法器）组成。 若以（n,k,m）来描述卷积码，其中k为每次输入到卷积编码器的bit数，n 为每个k元组码字对应的卷积码输出n元组码字，m为编码存储度，也就是卷积编码器的k元组的级数，称m+1= K为编码约束度m称为约束长度。卷积码将k 元组输入码元编成n元组输出码元，但k和n通常很小，特别适合以串行形式进行传输，时延小。与分组码不同，卷积码编码生成的n元组元不仅与当前输入的k元组有关，还与前面m-1个输入的k元组有关，编码过程中互相关联的码元个数为n*m。卷积码的纠错性能随m的增加而增大，而差错率随N的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。 编码器 随着信息序列不断输入，编码器就不断从一个状态转移到另一个状态并同时输出相应的码序列，所以图3所示状态图可以简单直观的描述编码器的编码过程。因此通过状态图很容易给出输入信息序列的编码结果，假定输入序列为110100，首先从零状态开始即图示a状态，由于输入信息为“1”，所以下一状态为b并输出“11”，继续输入信息“1”，由图知下一状态为d、输出“01”……其它输入信息依次类推，按照状态转移路径a->b->d->c->b->c->a输出其对应的编码结果“110101001011”。 译码方法 ⒈代数 代数译码是将卷积码的一个编码约束长度的码段看作是[n0(m+1），k0(m+1)]线性分组码，每次根据（m+1）分支长接收数字，对相应的最早的那个分支上的信息数字进行估计，然后向前推进一个分支。上例中信息序列 =(10111），相应的码序列 c=(11100001100111）。若接收序列R=(10100001110111），先根据R 的前三个分支（101000）和码树中前三个分支长的所有可能的 8条路径(000000…）、（000011…）、（001110…）、（001101…）、（111011…）、（111000…）、（110101…）和（110110…）进行比较，可知（111001）与接收
MATLAB实验报告卷积
实验报告 学院：机电班级：姓名：学号： 实验名称：连续时间信号卷积运算的MATLAB实现 1.实验目的：掌握卷积的概念及计算方法 2.熟悉通过调用conv()函数求解连续时间信号卷积的数值分析 法 实验环境：MATLAB 6.5.1软件 实验要求： 1、已知信号f1（t）=t/2*[ε(t)- ε(t-2)], f2（t）= [ε (t)- ε(t-1)]，通过调用conv（）函数编程实现卷积计算y(t)= f1（t）* f2（t）,画出波形。 2、已知信号f（t）=e-t *ε(t), h（t）= t2 *e-2t *ε(t),y(t)= f（t）* h（t） （1）用符号分析法编程实现计算y（t）的理论解； （2）过调用conv（）函数编程实现卷积计算y(t)的数值解并画图 实验程序及结果： 第一题： M文件 (1) function f=uCT(t) f=(t>=0); 主程序：
k1=0:p:2; k2=0:p:1; f1=k1/2.*[uCT(k1)-uCT(k1-2)]; f2=uCT(k2)-uCT(k2-1); y=conv(f1,f2)*p; k0=k1(1)+k2(1); k3=length(f1)+length(f2)-2; k=k0:p:k3*p+k0; subplot(311) plot(k1,f1); xlabel('t') ylabel('f1(t)') axis([-0.5 2.5 -0.5 1.5]) grid on subplot(312); plot(k2,f2) grid on axis([-0.5 2.5 -0.5 1.5]) xlabel('t') ylabel('f2(t)') subplot(313)
卷积码编码和维特比译码
卷积码编码维特比译码实验设计报告 SUN 一、实验目的 掌握卷积码编码和维特比译码的基本原理，利用了卷积码的特性, 运用网格图和回溯以得到译码输出。 二、实验原理 1.卷积码是由连续输入的信息序列得到连续输出的已编码序列。其编码器将k个信息码元编为n个码元时，这n个码元不仅与当前段的k个信息有关，而且与前面的 （m-1）段信息有关（m为编码的约束长度）。 2.一般地，最小距离d表明了卷积码在连续m段以内的距离特性，该码可以在m个连续码流内纠正(d-1)/2个错误。卷积码的纠错能力不仅与约束长度有关，还与采用的译码方式有关。 3. 维特比译码算法基本原理是将接收到的信号序列和所有可能的发送信号序列比较，选择其中汉明距离最小的序列认为是当前发送序列。卷积码的Viterbi 译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程,找到最佳路径即完成了译码过程,并可以纠正接收码字中的错误比特。 4.所谓“最佳”, 是指最大后验条件概率:P( C/ R) = max [ P ( Cj/ R) ] , 一般来说, 信道模型并不使用后验条件概率,因此利用Beyes 公式、根据信道特性出结论:max[ P ( Cj/ R) ]与max[ P ( R/ Cj) ]等价。考虑到在系统实现中往往采用对数形式的运算,以求降低运算量,并且为求运算值为整数加入了修正因子a1 、a2 。令M ( R/ Cj) = log[ P ( R/ Cj) ] =Σa1 (log[ P( Rm/ Cmj ) ] + a2) 。其中, M 是组成序列的码字的个数。因此寻找最佳路径, 就变成寻找最大M( R/ Cj) , M( R/ Cj) 称为Cj 的分支路径量度,含义为发送Cj 而接收码元为R的似然度。 5.卷积码的viterbi译码是根据接收码字序列寻找编码时通过网格图最佳路径的过程，找到最佳路径即完成了译码过程 并可以纠正接收码字中的错误比特。 三、实验代码 #include
无线通信技术实验一卷积码
实验二：卷积码 一、实验仪器: PC两台、USRP两台 二、实验目的： 1、了解grc仿真中的信号处理模块、流程图以及使用方法 2、了解卷积码的基本原理 3、了解GunRadio实现信道编码的方法 4、了解不同SNR对于误码率的影响 5、了解卷积码对误码率的影响 6、了解不同的卷积码对于误码率的影响 三、实验要求： 1.了解Grc的基本操作方法，要求仿真的流程中信道编码部分使用卷积编码 2.通过单机实验和GnuRadio+USRP的实验两种实验方式进行仿真 3.搭建有信道编码与无信道编码的Grc仿真模型 4.比较上述两种情况下的误码率，并且分析结果 5.比较不同的卷积码对于误码率的影响，并且分析结果。 四、实验原理： 卷积码将k个信息比特编码成n个比特，但k和n通常很小，特别适合以串行形式进行传输，时延小。与分组码不同，卷积码编码后的n 个码元不仅与当前段的k个信息有关，还与前面的N-1段信息有关，编码过程中互相关联的码元个数为nN。卷积码的纠错性能随N的增加而增大，而差错率随N的增加而指数下降。卷积码的纠错能力不仅与约束长度有关，还与采用的译码方式有关。 GRC提供译码方式是维特比译码，它是卷积码译码方式中非常经典的以及广泛使用的一种译码方式。该实验可以考察编码前后数据有什么
变化，译码后能不能恢复原来数据，通过Number Sink考察加噪声后误比特率怎么样，对性能有什么提高，并且划出BER图形。下面为卷积码的一般流程： 五、实验步骤及分析： 1、单机实验： 单机实验分成（2,1,3）码、无信道编码、（2,1,8）码三个部分进行。 （一）实验流程图： 首先，我们利用（2,1,3）卷积码进行信道编码，用DPSK进行调制，来进行单机实验，最终设计的流程图和参数如下图所示： 先是Vector Source，即信源，设置的数据是1,0,0,1,1。然后是Throttle限流模块。接下来是Packed to Unpacked模块，将pack成byte或short型的数据以unpacked型的数据输出。然后就是卷积码编码模块，这里需要找到（2,1,3）卷积码在电脑中的位置，再将路径设置到这个模块相应的位置中。接下来一个模块叫做Packet encoder，然后便是调制模块DPSK Mod，我们使用的便是DPSK调制。在噪声模块中设置噪声的大小为0.31，这个数字不能太大，否则就会是解码完全错误，也不能太小，否则误比特率几乎一直为零。
34卷积码编码原理分析与建模仿真
3/4卷积码编码原理分析与建模仿真 一、摘要 卷积码是一种性能优越的信道编码。它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。本文简明地介绍了卷积码的编码原理和Viterbi译码原理。并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。最后，通过在仿真过程中分析了卷积码误比特率与信噪比之间的关系，及卷积码与非卷积码的对比。经过仿真和实测，并对测试结果作了分析。 关键词：卷积码编码建模 SIMULINK仿真
目录 一、摘要 ................................................................................................................................................................. - 1 - 二、设计目的和意义 ............................................................................................................................................. - 2 - 三、设计原理 ......................................................................................................................................................... - 3 - 3.1 卷积码基本概念 ...................................................................................................................................... - 3 - 3.2 卷积码的结构 .......................................................................................................................................... - 3 - 3.3 卷积码的解析表示 .................................................................................................................................. - 4 - 3.4 卷积码的译码 .......................................................................................................................................... - 4 - 3.4.1 卷积码译码的方式........................................................................................................................ - 4 - 3.5.2 卷积码的Viterbi译码 .................................................................................................................. - 5 - 四、详细设计步骤 ................................................................................................................................................. - 6 - 4.1 卷积码的仿真 .......................................................................................................................................... - 6 - 4.1.1 SIMULINK仿真模块的参数设置及意义 ................................................................................. - 6 - 五、设计结果及分析 ........................................................................................................................................... - 11 - 5.1不同信噪比对卷积码的影响.................................................................................................................. - 11 - 5.2卷积码的对比 ........................................................................................................................................ - 12 - 六、总结 ............................................................................................................................................................... - 14 - 七、体会 ............................................................................................................................................................... - 14 - 八、参考文献 ....................................................................................................................................................... - 14 - 二、设计目的和意义 因为信道中信号不可避免会受到干扰而出错。为实现可靠性通信，主要有两种途径:一种