数字集成电路实验指导书
《数字集成电路》实验指导书
何爱香
信息与电子工程学院
2013年1月
目录
实验1译码器 (3)
实验2组合逻辑电路..................................................................６实验3半加器...........................................................................８实验4全加器...........................................................................９实验5三进制计数器 (11)
实验6 555多谐振荡器 (13)
实验7电压比较器 (15)
实验8Pspice最坏情况分析 (16)
实验1 译码器
一、 实验目的
1． 理解译码器逻辑功能。 2． 掌握译码器电路设计方法。 二、 实验内容
译码器74155的芯片如下图所示，
76549101112
逻辑函数式：B A Y +=
三、 实验步骤
（1） 在pspice 中，启动Place/Part 命令，出现下图所示的选择框，输入
74155，点击OK 。
1设置为低电平。
（2）控制端1C设置为高电平，使能端G
在pspice中，高低电平要用专门的符号来设置，启动Place/Ground 命令，出现下图所示的选择框，在SOURE库中取“$D_HI”符号，即为接入高电平，取“$D_LO”符号，接到电路的输入端，即为接入低电平。
（2）设置输入信号AB
启动Place/Part命令，出现下图所示的选择框，输入DigClock。通过设置时钟信号源参数调整方波的周期可占空比。设置输入信号A的ONTIME和OFFTIME为。设置输入信号B的ONTIME和OFFTIME为1ms
时钟信号源有5个周期参数要设置：
在一个周期内，低电平状态的持续时间:在一个周期内，低电平状态的持续时间。
ONTIME: 在一个周期内，高电平状态的持续时间
OFFTIME: 在一个周期内，低电平状态的持续时间
DELAY:延时
STARTVAL:时钟信号的初值，在时间延时范围内，信号值由初值决定。OPPVAL:时钟高电平状态
在设置时钟信号时，一般只需要设置OFFTIME和ONTIME
方法：
双击ONTIME出现下图对话框，设置为.同理，设置OFFTIME为。
（3）启动Pspice仿真，查看Y0到Y3的结果
四、实验报告
1．画出实验电路图，整理实验数据填入逻辑状态表中。
2．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验2 组合逻辑电路
一、实验目的
1． 理解组合逻辑电路逻辑功能。 2． 掌握组合逻辑电路设计方法。 二、实验原理
组合逻辑电路简称组合电路，组合电路的特点是任意时刻电路输出的逻辑状态仅仅由此刻电路的输入状态决定，而与电路过去的状态无关。
组合逻辑电路在电路结构上完全由逻辑门构成，并且没有输出对输入的反馈和存储电路。组合逻辑电路的输入、输出信号可能有一个或多个，可以用下图所示的框图形式表示。
A Y 1A A Y 2Y m
图中，n A A A ...,,21，表示输入信号，m Y Y Y ,...,,21表示输出信号。根据组合电路的特性，输出信号与输入信号之间的关系可以表示成如下的输出函数：
),,,(2111n A A A f Y Λ=
),,,(2122n A A A f Y Λ=
M
),,,(21n m m A A A f Y Λ=
由于实际的门电路具有延时特性，所以要求组合电路的所有输入信号，在它们到达输出之前，必须保持不变。
组合电路的输入信号可以是原变量也可以是反变量，要依具体电路和题目而定。
三、实验内容及步骤
（1）已知组合逻辑电路图如下所示，选用与门7408 、非门7404或门7432连接电路，测试输入、输出端的逻辑状态，填入表1 中。
表1真值表
（1）在pspice中绘制原理图
（2）添加输入信号源，分别设置3个激励源的周期为,1us和2us,占空比为1的方波信号，
STARTVAL = 0
OPPVAL = 1
DELAY =
OPPVAL = 1
DELAY =
OPPVAL = 1
（3）模拟仿真，并用Probe模块来观察各个节点数字信号随时间的变化规律，填写表1。
五、实验报告
1．画出实验电路图，整理实验数据填入逻辑状态表中。
２．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验3 半加器
一、实验目的
1．理解半加器、全加器的逻辑功能。
2．掌握半加器和全加器的设计方法。
二、实验原理
如果不考虑来自低位的进位，将两个一位二进制数进行相加得到和及进位的电路称为半加器。其中A、B是两个加数，S是和，C是进位。由功能表可以得到如下逻辑表达式：
A
=
=
+
S⊕
B
B
A
B
A
C=
AB
三、实验内容及步骤
分别选用与非门74LS00 以及与非门74LS00 结合异或门74LS86 两种方法设计半加器电路，连接电路，测试输入、输出端的逻辑状态，填入下表中。
五、实验报告
1．画出实验电路图，整理实验数据填入逻辑状态表中。
2．半加器的设计，要求列出真值表，写出逻辑表达式，画出逻辑图，并将验证结果填入表中。
3．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验4 全加器
一、实验目的
1． 理解全加器的逻辑功能。 2． 掌握全加器的设计方法。 二、实验原理
能将两个一位二进制数相加并考虑低位来的进位和向高位进位的逻辑电路称为全加器。全加器功能如表１所示，表中CI 为低位来的进位，A 、B 是两个加数，S 是本位全加和，CO 是向高位的进位。
表１ 全加器功能表
从功能表可得到如下表达式：
(1,2,4,7)S m =∑ (3,5,6,7)CO m =∑
化简后： CI B A S ⊕⊕= CO AB ACI BCI =++
三、实验内容及步骤
选用异或门74LS86 和与非门74LS00 设计一个全加器，连接电路，测试输入、输出端的逻辑状态，填入下表中。
五、实验报告
1．画出实验电路图，整理实验数据填入逻辑状态表中。
2．全加器的设计，要求列出真值表，写出逻辑表达式，画出逻辑图，并将验证结果填入表中。
3．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验5 三进制计数器
一、实验目的
1． 理解计数器的逻辑功能。 2． 掌握计数器的设计方法。
二、实验原理
根据给定时序电路逻辑功能的要求，设计出实现该功能的逻辑电路图，并力求最简。对时序逻辑电路的设计，目前还没有一套完全成熟的方法，需要不断积累经验，逐步完善。同步时序逻辑电路的设计过程与分析过程相反，一般可按如下步骤进行：
①从实际问题着手，建立状态图和状态表:
由给定的实际问题确定输入变量、输出变量及状态，并分析输入、输出变量和状态之间的关系。在分析的基础上，画出状态图或列出原状态表。 ②状态化简：
为了保证逻辑功能的正确性，由实际问题构造的状态图或状态表没有严格要求状态数最少，一般会产生多余的状态。状态数直接决定着电路的造价和复杂程度，因此需要进行状态化简。 状态化简的核心是识别等价状态。若两个状态在相同的输入下有相同的输出和次态，则这两个状态是等价状态。状态化简就是将等价状态合并，使状态数最少。
③决定使用触发器的数目、类型和状态编码：
首先确定触发器数目，触发器数目n 与状态数M 之间有如下关系： 122n n M -<≤
其次确定触发器输出的二进制编码与状态之间的对应关系，这种关系
称为状态编码。因为n 个触发器的输出编码有2n 种，状态有M ≤2n
种，所以触发器输出编码与状态之间的对应关系不是唯一的。
最后根据电路中触发器种类最少和市场供货情况确定触发器类型。 ④由状态表求出电路的状态方程、驱动方程和输出方程： 从具有状态编码的状态表中分离出次态卡诺图和输出卡诺图，再由次态卡诺图依据触发器特性方程得到驱动方程。由输出卡诺图得到输出方程，或依据触发器驱动表直接由状态表分离出驱动卡诺图，得到驱动方程。
⑤检查能否自启动：
⑥画出满足逻辑功能要求的逻辑图。 三、实验内容及步骤
选用两片JK 触发器7473设计一个三进制计数器。 （1）在pspice 中，启动Place/Part 命令，输入7473，选取两片JK 触发器7473，并连线画出原理图。
（2）启动Place/Part命令，出现下图所示的选择框，输入DigClock。通过设置时钟信号源参数调整方波的周期可占空比。设置输入信号A的ONTIME 和OFFTIME为。
（3）启动Place/Ground命令，在SOURE库中取“$D_HI”符号，即为接入高电平。
（4）启动Pspice仿真，查看d0,d1的输出结果。
四、实验报告
1．画出实验电路图，整理实验数据。
２．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验6 555多谐振荡器
一、实验目的
1． 理解555多谐振荡器的逻辑功能。 2． 掌握555多谐振荡器的设计方法。 二、实验原理
多谐振荡器是能产生矩形脉冲波的自激振荡器。由于矩形波中除基波外，包含许多高次谐波，因此这类振荡器被称为多谐振荡器。多谐振荡器一旦振荡起来，电路没有稳态，只有两个暂稳态进行交替变化，输出矩形波脉冲信号，因此它又被称作无稳态电路。
用555定时器能方便地构成多谐振荡器，如图１所示。R A 、R B 和C 是外接定时元件，定时器的高电平触发端(6脚)和低电平触发端(2脚)并联在一起接电容C 与电阻R B 的连接点上，放电三极管的集电极(7脚)连接到电阻R A
和R B 的连接点上。
R A
A
V CC
v
O
0.01μF
C
5
6
7
8
4
2
1
3
555定时器
t
T 1
v C
t
2/3V CC
T
1/3V CC
v O
T 2
R B
图１ 由555定时器构成的多谐振荡器
三、实验内容及步骤
（1）在pspice 中，启动Place/Part 命令，单击AddLibrary ，添加库，输入555B ，选出555定时器，并按照下图连接电路。
（2）进行瞬态分析
（3）对电路进行仿真，并观测输入端d,c和输出o点的电压波形。并分析原理过程。
（4）计算充电和放电的理论值，并与仿真结果值进行比较分析。
四、实验报告
1．画出实验电路图，整理实验数据。
２．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验七电压比较器
一、实验目的
1．理解电压比较器的逻辑功能。
2．掌握555多谐振荡器的设计方法。
二、实验原理
电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。
电压比较器的功能：比较两个电压的大小(用输出电压的高或低电平，表示两个输入电压的大小关系)：
当“+”输入端电压高于“－”输入端时，电压比较器输出为高电平；
当“+”输入端电压低于“－”输入端时，电压比较器输出为低电平；
可工作在线性工作区和非线性工作区。工作在线性工作区时特点是虚短，虚断；工作在非线性工作区时特点是跳变，虚断；由于比较器的输出只有低电平和高电平两种状态，所以其中的集成运放常工作在非线性区。
从电路结构上看，运放常处于开环状态，又是为了使比较器输出状态的转换更加快速，以提高响应速度，一般在电路中接入正反馈。
三、实验内容及步骤
（1）在pspice中，启动Place/Part命令，单击AddLibrary，添加库，输入uA741，选出电压比较器，并按照下图连接电路。
（3）设置比较器输入端2的电压信号源为幅度为4v，频率1kHz的正弦波信号。输入端3的参考电压输入端3为0v。
（4）进行瞬态分析，仿真时间设为5ms
（5）电路仿真，并观测输入正弦波电压i、参考电压j和输出电压o的波形，并分析原因。
（6）将参考电压改为3v，再次进行仿真，观察输出I,j和输入o的波形，并分析原因。
四、实验报告
1．画出实验电路图，整理实验数据。
２．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
实验八 Pspice最坏情况分析
一、实验目的
1．理解数字元器件的延迟现象。
2．掌握数字电路Pspice最坏情况分析方法。
二、实验原理
数字器件都是有延迟的，相同的器件延迟不确定。Pspice A/D分析数字电路时，将数字信号分为5种状态，即0、1、R、F和X，其中R和Ｆ分别表示上升沿和下降沿。任何一个Ｒ或Ｆ翻转都看作是模糊部分。
时序模糊在数字元器件之间是可以传递的，在每种基本元器件的输出端所输出的时序模糊是由输入端的时序模糊加上器件本身的延迟所决定的。
三、实验内容及步骤
（1）在pspice中，启动Place/Part命令，选出8个反相器74LS04B，并按照下图连接电路。
ONTIME = .5uS
DELAY =
STARTVAL = 0
OPPVAL = 1
（２）将激励信号设置为周期为１us的方波信号。
（３）进行瞬态分析。
（４）电路仿真。观察输出信号VOUT1、VOUT２、VOUT３、VOUT４和输入信号的波形，并分析原因。
（５）分析输出延迟的最坏情况。
四、实验报告
1．画出实验电路图，整理实验数据。
２．交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。
数字电路课程设计实验报告1
序言 在测试、研究或调整电子电路及设备时，为测定电路的一些点参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所需技术要求的电信号，以模拟在实际工作中使用的待测设备的激励信号。信号发生器即由此而来，作为电子设计中常用仪器仪表，信号发生器又称信号源，可以用来产生被测电路所需特定参数的电测试信号。根据输出波形的不同，信号源可以分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。例如当要求进行系统的稳定性测量时，需使用振幅、波形、幅值等能在一定范围内进行精确调整，有很好的稳定性，有输出指示。基于信号发生器的广泛使用，对信号发生器设计的研究就显得非常有意义。 本课题是利用VHDL语言来实现计费功能的，VHDL具有与具体硬件电路无关和与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,并在语言易读性和层次化、结构化设计方面,表现了强大的生命力和应用潜力,因此选用VHDL语言进行编程。 本次课程设计巩固和运用了所学课程，通过理论联系实际，提高了分析、解决计算机技术实际问题的独立工作能力，通过对一个函数信号发生器的设计，进一步加深了对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉了数字电路系统设计、制作与调试的方法和步骤。进一步了解了计算机组成原理与系统结构，使自己对EDA技术的学习更深入，学会用VHDL语言去控制将会使我们对本专业知识可以更好地掌握。 现在的信号发生器设计有以下几种方法： (1) 模拟直接合成法。这种方法充分利用了乘法器、除法器、混频器、滤波器和快速开关构成合成信号发生器，但是它的缺点是带宽不够高，性能差，构成信号发生器的电路体积比较庞大，而且功耗较高。
大学物理学实验指导书_4
大学物理学实验指导书 大学物理实验 力学部分 实验一长度与体积的测量 实验类型：验证 实验类别：专业主干课 实验学时：2 所属课程：大学物理
所涉及的课程和知识点：误差原理有效数字 一、实验目的 通过本实验的学习，使学生掌握测长度的几种常用仪器的使用，并会正确读数。练习作好记录和误差计算。 二、实验要求 （1）分别用游标卡尺、螺旋测微计测金属圆筒、小钢球的内外径及高度，并求体积。（2）练习多次等精度测量误差的处理方法。 三、实验仪器设备及材料 游标卡尺，螺旋测微计，金属圆柱体，小钢球，铜丝 四、实验方案 1、用游标卡尺测量并计算所给样品的体积。 2、分别用千分尺和读数显微镜测量所给金属丝的直径。 数据处理 注意：有效数字的读取和运用，自拟表格，按有关规则进行数据处理。 描述实验过程（步骤）以及安全注意事项等,设计性实验由学生自行设计实验方案。 五、考核形式 实际操作过程实验报告 六、实验报告 实验原理，实验步骤，实验数据处理，误差分析和处理。 对实验中的特殊现象、实验操作的成败、实验的关键点等内容进行整理、解释、分析总结，回答思考题，提出实验结论或提出自己的看法等。 七、思考题 1、游标卡尺测量长度时如何读数 游标本身有没有估读数 2、千分尺以毫米为单位可估读到哪一位初读数的正负如何判断 待测长度如何确定 实验二单摆 实验类型：设计 实验类别：专业主干课 实验学时：2 所属课程：大学物理 所涉及的课程和知识点：力学单摆周期公式 一、实验目的 通过本实验的学习，使学生掌握使用停表和米尺，测准单摆的周期和摆长。利用单摆周期公式求当地的重力加速度
二、实验要求 （1）测摆长为1m时的周期求g值。 （2）改变摆长，每次减少10cm，测相应周期T，作T—L图，验证单摆周期公式。 三、实验仪器设备及材料 单摆、米尺、游标卡尺、停表。 四、实验方案 利用试验台上所给的设备及材料，自己制作一个单摆，然后设计实验步骤测出单摆的周期，再根据单摆的周期公式计算当地的重力加速速。 改变摆长，讨论对实验结果的影响并分析误差产生的原因 五、考核形式 实际操作过程实验报告 六、实验报告 实验原理，实验步骤，实验数据处理，误差分析和处理。 对实验中的特殊现象、实验操作的成败、实验的关键点等内容进行整理、解释、分析总结，回答思考题，提出实验结论或提出自己的看法等。 七、思考题 1、为什么测量周期不宜直接测量摆球往返一次摆动的周期试从误差分析来说明。 2、在室内天棚上挂一单摆，摆长很长，你设法用简单的工具测出摆长不许直接测量摆长。 实验三牛顿第二定律的验证 实验类型：验证 实验类别：专业主干课 实验学时：2 所属课程：大学物理 所涉及的课程和知识点：力学牛顿第二定律摩擦 一、实验目的 通过本实验的学习，使学生掌握气垫导轨的使用，使学生通过在气垫导轨上验证牛顿第二定律，更深刻的理解牛顿第二定律的物理本质。 二、实验要求 验证当m一定时，a∝F,当F一定时，a∝1／m。 三、实验仪器设备及材料 气垫导轨，数字毫秒计，光电门，气源 四、实验方案 1、调整气垫导轨水平。 在导轨的端部小心安装好滑轮，使其转动自如，细心调整好导轨的水平。
集成电路实训报告
集成电路课程设计 目录 1 .引言 (1) 1.1 课题目的与意义 (1) 1.2 设计题目与要求 (1) 1.3 Tanner软件的介绍 (2) 2反相器设计 (2) 2.1 S-edit设计反相器 (2) 2.2反相器的瞬时分析 (3) 2.3反相器直流分析 (4) 3 L-edit画PMOS和NMOS布局图 (5) 3.1 L-edit的使用 (5) 3.2 使用L-Edit画PMOS布局图 (5) 3.3 使用L-Edit画NMOS布局图 (6) 3.4 使用L-Edit画基板节点元件 (7) 3.5 L-edit画反相器布局并作瞬时和直流分析 (7) 3.6使用LVS对比反相器 (8) 3.7关于功耗和延迟方面的计算 (9) 4.仿真注意事项 (11) 5 总结 (12) 参考文献 (13)
1 .引言 集成电路产业是信息产业的核心，在全球集成电路产业重心转移的背景下，中国集成电路产业取得了前所唯有的发展，为信息产业向纵深发展奠定了一定的基础。在全球集成电路竞争中，中国国产集成电路仍然处于较弱的地位，一方面供给无法满足中国电子整机产品的需求，另一方面则是自主创新能力不足。同时,也应看到中国集成电路产业发展的希望与契机,作为全球集成电路产业增长最快的地区和全球最具发展潜力的市场,伴随市场需求的扩张、产业规模的升级、技术水准的提高,该看到中国集成电路产业发展的希望。作为全球第三大集成电路市场中国占了20%的份额,而且产业发展速度和市场潜力在全球首屈一指。如今,由于我国集成电路产业还处于发展初期,富有经验的中高层工程，技术人才、设计人才及企业管理运营人才缺口很大。我国集成电路产业对专业设计、制造、营销、管理人才的需求量是25万一30万人,但目前国内这方面的人才数量远远不够。人才短缺,将成为制约我国集成电路产业快速发展的另一个瓶颈。然而，这也是作为一位学生，也是我们的机会，是我们为国家的集成电路信息安全做贡献的机会。让我们国家的集成电路不受外国掣肘。 1.1 课题目的与意义 本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用集成电路设计软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。掌握微电子技术人员所需要的基本理论和技能，日后从事集成电路设计工作打下基础。 通过此课程设计使学生对集成电路设计有了初步的认识认识并熟练使用集成电路相关软件，熟练集成电路设计的技能及规则等方面有重要意义。 1.2 设计题目与要求 1设计时使用的工艺及设计规则：MOSIS:mhp-s5； 2根据所用的工艺，选取合理的模型库； 3选用以lambda(λ)为单位的设计规则； 4全手工、层次化设计版图； 5达到指导书提出的设计指标要求。
实验指导书
Matlab实验指导书 河北大学电子信息工程学院 2004年1月
目录 MATLAB实验教学计划 (2) 实验一MATLAB基本操作 (3) 实验二MATLAB图形系统......................................................... . (5) 实验三 MATLAB程序设计 (6) 实验四 MATLAB基本应用领域 (7) 实验五设计性综合实验1---数字信道编译码 (14) 实验六设计性综合实验2---fir滤波器设计................................. . (16) 2
MATLAB实验教学计划 指导教师：郑晓昆薛文玲王竹毅学时数：12学时周4学时2次实验，共3周6次实验，第7—9教学周，每次实验2学时 所用仪器设备：MATLAB7.0实验软件系统 实验指导书：Matlab实验指导书 自编 实验参考书：
数字电路实验报告
数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：
U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
数字电路组合逻辑电路设计实验报告
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
大学物理实验4-指导书
1.1 静电场 实验内容 图示静电场的基本性质: 同心球壳电场及电势分布图。 实验设置 有两个均匀带电的金属同心球壳配置如图。内球壳（厚度不计）半径为R 1=5.0 cm ，带电荷 q 1 = 0.6?10-8 C ；外球壳半径R 2 = 7.5 cm ，外半径R 3 = 9.0 cm ，所带总电荷q 2 = - 2.0?10-8 C 。 实验任务 画出该同心球壳的电场及电势分布。 实验步骤及方法 基本原理：根据高斯定理推导出电场及电势的 分布公式；利用数据分析软件，如Microsoft Excel 绘制电场及电势的分布图。 在如图所示的带电体中，因内球壳带电q 1，由于静电感应，外球壳的内表面上将均匀地分布电荷-q 1；根据电荷平衡原理，外球壳的外表面上所带电荷除了原来的q2外，还因为内表面感应了-q 1而生成+q 1,所以外球壳的外表面上将均匀分布电荷q 1+q 2。 在推导电场和电势分布公式时，须根据r 的变化范围分别讨论r < R 1、R 1 < r < R 2、R 2 < r < R 3、r > R 3几种情况。 场强分布： 当r < R 1时， 001=?=???E dS E S 当R 1 < r < R 2时， ?= ???0 1 εq dS E S 2 1 0241 r q E επ= 当R 2 < r < R 3时， 00 3=?=???E dS E S 当r > R 3时， 1
2 210 40 2 141r q q E q q dS E S += ? += ??? επε 电势分布： 根据电势的定义，可以求得电势的分布。 当r < R 1时， 3 2 10210110143211414141 3 3 2 21 1R q q R q R q U dr E dr E dr E dr E dr E U R R R R R R r r ++ -=?+?+?+?=?=?????∞ ∞ επεπεπ 当R 1 < r < R 2时， 3 2 102101014321414141 3 3 2 2R q q R q r q U dr E dr E dr E dr E U R R R R r r ++ -=?+?+?=?=????∞ ∞ επεπεπ 当R 2 < r < R 3时， 3 2 10143141 3 3 R q q U dr E dr E dr E U R R r r += ?+?=?=???∞ ∞ επ 当r > R 3时， r q q U dr E dr E U r r 2 1014141 += ?=?=??∞ ∞επ 至此，可以用MS Excel 来绘制电场及电势分布图。方法如下： 打开Excel 后会有一个默认的表格出现（如下图） 在A1、A2、A3单元格内分别输入“R1=”、“R2=”、“R3=”；在B1、B2、B3单元格内分别输入R1、R2、R3的数值。
集成电路实验 王向展
电子科技大学 实验报告 二、实验项目名称：CMOS模拟集成电路设计与仿真 三、实验地点：211大楼606房间 四、实验学时：4 五、实验目的： （1）综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。 （2）学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证 六、实验原理： IC设计一般规则： ①根据用途要求，确定系统总体方案 ②根据电路的指标和工作条件，确定电路结构与类型，然后通过模拟计算， 决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。 ③根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足 这些参数的工艺参数、工艺流程和工艺条件。 ④按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一 定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。 ⑤生成PG带制作掩模版 ⑥工艺流片 ⑦测试，划片封装
实验模拟基于Cadence 平台的电路设计与仿真 七、实验内容： 1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。 2、设计一个运算放大器电路，要求其增益大于60dB, 相位裕度大于45o， 功耗小于10mW。 3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。 4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans 分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。 5、电路性能的优化与器件参数调试，要求达到预定的技术指标。 6、整理仿真数据与曲线图表，撰写并提交实验报告。 八、实验仪器与器材 （1）工作站或微机终端一台 （2）EDA仿真软件 1套 九、实验结果： 1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。 2、根据设计指标要求，设计出如下图所示的电路结构。并进行计算分析，确定其中各器件的参数。 4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析，能熟练掌握各种分 ①增益与频率之间的关系、相位裕度与频率之间关系图如下所示： ②输入、输出关系曲线 十、实验结果计算与分析： 从幅频特性曲线图像中可以读出，电路的增益A V=59dB略小于设计所要求的60dB；找出增益接近于0时候的截止频率为102.4MHz，对应到下方相频特性曲线图像中为-130o，则相位裕度为180o-130o=50o，
《数学实验》实验指导书
《数学实验》实验指导书 2012-4-12
目录 实验一MATLAB基础 (1) 实验二曲线与曲面 (8) 实验三极限、导数和积分 (15) 实验四无穷级数 (22) 实验五微分方程 (25) 实验六线性代数 (27) 实验七概率论与数理统计 (31) 实验八代数方程与最优化问题 (32) 实验九数据拟合 (34) 实验十综合性实验 (36)
实验一MATLAB基础 【实验目的】 1. 熟悉启动和退出MATLAB的方法，及MATLAB工作窗口的组成； 2. 掌握建立矩阵的方法； 3. 掌握MATLAB的语言特点、基本功能； 4. 掌握MATLAB的文件创建、运行及保存方法； 5. 掌握MATLAB的符号运算； 6. 掌握MATLAB的平面绘图命令及辅助操作； 7. 掌握MATLAB的常用函数及命令； 8. 掌握MATLAB选择结构和循环结构程序设计。 【实验内容】 1. 熟悉MATLAB的工作界面及运行环境，熟悉MATLAB的基本操作。 2. 已知 ? ? ? ? ? ?? ? ? ? ? ? - - - -= 13 2 3 1 5 11 2 2 2 3 15 9 2 1 2 7 A (1)求矩阵A的秩(rank) (2)求矩阵A的行列式(determinant) (3)求矩阵A的逆(inverse) (4)求矩阵A的特征值及特征向量(eigenvalue and eigenvector)。 3. 在MATLAB计算生成的图形上标出图名和最大值点坐标。 4. 求近似极限，修补图形缺口。 5. 逐段解析函数的计算和表现。本例演示削顶整流正弦半波的计算和图形绘制。 6. 建立M文件，随机产生20个数，求其中最大数和最小数。要求分别用循环结构和调用MATLAB 的max和min函数来实现。 7. 建立M文件，分别用if语句和switch语句实现以下计算，其中， c b a, , 的值从键盘输入。
数字电路实验
数字电路实验 实验要求： 1. 遵守实验室规则，注意人身和仪器设备的安全。 2. 预习并按规范写好预习报告，否则不能参加实验。 3. 进入实验室后保持安静，对号入座， 4. 将预习报告置于实验桌右上角，待指导教师检查。 5. 完成实验任务后，保持实验现场，报请老师验收。验收时需清楚简练地向老师介绍实验情况、证明自己已完成了实验任务。 6.实验成绩由预习报告、实验效果与实验纪律、独立动手能力、实验报告等综合决定。 实验报告内容要求 1. 实验名称、实验者姓名、实验时间地点和指导教师等。 2. 实验目的与要求。 3. 实验用仪器仪表的名称和型号。 4. 实验电路和测试电路。包括实验所用的器件品种、数目和参数。 5. 实验内容、步骤，在这部分内容中，应用简明的语言或提纲给出实验的具体内容，步骤、记录实验中的原始数据，绘制出根据观察到的波形整理出的图表、曲线，反映在实验中遇到的问题及处理的经过。如对原实验方案进行了调整，则应写出调整方案的理由和调整情况。 6. 实验结果及分析。实验结果是对实验所得的原始数据进行分析计算后得出的结论。可以用数值或曲线表达，实验结果应满足实验任务的要求。 7. 实验小结。总结实验完成的情况，对实验方案和实验结果进行讨论，对实验中遇到的问题进行分析，简单叙述实验的收获、体会等。 8. 参考资料。记录实验进行前、后阅读的有关资料，为今后查阅提供方便。
实验一TTL与非门参数测试及使用 一、实验目的 1、学习TTL和CMOS门电路的逻辑功能测试方法，加深认识TTL与CMOS门电路的 电平差异。 2、通过测试TTL与非门的电压传输特性，进一步理解门电路的重要参数及其意义（包 括U OL、U OH、U ON、U OFF、U TH、U NL、U NH）。 3、了解一般的集成门电路器件的常用封装形式和引脚排列规律，掌握使用方法。 4、熟悉数字实验箱的结构和使用方法。 二、预习要求 1、TTL与CMOS门电路的逻辑功能及闲置输入端的处置方法。 2、电压传输特性曲线及其所表征的主要参数的意义。 3、设计实验数据纪录表格 三、实验内容 1、测试TTL与非门74LS00和CM0S或非门CC4001逻辑功能。 （1）识别72LS00和CC4001的封装及引脚排列。 （2）正确连接测试电路，特别注意直流工作电压的大小和极性。 （3）测试它们的真值表，要求纪录输入高低电平（U IL、U IH）和输出高低电平(U OL、U OH)。 （4）实验TTL和CMOS门电路的输入端悬空对门电路输出的影响。 2、测试TTL与非门电压传输特性。 （1）正确连接测试电路，特别注意实心电位器的连接，连接错误易损坏电位器。 （2）注意在特性曲线的转折处应适当增加测量点。 （3）正确读取数据并纪录。 四、实验报告 1、书写格式要规范，书写认真、字迹清晰。 2、实验报告内容要齐全 3、测试的原始数据要真实，不能随意修改原始数据。 4、绘制TTL门的传输特性曲线，并根据曲线标出U ON、U OFF、U TH及U NL、U NH。 5、实验结果分析与小结 实验二组合逻辑电路设计 一、实验目的 1、学习用小规模集成电路设计组合逻辑电路的方法，进一步掌握组合逻辑电路的 分析和设计方法。 2、学习用中规模集成电路实现组合逻辑函数的方法 3、学习数字电路实验中查找电路故障的一般方法。 二、预习要求 1、组合逻辑电路分析、设计的一般方法。 2、用译码器和数据选择器实现组合逻辑函数的方法。 3、画出用译码器74LS138实现半加器的电路图。 三、实验内容 1、用与非门实现半加器。
Linux操作系统实验指导书-4磁盘
《Linux操作系统》实验指导书
实验四 实验题目：磁盘管理 实验目的：熟悉并掌握磁盘管理常用命令；掌握利用虚拟机增加新硬盘，使用fdisk对磁盘分区操作；熟悉和了解磁盘显示信息内容；掌握使用卷组进行磁盘管理操作。 实验类型：综合 实验要求：必修 仪器设备：计算机 实验内容、方法、步骤： 1，使用GUI方式建立用户user01，具体属性如下： 登录shell为/bin/bash, 主目录/user01, 用户id: 520, 用户组grp01 2，使用修改配置文件方式建立用户user02，具体属性如下： 登录shell为/bin/bash, 主目录/user02, 用户id: 530, 用户组grp02 3，使用命令方式建立用户user03，具体属性如下： 登录shell为/bin/bash, 主目录/user03, 用户id: 530, 用户组grp03，附属组grp02 4，对user01，user02，user03，设置密码并登录。 一、磁盘和分区信息查看 1 fdisk查看当前系统硬盘及分区情况，在实验报告中说明当前的磁盘容量，分区数量、名称和大小，分区挂载点，分区使用方式（卷组名称、逻辑卷名称和大小）。 步骤：fdisk –l 2 显示当前文件系统使用情况，在实验报告中说明当前主要文件系统信息及使用情况（包括主要文件系统名称、挂载点、容量、使用量及百分比等）
步骤：df –h 二、添加新硬盘 内容：关闭虚拟机操作系统，添加2块硬盘，大小分别为5G和10G。开机后查看新硬盘是否成功添加。 步骤： 1 关机：init 0 2 添加新硬盘：右键单击虚拟机，选择setting（设置）。在Add中按照要求添加2块新硬盘（HardDisk） 3 开机后，打开终端。输入命令fdisk –l 或ls /dev/sd*查看新硬盘是否添加成功。 三、对新添加硬盘进行分区 内容： 1. 将第二块硬盘sdb分区（5G），要求分区1（sdb1）为主分区，类型为swap （82），大小为500M；分区2（sdb2）为主分区，类型为linux（83），大小为2G；分区3为扩展分区（sdb3），大小为sdb所有剩余容量；分区5为逻辑分区，类型为lvm（8e），大小为2G。分区后，查看sdb新添加所有分区，将截图添加到实验报告中。 2. 将第三块硬盘sdc分区（10G），要求分区1（sdc1）为扩展分区，大小为10G；
《集成电路测试》 实验指导书
《集成电路测试》实验指导书 南通大学集成电路重点实验室 2009年6月
实验一 测试图形生成及验证 一、实验目的 熟悉对被测电路给定故障生成测试图形的过程，掌握异或法和D 算法的具体运用。 二、实验原理 参考教材P74 4.2.1 异或法， P82 4.4 D 算法 三、实验内容 a b c d (1) 用异或法对5/0故障生成测试图形； (2) 用D 算法对6/0故障生成测试图形； (3) 对以上所产生的测试图形进行验证；（在Quartus II 中进行验证） 四、实验报告 写出测试图形生成的具体过程，给出整个实验的原理图和运行结果，分析实验结果的正确性。 f
实验二伪随机序列生成 一、实验目的 了解随机测试和伪随机测试的基本概念；掌握LFSR的基本结构和M序列的基本特性。 二、实验原理 基于故障的确定性测试方法是指用专门的算法对给定的故障生成测试图形，优点是生成的测试图形长度短，但生成过程比较复杂，测试施加比较困难。由微处理器的测试软件算法或者专用的测试电路可容易生成随机的或伪随机的测试图形，并具有较高的故障覆盖率，因此在集成电路测试中得以广泛应用。 如果一个序列，一方面它是可以预先确定的，并且是可以重复地生产和复制的；一方面它又具有某种随机序列的随机特性（即统计特性），我们便称这种序列为伪随机序列。因此可以说，伪随机序列是具有某种随机特性的确定的序列。它们是由移位寄存器产生确定序列，然而他们却具有某种随机序列的随机特性。因为同样具有随机特性，无法从一个已经产生的序列的特性中判断是真随机序列还是伪随机序列，只能根据序列的产生办法来判断。伪随机序列系列具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。 伪随机序列的电路为一个反馈移位寄存器，它可分为线性反馈移位寄存器（简称LFSR 计数器）和非线性反馈移位寄存器，由线性反馈移位寄存器（LFSR）产生的周期最长的二进制数字序列称为最大长度线性反馈移位寄存器序列，通常简称为M序列。 关于LFSR构造及M序列的相关特性，请参阅教材p205-212的相关内容。 三、实验内容 下图为4位完全LFSR结构图，试分析其自动生成的序列。(在Quartus II中运行、分析) 四、实验报告 对伪随机序列，LFSR，M序列等相关概念进行综述。对上图进行分析。
实验指导书
机电、微电子专业控制工程基础课程实验 实验指导书 机电工程学院 张 旭 2009年9月
实验1 系统的瞬态响应（验证性实验） 1.1 实验内容和目的 已知一个电路系统的原理图和传递函数如下： ()00 252500 252 ++= s s s G 测试该系统的阶跃响应，同时在MATLAB/simulink 环境下用该系统的传递函数进行单位阶跃响应仿真。从测试和仿真结果中获取上升时间、峰值时间、调整时间、超调量这几个特征值，另外再用理论公式计算这些特征值，对比实际测试、计算机仿真、理论计算的结果。初步建立对二阶系统阶跃响应的感性认识，初步掌握系统阶跃响应的工程测试方法和计算机仿真方法。 1.2 二阶系统的单位阶跃响应 二阶系统典型的单位阶跃响应及主要特征指标如下图所示：
1.3 系统阶跃响应的计算机仿真方法 完成在MATLAB/simulink 环境下对系统单位阶跃响应的仿真分为三个步骤： 第1步： 建立仿真模型 第2步： 设置仿真参数 第3步： 观察仿真结果 下面以二阶系统()00 646400 642 ++=s s s G 为例介绍仿真单位阶跃响应的步骤和方法。 1.3.1 建立仿真模型 建成后的仿真模型为： 仿真模型由阶跃信号源Step 、示波器Scope 、被测系统的传递函数Transfer Fcn 、常数Constant 、多入单出的信号路由器Mux 等模块构成。建立该仿真模型的过程如下： 运行MATLAB 软件，在MATLAB 窗中点击Simulink 按钮： 点击后打开的Simulink Library Browser 窗（仿真库浏览窗）如下： 点击Simulink Library Browser 窗中新建模型按钮：
数字逻辑实验指导书(1)
实验一 实验箱及小规模集成电路的使用 一 实验目的 1 掌握实验箱的功能及使用方法 2 学会测试芯片的逻辑功能 二 实验仪器及芯片 1 实验箱 2 芯片：74LS00 二输入端四与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六非门 1片 三 实验内容 1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。 （1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。）改变输入的状态，观察发光二极管。74LS86的接法74LS00基本一样。 表 74LS00的功能测试 表 74LS86的功能测试 （2）分析74LS00和74LS86的四个门是否都是完好的。 2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。 （3）利用74LS00和74LS04设计一个异或门。画出设计电路图。
实验二译码器和数据选择器 一实验目的 1继续熟悉实验箱的功能及使用方法 2掌握译码器和数据选择器的逻辑功能 二实验仪器及芯片 1 实验箱 2 芯片：74LS138 3线－8线译码器 1片 74LS151 八选一数据选择器 1片 74LS20 四输入与非门 1片 三实验内容 1 译码器功能测试（74LS138） 芯片管脚图如图所示，按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。 表 2 数据选择器的测试（74LS151） 按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
数字电路组合逻辑电路设计实验报告
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为
实验2指导书 组合逻辑电路的设计
组合逻辑电路的设计 一、实验目的 1．掌握组合逻辑电路设计的一般概念和方法。 2．掌握集成组合逻辑电路的使用和设计方法。 3．学习EDA软件Quartus II的基本使用方法。 二、实验预习 阅读《电工电子实验教程》第6.3节中组合逻辑电路的内容。 打印实验指导书，预习实验的内容。 查阅相关芯片的数据手册，了解芯片的逻辑功能、引脚排列及外形结构，完成实验电路设计，画出原理电路，标明芯片型号和引脚。自拟实验步骤和数据表格。 三、实验设备与仪器 数字电路实验箱。 四、实验原理 使用中规模的集成电路设计组合逻辑电路的一般方法为： 第一步：从题目中完成逻辑抽象。把实际问题转换为可行的逻辑设计要求。 第二步：根据逻辑设计的要求建立输入、输出变量，并列出真值表。 第三步：用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。不一定要最简形式，应以所要使用的中规模集成芯片的逻辑功能为依据，把要产生的逻辑函数变换为与器件的逻辑函数式类似的形式。对于变换后的逻辑函数式与所选器件的逻辑函数式差别非常大的应考虑更换元器件类型。 第四步：根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。 第五步：用实验来验证设计的正确性。 设计组合逻辑电路的一般步骤如图1所示。 图1 组合逻辑电路设计流程图
五、实验内容 题目A：4人表决电路 设计一个4人表决电路，多数通过（即当四个输入端中有三个或四个为“1”时，输出端才能为“1”），用发光二极管显示表决结果，通过点亮，否决不亮。（要求选用与非门电路实现，74LS10和/或74LS20） 题目B：大月指示器电路 设计一个大月（该月份天数为31）指示器，四个二进制输入变量表示月份，发光二极管表示输出，若该月份月份为大月，则发光二极管亮，其它情况发光二极管不亮（注意任意项的处理，要求使用74LS00和74LS151）。 六、实验要求 从实验内容所列的题目中选择一个题目进行设计，使用中规模集成电路芯片完成设计，具体方案不限。要求确保电路可以完成题目功能，并使用尽可能少的器件。 列出真值表，写出逻辑表达式并根据设计要求进行化简（化简形式根据采用的器件逻辑功能自行决定），全部用门电路实现。 在数字实验系统中完成实际操作，利用实验箱上已连接好的开关电路获得所需的逻辑电平输入，LED指示灯电路完成结果显示。 自行设计测试表格，完成实际电路的测试。 实验室可提供的芯片有：74LS00、74LS10、74LS20、74LS151。 七、实验报告（本部分请附加空白页手写完成） 在实验报告中写出完整的设计思路和设计过程，越详细报告分数起评点越高，内容应包括建立逻辑变量、列真值表、逻辑化简、逻辑表达式变换、电路图设计等。 用要求的器件设计出电路，画出电路图。 列出元器件清单。 写出实验结果及分析。 写出实验体会总结。 有能力的同学可画出仿真电路图和仿真结果。
实验四----《面向对象程序设计C 》综合性实验指导书
《面向对象程序设计C++》综合性实验指导书 实验题目：学生选课小系统（实验四） 课程名称：面向对象程序设计C++ 计划学时：4 起稿人：邹金安 一、实验目的 1、理解面向对象程序设计的基本概念（类、对象、成员函数、成员变量）； 2、掌握面向对象程序设计的基本方法； 3、综合复习课程的所有知识点，进一步熟练面向对象程序的开发方法和流程，提高独立分析问题和解决问题的能力，培养实践动手技能。 二、实验任务 请设计一个学生选课小系统。 要求：描述课程类和学生类。用重用类的多文件程序结构形式，编制面向对象应用程序。学生有名字，学生最多可学五门课程，学生实际学的门数，可以给定学生的名字，可以得到学生的名字，可以得到学生给定课程的成绩，可以得到学生所学课程的平均成绩，可以给学生增加一门课（同时在该课程中增加一个学生）。课程最多有30个学生，课程有实际学生数，课程有实际学生名单，课程有学分数，课程有每个学生成绩，课程可以得到学分数，课程可以设置学分数，课程可以得到班平均成绩，课程可以得到某个学生成绩。 现有数学课，张三学数学，成绩为3.1分，李四学数学，成绩为4.5分。求其平均成绩，求张三的数学成绩。 现有物理课，学时数为4,张三学物理，成绩为4分。求张三所学课程的平均成绩。 三、实验相关理论和原理 在以往学习的基础上，对以往所学内容进行整合，综合运用类、对象等面向对象技术，进行管理系统的开发。 面向对象的几个基本概念： 1、类与对象
类是C++语言封装的基本单位，用来创建对象，它是对象形式的模块，指定代码和数据。C++使用的规范构建对象，对象是类的实例。定义一个类时，要声明其包含的数据以及处理这些数据的代码。数据包含于有类定义的实例变量中，代码则包含于函数中，组成类的代码和数据成为这个类的成员。 2、构造函数 构造函数在对象创建是进行初始化，为类定义的实例变量赋初始值，或者执行一个结构完整的对象必须的任何其他启动过程。 3、析构函数 析构函数在对象的生命期行将结束的时候，系统自动调用。可以用来进行一些善后处理工作。 四、实验指导 （一）分析题意 1. 学生有名字，学生最多可学五门课程，学生实际学的门数，可以给定学生的名字，可以得到学生的名字，可以得到学生给定课程的成绩，可以得到学生所学课程的平均成绩，可以给学生增加一门课（同时在该课程中增加一个学生）。根据题目要求可以创建一个Student 类 内有数据成员： char NAME[12];//姓名 int COURSE_Num;//实际课程数 char COURSE_Name[5][12];//最多5个课程名 float SCORE[5]; 和成员函数： Student(; void SetName(char na[12]; char* GetName(; ~Student(; void ADDCourse(char CourseName[12],float score; //增加某课及其成绩 float GetScore(char* CourseName;//得到某课程的成绩 float GetEverageScore(;//得到所学课程的平均成绩
数字系统设计实验三
实验四简易数字钟下载 1、实验目的 1）学习掌握数字系统综合设计方法。 2）学习掌握层次设计方法。 3）学习掌握设计下载方法。 4）学习掌握实验系统使用方法。 2、实验原理 数字钟是对输入时基秒脉冲进行计数，依次输出秒数值、分数值、小时数值，从而确定时钟时间，其原理框图如下图所示。 Image 简易数字钟原理图 简易数字钟原理图 实际的数字钟设计中还需要增加年月日的功能，这里框图中
也省略了校时功能的结构。 3、实验内容 1）选择XC2S200PQ208器件建立一个新的工程。 2）在上述工程中，采用VHDL语言的方法设计上述简易数字钟。 3)参考实验系统使用说明，按下列要求锁定引脚。秒、分钟、小时由实验系统的J1、J2输出，显示输出的时分秒间隔一位数码管。时钟输入由J7的1脚输入。 4）下载编程并验证设计结果。 4、实验设备 1）清华同方PⅣ 2.4G\256M60G 2）ISE 6.2i—Windows软件系统 3）多功能EDA实验系统(V型) 5、实验步骤 1）写出简易数字钟的设计程序。 2）画出简易数字钟的仿真波形。 3）将程序下载到芯片中。 a.首先点击菜单Assignments->Device，选择Device family->Cyclone IV E，然后选择芯片型号Available device->EP4CE6F17C8。 b.进行管脚锁定，选择菜单Assignments->Pin Planner，在Location列下为输入\输出变量选择对应的管脚进行锁定。 c．选择快捷菜单进行编译Start Compilation，生成下载文件。 d．点击Tools->Programmer e.点击Add Device，在Device->Cyclone IVE中，选择Device