0dB音频基准电平
1KHz,0dB的含义,不是一两句话可以说清楚,1KHz就比较容易理解了,就是说信
号的频率是1KHz,0dB的含义就要涉及到音频信号的采样值的量化方面的知识了,对于CD音频,进行的是16位量化,每一个采样值都用16位二进制来表示,
对于正弦信号,可以有很多种方式来表示,但不同的方式得出来的幅度大小不
一样,当正弦信号的波峰对应的采样值量化的二进制值刚好用16二进制1来
表示时,即波峰的采样值的量化值为1111 1111 1111 1111时,即用完了16位二进制来表示波峰的采样值了,这样的正弦信号就是0dB的正弦信号,至于它经
过D/A转换成模拟信号的幅度是多少或者说CD机的读碟后输出的幅度是多
少还要看CD机采用的D/A转换器的基准电压及放大电路的情况.如果正弦信
号波峰的采样值的量化值小于111111111111,那么它就不是0dB信号了,而是
负多少dB信号了.所以说0dB信号是CD机或DVD等数码音频播放器能输出
的最大信号,当播放音乐时,通常是不能达到这个强度的.
https://www.wendangku.net/doc/8015270564.html,/69/gdcl/guangdian.html 模拟系统或设备技术参数要求主要技术参数要求给出待进行测定系统或设备的性能参数及指标值。它将随不同系统或设备有所不同。但均包括以下内容：系统或设备输入及
满足一定条件下的输入、输出特性如某设备的此项参数要求写法为：输入
电平 -6dBu下，输出电平 +4dBu(1kHz、负载600Ω、失真度≤0.5%) 输入特
性 (1)输入电平设备满足一定条件(如规定的信号失真度、负载值等)时，额
定输出(电压或功率)时输入端口所需要的信号电平，称之为输入电平。电
平与电压不同，前者指两个相同电量的比值取对数后用分贝(dB)表示；而电
压是用电压度量单位kV、V、mV、μv标注。在无线电技术中常引用分贝(dB)。分贝(dB)值是两个相同电学参数的比值再取以10为底的对数的20倍或10倍值。分为电压分贝值(LV)、电流分贝值(LI)、和功率分贝值(Lw)，其式见：
对于音频信号：
一个语言或音乐信号在电路上的音量级用在600Ω电阻上供给１mW的
1000Hz正弦电压的有效值作为基准，电压值等于0.775V(有效值)。基准量写为：0dBm (0dBm.600Ω/0.775V)或0dBu（0dBu=0.775V）。因此音频电压以
0dBu＝0.775V为基准量，用×dBu表示音频电压电平值。对应于6dBu折算
为电压有效值为: 6dB＝20lg (U/0.775) U＝ 2×0.775=1.55V 依照上面运算，又可得出-6dBu相应的电压有效值为0.3875V或387.5mV。对于射频电压：如有线电视网传输的射频电压是以0dBμV＝1μV为基准量。对于终端端口
70dBμV电平，而实际射频电压为： 70＝20lg( U/1μV) 3.5＝lg (U/1μV) U
＝3162μV＝对于功率：又以0dBmW＝1mW、0dBw＝1W为基
准量。于是设备输出端标以10dBmW即输出10mW。目前常用的基准量有：0dBμv＝1μv有效值，用于电缆电视网络端口场强度量。 0dBm＝1mW，音
频系统(特性阻抗600Ω)可换算为0dBu＝0.775V有效值，作为音频电平度量。射频（特性阻抗50Ω) 可换算为0dBu＝0.224V有效值,作为射频电平度量。
从上面的论述可以看出，分贝是两个相同电量间的相对关系；当dB带有下
标时增添了另一层含意，即在给出0dB的确定值下可得出该分贝量的实际值。分贝概念很重要，在无线电技术中是常用的表示法。设备输入电平可用信
号具有的自身值(V、W)以及带有下标的分贝值表示。设备输入端的电平表
示法,除用标称输入电平之外，有的还给出一个范围或最大电平。所给出的范
围表明设备能够适应信号源变化范围的能力，它是通过输入端安置的衰减器
调整到标称输入电平。 (2)输入阻抗信号从信号源向负载传输，希望负载
能从信号源获得尽可能大的功率。当负载电阻等于信号源具有的内电阻，负
载将从信号源获取最大功率，称这一条件的实现为负载与电源的最大功率匹配。在用传输线连接信号源与负载之间，进行信号传输时，负载获得最大功
率还应考虑传输线终端负载值等于传输线特性阻抗Zc的传输匹配，尤其在较高频率下利用传输线传送信号。实现传输匹配以及负载与信号源最大功率匹配，则要求设备输入阻抗、传输线特性阻抗和信号源内阻三者均为同－数值。用该数值定为设备输入阻抗的标称值。但音频具有特殊之处。音频频段传
输线特性阻抗为600Ω，视频传输线为75Ω，而射频传输线有50Ω及75Ω
两种规格。衡量设备实际的输入阻抗是用偏离标称值的程度的大小来表示，而在视、射频范围给出反射损失(dB)。信号由信号源经传输线向负载传送，传输不匹配（负载值不等于所用传输线特性阻抗）会使负载仅吸收信号源提
供的一部分能量，其余的能量将反射回信号源。这种现象可用驻波比表示，
但考虑到仪器测量的简便性，目前常用反射损失(dB)描绘，它表明反射量的
大小。当反射损失为无穷大时，意味着信号源传送的能量巳被负载全部吸收，即达到传输匹配，此时设备输入阻抗等于标称值。若反射损失等于零，说明
负载－点没吸收，传输的能量又全部反射回信号源，即失配中的最严重状况，称之全反射，此时设备输入端会呈现开路或短路。反射损失在无穷大和零之间，同样表明失配，但负载还是能吸收到一定量的能量，设备输入阻抗将偏
离标称值。反射损失用dB标出。反射损失与反射系数p 之间的关系为：
反射损失（dB）＝反射损失0dB，传送的能量全部反射回信号源，
设备输入端会呈现开路或短路。反射损失∞dB，传送的能量全部被负载吸收，设备输入阻抗为标称值。可看出反射损失dB值越大，表明负载得到
的能量越大，设备输入阻抗趋向于标称值。输出特性输出量标注输
出量依据设备功能，分为电平和功率两种标注。如+4dBu、+20dBu 或100mW、1kW。在一定条件下标注的电平或功率值才具备实际价值。以音频功率放大
器为例，输出音频功率100W (频率响应100Hz～16000Hz 、±1dB、失真度＜1%)。对于广播、通讯发送设备，需要标出的条件要多些。输出负载输
出负载指在达到标注的输出量条件下，设备输出端应连接的电阻值。最大
频率误差指广播、通讯发送设备在规定的极限使用条件（如气候、电源、振动、冲击等）范围内最恶劣的组合状态下，经规定的预热时间后，实测载
波频率和标称频率的偏差程度
常用电平及接口电平
常用电平及接口电平
目录 一.常用逻辑电平标准 (3) 1.1 COMS电平 (4) 1.2 LVCOMS电平 (5) 2.1 TTL电平 (5) 2.2 LVTTL电平 (5) 3.1 LVDS电平 (6) 4.1 PECL(VCC=5V)/LVPECL(VCC=3.3V)电平 (7) 5.1 CML电平 (7) 6.1 VML电平 (7) 7.1 HSTL电平 (8) 7.2 SSTL电平 (8) 二．常用接口电平标准 (9) 1. RS232、RS485、 RS422 (9) 2 DDR1 ,DDR2,DDR3 (10) 3 PCIE2. 0、PCIE3.0 (11) 4 USB2.0, USB3.0 (13) 5 SATA2.0, SATA3.0 (14) 6 GTX高速接口 (14)
一.常用逻辑电平标准 附图1： 附图2：
附图3： 附图4： 1.1 COMS电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 3.5 V 输入低压（VIL) 1.5 V 输出高压（VOH) 4.44 V 输出低压（VOL）0.5 V 共模电压（VT） 2.5 V
传输延迟时间(25-50ns) 最高速率 耦合方式 1.2 LVCOMS电平 LVCOMS电平参数条件最大值典型值最小值单位备注电源电压（VCC） 3.6 3.3 2.7 V 输入高压（VIH）0.7VCC V 输入低压（VIL) 0.2VCC V 输出高压（VOH) VCC-0.1 V 输出低压（VOL）0.1 V 共模电压（VT）0.5VCC V 最高速率 耦合方式 2.1 TTL电平 电平参数条件最大值典型值最小值单位备注电源电压（VCC） 5.5 5 4.5 V 输入高压（VIH） 2 V 输入低压（VIL) 0.8 V 输出高压（VOH) 2.4 V 输出低压（VOL）0.5 V 共模电压（VT） 1.5 V 传输延迟时间(5-10ns)， 最高速率 耦合方式 2.2 LVTTL电平 电平参数条件最大值典型值最小值单位备注
电平标准
一些电平标准 下面总结一下各电平标准，和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。 速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。 PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL
音频电平指示
LM324是四运放集成电路，本文介绍用LM324制作的两款LED电平指示器电路。LED 电平指示器常应用于音频电路及功放电路中的输出电平指示。 １、首先介绍的LED电平指示器带有可调增益放大级，既可以接在音频功放电路的输出端，作为功放输出电平指示，也可以接在音频前置放大电路输出端（音量控制电路之前），作为前置级的电平指示器。电路见下图 电路中，由LM324运放构成一个增益可调的放大前级，可调电阻RP用来调节增益量；LED驱动电路由三极管V、电容器C3、稳压二极管VS,电阻器R1一Rn、发光二极管VLl 一VLn和二极管VD1一VDn组成。 来自功率放大器或前置放大器的音频输人信号经C2藕合加至LM324运放的5脚，经LM324和三极管放大后，从三极管的发射极输出信号电压，将VLl一V Ln逐级点亮。音频输人信号越强，点亮发光二极管的个数也越多。 元器件选择 R01-R05和R1-Rn选用1/4W碳膜电阻器或金属膜电阻器。RP选用超小型电位器或立式可变电阻器。 C1-C3均选用耐压值为16V的铝电解电容器。VD1-VDn选用1 N4148型硅开关二极管或2AP5VS选用1/2W、3.6V的硅稳压二极管。 VU-V Ln均选用币5mm的红色高亮度发光二极管。 V选用C8050或58050、3 DG8050型硅NPN晶体管。 IC选用LM324型运算放大集成电路。 ２、下面介绍的LED电平指示器自身不带增益放大电路，可用于音频功放输出端的电平指示器。但是本电平指示器有移动点光式和逐级点亮式两种显示方式可以选择。电路原理图见附图所示。 当输入音频信号电平小于0.7 V时，Nl输出高电平，将VLI点亮；当输入信号电平在0.7-1.4V之间时，N2输出高电平，一方面使V L2点亮，另一方面通过V D6使N1的反
CMOS TTL电平标准
TTL电平和CMOS电平总结 1，TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。 3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换 4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。 5，TTL和COMS电路比较： 1）TTL电路是电流控制器件，而coms电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。 3）COMS电路的锁定效应： COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过规定电压。 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。 3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS 电路的电源。 6，COMS电路的使用注意事项 1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。 3）当接长信号传输线时，在COMS电路端接匹配电阻。 4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。 5）COMS的输入电流超过1mA，就有可能烧坏COMS。 7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）： 1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。 8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出
RS232、RS485、RS422电平-及常见逻辑电平标准
RS232、RS485、RS422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。
音响专业术语
AFL=After-fader Listen 衰减后监听（推子后监听），这个模式下，监听输出的信号是来自于通道电平推杆以后的信号 Aux. =Auxiliary 辅助 Aux.return 辅助返回（或Aux.RTN.或Aux.RET.）用于接收音频处理设备（如效果器，激励器）处理后的音频信号与主输出信号加以混合。 Aux.send 辅助送出，一般用于输出信号供信号处理设备进行处理，或输出舞台监听信号。 Balance 平衡，一般用于立体声输入通道，确定两路输入信号各自的平衡。Bus 母线,公共线，调音台内部的信号线路流程，多路信号汇合到某个线路上，这条线路就是母线，一般的辅助和编组都是母线结构 Clip 削波指示，此指示灯点亮或信号电平指示表达到这个位置，表明输入或输出信号已经达到顶点。Cue 提示,监听，按下后可以在监听耳机或监听通道监听此路的信号。Direct 直接的(输出)插口 Effect 效果 EQ=Equalizer 均衡器，调音台的均衡一般分三段或四段，有些具有扫频功能，可以对选定的频段进行电平的提升或衰减。 Fader 衰减器,推子 Foldback 返送 Gain 增益,放大量 Group 编组 HF=High Frequency 高频段 HP=Headphone=Phones 耳机 INS. =Insert 断点插入插口,也称又出又进插口，这个插座一般用于将一个信号处理设备直接插入到调音台的某个输入或者输出通道，对该通道的音频信号进行更精细的处理。 Level 电平 LF=Low Frequency 低频段 Limit 限制
Line in线路或高阻抗设备输入插口LMF=Low-Mid Frequency 中低频段Low cut 低频切除(例如切去100Hz以下频率成分) L-R=Left-Right 左-右 Main Sum 混合单声道，这个输出插座输出调音台内部混合好的单声道信号。Master 主控,主输出。 Matrix 矩阵输出 Meter Assign 表头设定，确定电平指示表显示什么内容，比如主输出或编组输出。 MF=Mid Frequency 中频段 MHF=Mid-High Frequency 中高频段Mic. =Microphone 话筒或低阻抗设备插口 Mix 混合 Mixer 混合器，混音器 Monitor 监视，监听，监视器，监听音箱 Mono 单声 Music 音乐Mute 哑音，静音 On 接通 Osc. =Oscillator 振荡器，一般可输出20Hz－20KHz或单独的1KHz的正弦波基准频率信号，用于测试系统。Pad 定值衰减，一般将输入信号电平衰减10或20分贝 Pan 声像调节，将输入信号分配到左路通道与右路通道之间的任意位置。PFL=Pre-Fader Listen 衰减前监听（推子前监听） Phantom+48V 幻象电源+48V，用于连接电容话筒时，给电容话筒供电。 PK. =Peak 峰值指示灯，此灯闪亮时，标明输入信号电平强度已经达到最高。Power Switch 电源开关 Quartz Oscillator 石英晶体振荡器Slate 标记 Solo 独奏，独立监听按钮，在调音台上与CUE有同样的意义。 Stereo 立体声 Sub. in 附加输入
华为逻辑电平接口设计规范
Q/DKBA 深圳市华为技术有限公司技术规范 错误！未定义书签。Q/DKBA0.200.035-2000 逻辑电平接口设计规范
2000-06-20发布 2000-06-20实施深圳市华为技术有限公司发布
本规范起草单位：各业务部、研究技术管理处硬件工程室。 本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。 在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。在此，表示感谢！ 本规范批准人：周代琪 本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。 本规范修改记录：
目录 1、目的 5 2、范围 5 3、名词定义 5 4、引用标准和参考资料 6 5、TTL器件和CMOS器件的逻辑电平8 5.1：逻辑电平的一些概念8 5.2：常用的逻辑电平9 5.3：TTL和CMOS器件的原理和输入输出特 性9 5.4：TTL和CMOS的逻辑电平关系10 6、TTL和CMOS逻辑器件12 6.1：TTL和CMOS器件的功能分类12 6.2：TTL和MOS逻辑器件的工艺分类特点13 6.3：TTL和CMOS逻辑器件的电平分类特点13 6.4：包含特殊功能的逻辑器件14 6.5：TTL和CMOS逻辑器件的选择15 6.6：逻辑器件的使用指南15 7、TTL、CMOS器件的互连17 7.1：器件的互连总则17 7.2：5V TTL门作驱动源20 7.3：3.3V TTL/CMOS门作驱动源20 7.4：5V CMOS门作驱动源20 7.5：2.5V CMOS逻辑电平的互连20 8、EPLD和FPGA器件的逻辑电平21 8.1：概述21 8.2：各类可编程器件接口电平要求21 8.3：各类可编程器件接口电平要求21 8.3.1：EPLD/CPLD的接口电平21 8.3.2：FPGA接口电平25 9、ECL器件的原理和特点35 9.1：ECL器件的原理35 9.2：ECL电路的特性36 9.3：PECL/LVPECL器件的原理和特点37 9.4：ECL器件的互连38 9.4.1：ECL器件和TTL器件的互连38 9.4.2：ECL器件和其他器件的互连39 9.5：ECL器件的匹配方式39 9.6：ECL器件的使用举例41 9.6.1：SYS100E111的设计41 9.6.2：SY100E57的设计42 9.1：ECL电路的器件选择43 9.2：ECL器件的使用原则43
电视节目中录音电平的标准与调控
电视节目中录音电平的标准与调控 2011-6-07 21:12来源：中国摄像网 福建省广播影视集团东南卫视詹桂花 摘要：为了获得电视节目声音的最佳信噪比，充分保持原信号的动态范围，确保尽可能小的失真，在节目录制过程中掌握录音电平的标准、调整好录音电平是很重要的。本文就摄像机录音、演播室及配音间录音时如何调控电平作了阐述。 作为一名电视录音师，其目标是追求尽可能高的信噪比、尽可能低的失真度，让录制的节目能原汁原味地还原原始的声源。要实现这一目标，一方面要尽可能提高录音的电平以远离底噪声，另一方面又要精确地控制峰值以避免失真。过载失真表现为声音低音部分发紧、发闷，高音部分刺耳，并伴随“沙沙”的噪声。而录音电平过小也会影响录音质量，如在制作过程中对过小的声音作普遍提升，则背景噪声也会随之加大。因此，正确调控声音的录入电平具有重要的意义。 一、基本概念 在数字音频技术当中，有一个很重要的概念——数字满度电平（full scale digi tallevel），即数字音频设备中A／D（模拟／数字）或D／A（数字／模拟）转换器所能转换的最大不削波模拟信号电平。国家广电总局关于数字音频设备满度电平的规定为：0 dBFS对应模拟信号的+24dBu，因模拟信号采用+4dBu作为 0VU，故0vu对应-20dBFS。 1、满度相对电平（dBFS） 数字音频信号电平相对于满度电平的单位，简称为满度相对电平，单位为dBFS（dBFullScale）。单位中的FS（FullScale）表示此信号的数字编码相对于数字满度电平编码的分贝关系。数字音频信号的电平单位规定系统中A／D转换器能转换的最大不削波模拟信号电平为0 dBFS，因此，所有其他不削波正常的数字信号电平都小于0 dBFS，前面均应有负号，数字峰值表0 dBFS设置在仪表的最高位，即0 dBFS等于“满刻度”的数字音频参考电平，实际数字音频信号的满度相对电平均为负值。 2、电压电平（dBu） 以0.775V（有效值）为基准电压时的电压电平单位，表示为：dBu=20lg（v／0.775）。dBu的计算只考虑电压电平本身，而不考虑与相应的电功率电平之间的关系，不考虑阻抗是否为600Ω。dBu通常用来描述专业音频设备的输入输出电平。 3、音量单位表（Vu表） Volume Unit Meter（音量单位表）用于测量声音信号强度（与人耳听感相关），其内部采用平均值检波器，是准平均值特性的表示，用稳态正弦波信号的有效值来确定刻度，刻度用对数和百分数表示，单位为vu，0vu对应于100％。其上升和下降时间都为300ms，对信号中的峰值信号不灵敏。 4、节目峰值表（PPM表） Program Peak Meter（节目峰值表，又译为峰值节目表），用于测量节目信号中出现的复杂信号的准峰值，采用全波整流器（峰值检波器），按稳态正弦波信号的有效值确定刻度，积分响应时间分为I型和II型，I 型为5ms，II型为10ms，返回时间较长，以便于操作者观察指示值。 大多专业的摄录设备都配有音量单位表，是对声音电平的指示，也是录音师处理声音时最重要的参考基准，通常使用的是VU表及PPM表。 要避免将数字机上的峰值音量表与普通的VU表相混淆，两者除了仪表刻度不同外，VU表具有远慢于
几种常用逻辑电平电路的特点及应用
几种常用逻辑电平电路的特点及应用 2007-08-13 来源: 作者: LVDS(Low Voltage Differential Signal)低电压差分信号、ECL(EmitterCoupled Logic)即射极耦合逻辑、CML电平等各种逻辑电平的特点以及接口应用。 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 1 几种常用高速逻辑电平 1.1LVDS电平 LVDS（Low V oltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 图1LVDS驱动器与接收器互连示意 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括：①低摆幅（约为350 mV）。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 ②低压摆幅。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 ③具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差
各种逻辑电平标准
各种逻辑电平标准 在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。·低电压的逻辑电平还有2.5V和1.8V两种。·ECL/PECL和LVDS是差分输入输出。·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入 常用电平标准 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL 等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻； TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
调音台你要熟知的按钮功能
调音台你要熟知的按钮 功能 TYYGROUP system office room 【TYYUA16H-TYY-TYYYUA8Q8-
调音台你要熟知的按钮功能 按旋钮从上往下是： GAIN 注：（增益调节，调节通道初进信号的总体放大量，不能太大，太大易回啸）HIGA 高频 (放中间位置) MID 中频 (放中间位置) LOW 低频 (放中间位置) MON 监听控制（根据现场情况来调） EFF 效果（混响、根据现场情况来调） PAN 声场（放中间位置，） GAIN 增益控制旋钮(输入电平调节)，在调音台电路中，调整设定输入信号有一个 宽的不失真动态范围和最佳信噪比。GAIN提供了40dB连续可调增益范围，当设定为-40dB时，信号电平最低，即输入信号被衰减了40dB；当设置在0dB位置时，衰减量为0，输入信号最强。在调GAIN旋钮时，首先把GAIN旋钮顺时针方向调到峰值指示灯刚好一直亮的位置，然后逆时针方向慢慢地旋回到指示灯熄灭的位置，再往回调增大约6dB，使指示灯处在信号峰值出现时即亮的电平临界线上，这样就可以确定输入信号已调整在适当电平上了。在固定的使用场合，GAIN旋钮一次调整好后，一般就不要旋动了。注意切忌将GAIN旋钮作音量控制使用，否则很容易造成前级电路过载，破坏音响系统的正常工作状态，甚至损坏扬声器。 HIGH 高频 MID 中频 LOW带低频 High、Middle、Low 三段均衡器旋钮,分别可以对高频、中频、低频进行增强或衰减，控制范围为正负 15 分贝。中频控制收人声时尤其有用，可以非常准确地修饰演出者的声音。 低音：20 Hz ～ 500 Hz 适当时，低音张弛得宜，声音丰满柔和。不足时声音单薄，过度提升时会使声音发闷，明亮度下降，鼻音增强。 中音：500 Hz ～ 2 KHz 适当时声音透彻明亮。不足时声音朦胧，过度提升时会产生类似电话的声音。 高音：2 KHz ～ 8 KHz 是影响声音层次感的频率。不足时声音的穿透力下降，过强时会掩蔽语言音节的识别，使齿音加重、音色发毛。 MON MONITOR：总监听音量旋钮, 通道上的监听控制电位器将各路信号取出后直接经监听母线送到监听放大器输出，供调音员监听，以便调控进入混合电路的各路输入信号的电平比例。监听控制设在GAIN和音调均衡控制之后，音调均衡控制的任何变化都会引起声反馈，但声像旋钮及通道电平推子的控制对监听是不起作用的。 EFF EFFECT：音效旋钮,调节该旋钮决定该路输出至效果器的电平大小。在调音台的各个通道上都设置有这个调节旋钮。使用时可以用调音台的内置混响器，也可以外接效果／混响器。当外接效果／混响器时，内置混响器即从调音台电路上断开，唯有外接效果／混响器送出的信号输出到各路输入通道上。在放音或录制节目时，通过调节
常用逻辑电平标准总结归纳
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。 CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。 Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。 相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。 3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。 2.5V LVCMOS： Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。 CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构) Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
常用逻辑电平简介讲解学习
常用逻辑电平简介（转载） 逻辑电平有：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、GTLP；RS232、RS422、RS485等。 图1－1：常用逻辑系列器件 TTL：Transistor-Transistor Logic CMOS：Complementary Metal Oxide Semicondutor LVTTL：Low Voltage TTL LVCMOS：Low Voltage CMOS ECL：Emitter Coupled Logic， PECL：Pseudo/Positive Emitter Coupled Logic LVDS：Low Voltage Differential Signaling GTL：Gunning Transceiver Logic BTL：Backplane Transceiver Logic ETL：enhanced transceiver logic GTLP：Gunning Transceiver Logic Plus TI的逻辑器件系列有：74、74HC、74AC、74LVC、74LVT等 S - Schottky Logic LS - Low-Power Schottky Logic CD4000 - CMOS Logic 4000 AS - Advanced Schottky Logic 74F - Fast Logic ALS - Advanced Low-Power Schottky Logic HC/HCT - High-Speed CMOS Logic BCT - BiCMOS Technology AC/ACT - Advanced CMOS Logic FCT - Fast CMOS Technology ABT - Advanced BiCMOS Technology LVT - Low-Voltage BiCMOS Technology LVC - Low Voltage CMOS Technology LV - Low-Voltage CBT - Crossbar Technology ALVC - Advanced Low-Voltage CMOS Technology AHC/AHCT - Advanced High-Speed CMOS CBTLV - Low-Voltage Crossbar Technology ALVT - Advanced Low-Voltage BiCMOS Technology AVC - Advanced Very-Low-Voltage CMOS Logic TTL器件和CMOS器件的逻辑电平 ：逻辑电平的一些概念 要了解逻辑电平的内容，首先要知道以下几个概念的含义： 1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，
RSRSRS电平及常见逻辑电平标准
R S232、R S485、R S422电平，及常见逻辑电平标准 RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑， －15v ~ －3v 代表1 ＋3v ~ ＋15v 代表0 RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B 发送端 AB间的电压差 ＋2 ～＋6v 1 －2 ～－6v 0 接收端 AB间的电压差 大于＋200mv 1 小于－200mv 0 定义逻辑1为B>A的状态 定义逻辑0为A>B的状态 AB之间的电压差不小于200mv 一对一的接头的情况下 RS232 可做到双向传输，全双工通讯最高传输速率 20kbps 422 只能做到单向传输，半双工通讯，最高传输速率10Mbps 485 双向传输，半双工通讯, 最高传输速率10Mbps
常见逻辑电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下^_^. 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Transistor Logic 三极管结构。 Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。 因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。 LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。 3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。 2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。 更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片，使用时查看芯片手册就OK了。 TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电 阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。
常用电平标准的讨论(TTL,ECL,PECL,LVDS,CMOS,CML,GTL,HSTL,SSTL)
常用电平标准的讨论 （TTL，ECL，PECL，LVDS、CMOS、CML, GTL, HSTL, SSTL） 部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平 的区别就是这些么? 是否LVTTL电平无法直接驱动TTL电路呢? 另外,"因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。" 中,关于改善噪声容限和系统功耗部分大家还有更深入的解释么? 简单列个表把 Voh Vol Vih Vil Vcc TTL 2.4 0.4 2.0 0.8 5 CMOS 4.44 0.5 3.5 1.5 5 LVTTL 2.4 0.4 2.0 0.8 3.3 LVCMOS 2.4 0.5 2.0 0.8 3.3 SSTL_2 1.82 0.68 1.43 1.07 2.5 根据上表所示，LVTTL可以驱动TTL，至于噪声，功耗问题小弟就不理解了，希望高手赐教！ TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成 为LVTTL. LVTTL TTL 和LVTTL 的转换电平是相同的, TTL 产生于1970 年代初, 当时逻辑电路的电源电压标准只有5V 一种, TTL 的高电平干扰容限比低电平干扰容限大. CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代才产生了3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分TTL 电路成 为LVTTL. ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。 ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为 2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。
项目12发光二极管电平指示电路教案
【备课时间】2013-10-9 【上课时间】 2013-10-24 【课时数】5 【课题】发光二极管电平指示电路 【上课地点】教室、实训楼【第47-51教时】 【教学目标】 ●理解发光二极管电平指示电路的工作原理； ●能够根据发光二极管电平指示电路的原理图搭建电路； ●能够根据发光二极管电平指示电路的原理图检测电路、排除故障； ●培养学生动眼、动脑、动手能力。 【教学重点】 1.电路各元器件的识别和检测。 2.电路的组装和焊接。 【教学难点】 1.电路的工作原理与调试。 2.电路的故障排查。 【教学准备】 多媒体课件、通用印制电路板、电阻（330Ω 270Ω 100Ω 47Ω 180Ω）、电解电容（100uf/16v）、发光二极管、二极管（1N4007）、可调电源、导线。【教学过程】 一、导入 如果你想知道可调电源输出电平的高低，简易发光二极管电平指示电路是理想的选择。它可以根据发光二极管亮的个数多少来判断输出电平的高低，发光二极管发光个数多，说明输出电平高，反之，输出电平就低。接下来就来学习简易发光二极管电平指示电路。 二、新课 任务一认识电路 1.电路图及工作原理 当输入端加的直流或交流电压从低往高变化时，发光二极管LED1-LED5亮的个数慢慢增加。其中，二极管VD1与电解电容C构成半波整流电容滤波
电路，它的功能是把输入的交流电变成脉动的直流电。 2.实物图 任务二元件的识别与检测1.电路元件的识别 代号名称规格检测结果 R1 色环电阻器330Ω实测阻值： R2 色环电阻器270Ω实测阻值： R3 色环电阻器180Ω实测阻值： R4 色环电阻器100Ω实测阻值： R5 色环电阻器47Ω实测阻值： 正负极性：LED1- LED5 发光二极管红色ф10 正向电阻： 反向电阻：