存储器 练习题答案

一、选择题

1、存储器和CPU之间增加Cache的目的是( )。

A. 增加内存容量

B. 提高内存的可靠性

C. 解决CPU与内存之间速度问题

D.增加内存容量，同时加快存取速度

2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。

A 主存-辅存

B 快存-主存

C 快存-辅存

D 通用寄存器-主存

3、双端口存储器所以能高速进行读/ 写，是因为采用（）。A．高速芯片B．两套相互独立的读写电路

C．流水技术D．新型器件

4、在下列几种存储器中，CPU可直接访问的是（）。

A. 主存储器

B. 磁盘

C. 磁带

D. 光盘

5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。

A．64，16 B．16，16 C．64，8 D．16，64。

6、采用虚拟存储器的主要目的是（）。

A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度

C．提高外存储器的存取速度

D．扩大外存储器的存储空间

7、双端口存储器在（）情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同

B. 左、右端口的地址码相同

C. 左、右端口的数据码相同

D. 左、右端口的数据码不同

8、计算机系统中的存储器系统是指（）。

A RAM存储器

B ROM存储器

C 主存储器D主存储器和外存储器

9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。

A 0~4MB-1

B 0~2MB-1

C 0~2M-1

D 0~1M-1

10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。

A 23

B 25

C 50

D 19

11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。

A DRAM

B SRAM

C FLASH ROM

D EPROM

12、计算机的存储器采用分级存储体系的目的是（）。A．便于读写数据B．减小机箱的体积

C．便于系统升级D．解决存储容量、价格与速度间的矛盾

13、相联存储器是按（）进行寻址的存储器。

A．地址指定方式B．堆栈存取方式

C．内容指定方式D．地址指定与堆栈存取方式结合

14、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为（）。

A．全相联映射B．直接映射C．组相联映射D．混合映射

15、若RAM中每个存储单元为16位，则下面所述正确的是（）

A 地址线也是16位

B 地址线与16位无关

C 地址线与16位有关

D 地址线不得少于16位

16、RAM芯片串联时可以（）

A 增加存储字长

B 增加存储单元数量

C 提高存储器的速度

D 降低存储器的平均价格

17、RAM芯片并联时可以（）

A 增加存储字长

B 增加存储单元数量

C 提高存储器的速度

D 降低存储器的平均价

18、下面所叙述不正确的是（）

A 随机存储器可以随时存取信息，掉电后信息丢失

B 访问随机存储器时，访问时间与单元的物理位置无关

C 内存中存储的信息均是不可改变的

D 随机存储器和制度存储器可以统一编址

19、和外存相比，内存的特点是（）

A 容量大，速度快，成本低

B 容量大，速度慢，成本高

C 容量小，速度快，成本高

D 容量小，速度快，成本低

20、下列元件中存取最快的是（）

A Cache

B 寄存器

C 内存

D 外存

21、RAM和ROM的主要区别是（）

A 断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失

B 断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失

C ROM是外存，RAM是内存

D RAM是外存，ROM是内存

22、某计算机字长16位，其存储容量为2MB，按半字编址，它的寻址范围是（）

0~8M-1 0~4M-1 0~2M-10~1M-1

23、某计算机字长32位，其存储容量为8MB，按双字编址，它的寻址范围是（）

0~256K-1 0~512K-1 0~2M-1 0~1M-1

0~256K-1 0~512K-1 0~2M-1 0~1M-1

24、存储器是计算机系统中的记忆设备，它主要用来（C）。

A、存放数据

B、存放程序

C、存放数据和程序

D、存放微程序

25、存储单元是指（B）。

A、存放一个二进制信息位的存储元

B、存放一个机器字的所有存储元集合

C、存放一个字节的所有存储元集合

D、存放两个字节的所有存储元集合

二、填空题

1、CPU能直接访问和，但不能访问

和。

答：主存、CACHE、外存、I/O设备。

2、Cache的地址映射方式有、和三种。其中方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。

答：直接映射、全相联映射、组相联映射，组相联映射。

3、相联存储器不按地址而是按访问的存储器，在Cache 中用来存放，在虚拟存储器中用来存放。

答：内容，行地址表，段表、页表和快表。

4、虚拟存储器指的是层次，它给用户提供了一个

比实际空间大得多的。

答：主-辅存，主存，虚拟地址。

5、磁盘的地址格式由、、、四部分组成。

答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。

三、判断题

1．计算机的主存是由RAM和ROM两种半导体存储器组成的。（T）

2．CPU可以直接访问主存，而不能直接访问辅存。（T）

3．外（辅）存比主存的存储容量大、存取速度快。(F)

4．动态RAM和静态RAM都是易失性半导体存储器。（T）

5．Cache的功能全部由硬件实现。（T）

6．引入虚拟存储器的目的是为了加快辅存的存取速度。(F) 7．多体交叉存储器主要是为了解决扩充容量的问题。(F) 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。（T）

9．多级存储体系由Cache、主存和辅存构成。（T）

10. CPU访问存储器的时间是由存储器的容量决定的。(F)

四、综合题

1．设有一个具有24位地址和8位字长的存储器，求：

（1）该存储器能存储多少字节的信息？

（2）若存储器由4M×4位的RAM芯片组成，需要多少片？

（3）需要哪种译码器实现芯片选择？

解：⑴存储单元数为224＝16MB，故能存储16M字节的信息。

⑵由于存储容量为16MB（8位字长），每4M字节需要2片（位并联方式），故需芯片数为16/4×2＝8片。

⑶若用8片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。

2．某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：（1）Cache的命中率是多少？

（2）CPU访问内存的平均访问时间是多少？

（3）Cache-主存系统的效率是多少？

解：⑴命中率H＝（4500－340）/ 4500＝0.92。

⑵ CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝

57.4ns

⑶ cache-主存系统的效率e＝45/57.4=78℅

第三章存储系统习题参考答案1.有一个具有20位地址和32位字长的

第三章存储系统习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1）每个模块板为16M×64位，共需几个模块板？ （2）个模块板内共有多少DRAM芯片? （3）主存共需多少DRAM芯片? CPU如何选择各模块板？ 解：(1). 共需模块板数为m： m=÷224=4(块) (2). 每个模块板内有DRAM芯片数为n: n=(224/222) ×(64/8)=32 (片) (3) 主存共需DRAM芯片为：4×32=128 (片) 每个模块板有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成模块板内存储单元寻址。一共有4块模块板，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷

新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足CPU在1μS内至少访问内存一次的要求。 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为ｔｍａｘ ｔｍａｘ＝15.5-0.5=15 (μS) 对全部存储单元刷新一遍所需时间为t R t R ＝0.5×128=64 (μS)

第五、六章 存储器管理 练习题

第五、六章存储器管理练习题 (一)单项选择题 1．存储管理的目的是( ) A、方便用户 B．提高主存空间利用率 C．方便用户和提高主存利用率 D．增加主存实际容量2．动态重定位是在作业的( )中进行的。 A．编译过程 B．装入过程 C．修改过程 D．执行过程 3．提高主存利用率主要是通过( )实现的。 A．内存分配 B．内存保护 c．地址转换 D．内存扩充 4．可变分区管理方式按作业需求量分配主存分区，所以( )。 A.分区的长度是固定 B．分区的个数是确定的 C．分区长度和个数都是确定的 D．分区的长度不是预先固定的，分区的个数是不确定的5．( )存储管理不适合多道程序系统。 A．一个分区 B．固定分区 C.可变分区 D．段页式 6．可变分区管理方式下( )分配作业的主存空间。 A．根据一张主存分配表 B．根据一张已分配区表和一张空闲区表 C．根据一张“位示图”构成的主存分配表 D．由系统自由 7．可变分区常用的主存分配算法中不包括( )。 A．最先适应分配算法 B．顺序分配算法 C．最优适应分配算法 D．最坏适应分配算法8．在可变分区方式管理下收回主存空间时，若已判定“空闲区表第j栏始址＝归还的分区始址+长度”，则表示( )。 A．归还区有下邻空闲区 B．归还区有上邻空闲区 C．归还区有上、下邻空闲区 D．归还区无相邻空闲区 9．当可变分区方式管理内存空间去配时，要检查有无相邻的空闲区，若归还区始地址为S，长度为Ｌ，符合( )表示归还区有上邻空闲区。 A．第j栏始址＝Ｓ+Ｌ B．第j栏始址+长度＝Ｓ C．第j栏始址+长度＝Ｓ且第k栏始址＝S+L D．不满足A、B、Ｃ任一条件

存储器相关习题

预览： 计算机组成原理——习题与解析第四章存储器系统邵桂芳 4.2半导体存储器 4.2.1填空题 1. 计算机中的存储器是用来存放__①___的, 随机访问存储器的访问速度与___② ___无关。答案:①程序和数据②存储位置 2. 对存储器的访问包括______和________两类。 答案:①读②写 3. 计算机系统中的存储器分为__①___和___②____。在CPU 执行程序时,必须将指令存在____③____中。 答案:①内存②外存③内存 4. 主存储器的性能指标主要是①、②、存储周期和存储器带宽。 答案:①存储容量②存取时间 5. 存储器中用①来区分不同的存储单元, 1GB=②KB 。 答案:①地址②1024X1024(或220) 6. 半导体存储器分为①、②、只读存储器(ROM)和相联存储器等。 答案:①静态存储器(SRAM) ②动态存储器(DRAM) 7. RAM 的访问时间与存储单元的物理位置①,任何存储单元的内容都能被② 答案:①无关②随机访问 8. 存储揣芯片由①、②、地址译码和控制电路等组成。 答案:①存储体②读写电路 9. 地址译码分为①方式和②方式。 答案:①单译码②双译码 10.双译码方式采用①个地址译码器,分别产生②和③信号。 答案:①两②行选通③列选通 11.若RAM 芯片内有1024个单元,用单译码方式,地址译码器将有①条输出线;用双译码方式,地址译码器有②条输出线。 答案:①1024 ②64 12. 静态存储单元是由晶体管构成的①, 保证记忆单元始终处于稳定状态, 存储的信息不需要②。 答案:①双稳态电路②刷新(或恢复) 13.存储器芯片并联的目的是为了①,串联的目的是为了②。 答案:①位扩展②字节单元扩展 14.计算机的主存容量与①有关,其容量为②。 答案:①计算机地址总线的根数②2地址线数 15.要组成容量为4MX8位的存储器, 需要①片4MXl 位的存储器芯片并联, 或者需要②片1MX3的存储器芯片串联。 答案:①8 ② 4 16.内存储器容量为256K 时,若首地址为00000H ,那么末地址的十六进制表示是 答案:3FFFFH 17.主存储器一般采用①存储器件,它与外存比较存取速度②、成本③。 答案:①半导体②快③高 18.三级存储器系统是指______这三级: 答案:高缓、内存、外存 预览：

存储器 练习题答案

一、选择题 1、存储器和CPU之间增加Cache的目的是( )。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄存器-主存 3、双端口存储器所以能高速进行读/ 写，是因为采用（）。A．高速芯片B．两套相互独立的读写电路 C．流水技术D．新型器件 4、在下列几种存储器中，CPU可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D．16，64。 6、采用虚拟存储器的主要目的是（）。 A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间

7、双端口存储器在（）情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不同 8、计算机系统中的存储器系统是指（）。 A RAM存储器 B ROM存储器 C 主存储器D主存储器和外存储器 9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。 A DRAM B SRAM C FLASH ROM D EPROM 12、计算机的存储器采用分级存储体系的目的是（）。A．便于读写数据B．减小机箱的体积

第7章_微型计算机存储器习题参考答案

计算机存储器 7.1 一个微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？ 答：一个微机系统中通常有3级存储器结构：高速缓冲存储器、内存储器和辅助存储器。 高速缓冲存储器简称快存，是一种高速、小容量存储器，临时存放指令和数据，以提高处理速度。 内存存取速度快，CPU可直接对它进行访问，用来存放计算机运行期间的大量程序和数据。 辅存存储容量大，价格低，CPU不能直接进行访问，通常用来存放系统程序、大型文件及数据库等。 7.2 半导体存储器分为哪两大类？随机存取存储器由哪几个部分组成？ 答：根据存取方式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。 7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？ 答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：用电可擦除可编程只读存储器。 7.4 常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ 答：常用的存储器片选控制译码方法有线选法、全译码法和部分译码法。 线选法：当存储器容量不大、所使用的存储芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简单，但存在地址空间重叠问题。 全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一确定，即无地址间断和地址重叠现象。 部分译码法：将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。 7.5 动态RAM为什么要进行定时刷新？EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ 答：DRAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进行刷新，使泄漏的电荷得到补充。 EPROM存储器芯片在没有写入信息时，各个单元的内容是1。 7.6 某SRAM的单元中存放有一个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。 7.7 下列ROM芯片各需要多少个地址输入端？多少个数据输出端？ （1）16×4位（2）32×8位

第5章 存储器(讲义)

1 第5章 存储器 存储器概述 5.1半导体存储芯片与CPU 的连接 5.28088系统的存储器接口5.48086系统的存储器接口 5.58086/8088的存储器组织 5.3 4 5.1 存储器概述 半导体存储器的分类5.1.1典型的半导体存储器芯片 5.1.3半导体存储器芯片的结构 5.1.255.1.1 半导体存储器的分类 随机存取存储器1只读存储器 2

71.随机存取存储器RAM 存储器中的信息既可以读又可以写。 RAM 中的信息在掉电后立即消失，是一种易失性存储器（volatile memory ）。 分为： ?静态RAM(SRAM)?动态RAM(DRAM) 12 5.1.2 半导体存储器芯片的结构

175.1.3 典型的半导体存储器芯片 SRAM 芯片HM61161DRAM 芯片Intel 21642EPROM 芯片Intel 2732A 3 18 1.静态RAM(SRAM)芯片HM6116 高速静态CMOS 随机存取存储器。 有11条地址线A 0~A 11、8条数据线I/O 1~I/O 8，可构成2KB 的内存。 有3条控制线： ?片选信号CE ：用来选择芯片；?写允许信号WE ：控制读/写操作；?输出允许信号OE ：用来把数据输出到数据线。

个单元，20 3.只读存储器(EPROM)芯片Intel 2732A 存储容量为4K ×8b ，有12条地址线A 11~ A 0，8条数据线O 7~O 0。 CE 为芯片允许信号，用来选择芯片；OE/V PP 为输出允许信号及编程电源输入线。 当CE 为低电平时，若OE/V PP 也为低电平，对存储器进行读操作；若OE/V PP 加上21V 编程电压时，对存储器重新编程。 21 5.2 半导体存储芯片与CPU 的连接 这是本章的重点内容 SRAM 、EPROM 与CPU 的连接 译码方法同样适合I/O 端口 数据线的连接★地址线的连接★片选端的连接 ★读写控制线的连接 ★存储芯片与CPU 连接时应考虑的问题 ★23位扩展 等效为 64K ×8位 A 15~A 0 D 7~D 0 R/W CS 图5.10 由64K×1位芯片位扩展组成64K×8位存储器(P.127) 芯片的片选信号并联，可接CPU 控制总线中的存储器选择信号（IO/M ），也可接地址线高位或地址译码器输出端（后述）。

(完整版)存储器测试题

1、现有1024×1的存储芯片，若用它组成16K×8的存储器，试求： （1）实现该存储器所需的芯片数量； （2）若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于选片内单元。 2、某存储器容量为16K×8，用4K×4的SRAM芯片组成，由R/W线控制读写，设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。 3、用容量为16K×1的DRAM芯片组成64KB的存储器。设存储器的读写周期为0.5μs，CPU在1μs内至少要访存一次，问哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 4、现有2K×1的ROM、4K×1的RAM和8K×1的ROM三种存储芯片，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM。 （1）各种存储芯片分别用多少片？ （2）正确选用译码器及门电路，并画出相应的逻辑结构图。 5、某计算机为定长指令字，指令字长为12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令、8条二地址指令、180条单地址指令。 6、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令格式，共有64条指令。试说明： （1）若采用直接寻址，指令能访问多少主存单元？ （2）为扩大寻址范围，采用直接/间接寻址，需要一位间址标志位，指令的寻址范围为多少？指令直接寻址的范围为多少？ 7、指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 21 18 17 16 15 0

存储器练习题

《计算机组成原理》存储器练习题 一、选择题 1、存储器和CPU之间增加Cache的目的是( )。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄存器-主存 3、双端口存储器所以能高速进行读 / 写，是因为采用（）。 A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件 4、在下列几种存储器中，CPU可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D．16，64。 6、采用虚拟存储器的主要目的是（）。 A．扩大主存储器的存储空间，并能进行自动管理和调度 B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间 7、双端口存储器在（）情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不同 8、计算机系统中的存储器系统是指（）。 A RAM存储器 B ROM存储器 C 主存储器 D主存储器和外存储器 9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。 A DRAM B SRAM C FLASH ROM D EPROM 12、计算机的存储器采用分级存储体系的目的是（）。 A．便于读写数据 B．减小机箱的体积

(完整版)第五章存储器习题

第五章存储器及其接口 1.单项选择题 （1）DRAM2164(64K╳1)外部引脚有（） A.16条地址线、2条数据线 B.8条地址线、1条数据线 C．16条地址线、1条数据线 D.8条地址线、2条数据线 (2)8086能寻址内存贮器的最大地址范围为() A.64KB B.512KB C.1MB D.16KB （3）若用1K╳4b的组成2K╳8b的RAM，需要（）。 A．2片 B.16片 C.4片 D.8片 （4）某计算机的字长是否2位，它的存储容量是64K字节编址，它的寻址范围是（）。 A．16K B.16KB C.32K D.64K （5）采用虚拟存储器的目的是（） A．提高主存的速度 B.扩大外存的存储空间 C．扩大存储器的寻址空间 D.提高外存的速度 （6）RAM存储器器中的信息是（） A．可以读/写的 B.不会变动的 C.可永久保留的 D.便于携带的 （7）用2164DRAM芯片构成8086的存储系统至少要（）片 A．16 B.32 C.64 D.8 （8）8086在进行存储器写操作时，引脚信号M/IO和DT/R应该是（） A．00 B。01 C。10 D。11 （9）某SRAM芯片上，有地址引脚线12根，它内部的编址单元数量为（）A．1024 B。4096 C。1200 D。2K （11）Intel2167(16K╳1B)需要（）条地址线寻址。 A．10 B.12 C.14 D.16 （12）6116（2K╳8B）片子组成一个64KB的存贮器，可用来产生片选信号的地址线是（）。 A．A 0~A 10 B。A ~A 15 C。A 11 ~A 15 D。A 4 ~A 19 （13）计算一个存储器芯片容量的公式为（） A．编址单元数╳数据线位数B。编址单元数╳字节C．编址单元数╳字长D。数据线位数╳字长（14）与SRAM相比，DRAM（） A．存取速度快、容量大B。存取速度慢、容量小 C．存取速度快，容量小D。存取速度慢，容量大 （15）半导动态随机存储器大约需要每隔（）对其刷新一次。A．1ms B.1.5ms C.1s D.100μs （16）对EPROM进行读操作，仅当（）信号同时有效才行，。A．OE、RD B。OE、CE C。CE、WE D。OE、WE 2．填空题 （1）只读存储器ROM有如下几种类型：_________. （2）半导体存储器的主要技术指标是_________。

2015 2016 01 存储器练习题 带参考答案

2015-2016-01-存储器练习题. 带参考答案

A 存储器的读出时间 B 、存储器的写 一、选择题（75+7题） 1、 计算机系统中的存储器系统是指（D ）。 A RAM 存储器 B 、ROM 存储器 C 主存储器 D 、主存储器和外存储器 2、 存储器是计算机系统中的记忆设备，它主要 用来（C ）。 A 、存放数据 B 、存放程序 放数据和程序 D 存放微程序 3、 存储单元是指（B ）。 A 、存放一个二进制信息位的存储元 存放一个机器字的所有存储元集合 C 存放一个字节的所有存储元集合 存放 两个字节的所有存储元集合 4、 计算机的存储器米用分级存储体系的主要目 的是（D ）。 A 便于读写数据 C 便于系统升级 价格 和存取速度之间的矛盾 B 、 B 、减小机箱的体积 D 解决存储容量、

5、存储周期是指（C ）。 A存储器的读出时间B、存储器的写

入时间 C存储器进行连续读和写操作所允许的最短时间间隔 D存储器进行连续写操作所允许的最短时间间隔 6、和外存储器相比，内存储器的特点是（C ） A容量大，速度快，成本低 大，速度慢，成本高 C容量小，速度快，成本高小，速度快，成本低 7、某计算机字长16位，它的存储容量按字编址，那么它的寻址范围是B、容量D容量 A、0 ?64K B、0 ?32K D 0?32KB &某SRAM芯片，其存储容量为 芯片的地址线和数据线数目为（ A 64,16 B、16,64 16,16 9、某DRAM芯片，其存储容量为芯片的地址线和数据线数目为（ A 8,512 B、512,8 19，8 （B C、 64K若 ）。 0 ? 64K B 64KX 16 位， D ）。 C 64,8 512KX8 位， D ）。 C 18,8 D 、

(完整word版)2015-2016-01 存储器练习题 带参考答案

存储器练习题参考答案 一、选择题（75+7题） 1、计算机系统中的存储器系统是指( D )。 A、RAM存储器 B、ROM存储器 C、主存储器 D、主存储器和外存储器 2、存储器是计算机系统中的记忆设备，它主要用来( C )。 A、存放数据 B、存放程序 C、存放数据和程序 D、存放微程序 3、存储单元是指( B )。 A、存放一个二进制信息位的存储元 B、存放一个机器字的所有存储元集合 C、存放一个字节的所有存储元集合 D、存放两个字节的所有存储元集合 4、计算机的存储器采用分级存储体系的主要目的是( D )。 A、便于读写数据 B、减小机箱的体积 C、便于系统升级 D、解决存储容量、价格和存取速度之间的矛盾 5、存储周期是指( C )。 A、存储器的读出时间 B、存储器的写入时间 C、存储器进行连续读和写操作所允许的最短时间间隔 D、存储器进行连续写操作所允许的最短时间间隔 6、和外存储器相比，内存储器的特点是( C )。 A、容量大，速度快，成本低 B、容量大，速度慢，成本高 C、容量小，速度快，成本高 D、容量小，速度快，成本低 7、某计算机字长16位，它的存储容量64K，若按字编址，那么它的寻址范围是( B )。 A、0～64K B、0～32K C、0～64KB D、0～32KB 8、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为( D )。 A、64,16 B、16,64 C、64,8 D、16,16 9、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为( D )。 A、8,512 B、512,8 C、18,8 D、19，8 10、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是( C )。 A、0～1M B、0～512KB C、0～256K D、0～256KB 11、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是( A )。 A、0～1M B、0～4MB C、0～4M D、0～1MB 12、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围( C )。 A、0～4MB B、0～2MB C、0～2M D、0～1MB 13、某计算机字长为32位，其存储容量为16MB，若按双字编址，它的寻址范围是( B )。 A、0～16MB B、0～8M C、0～8MB D、0～16MB 14、某SRAM芯片，其容量为512×8位，加上电源端和接地端，该芯片引出线的最小数目应为( D )。 A、23 B、25 C、50 D、19 15、相联存储器是按( C )进行寻址的存储器。 A、地址指定方式 B、堆栈存取方式 C、内容指定方式 D、地址指定与堆栈存取方式结合 16、主存储器和CPU之间增加cache的目的是( A )。 A、解决CPU和主存之间的速度匹配问题 B、扩大主存储器的容量

第4章 存储器管理练习题(答案)

第四章存储器管理 一、单项选择题 1、存储管理的目的是（C ）。 A.方便用户 B.提高内存利用率 C.方便用户和提高内存利用率 D.增加内存实际容量 2、在（ A）中，不可能产生系统抖动的现象。 A.固定分区管理 B.请求页式管理 C.段式管理 D.机器中不存在病毒时 3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。 A.源程序 B.目标程序 C.可执行程序 D.非执行程序 4、可由CPU调用执行的程序所对应的地址空间为（D ）。 A.符号名空间 B.虚拟地址空间 C.相对地址空间 D.物理地址空间 5、存储分配解决多道作业[1C]划分问题。为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。 供选择的答案： [1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间 [2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址 [4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序 D 连接装入程序 E 调试程序 F 编译程序 G 解释程序 6、分区管理要求对每一个作业都分配（A ）的内存单元。 A.地址连续 B.若干地址不连续 C.若干连续的帧 D.若干不连续的帧 7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。 A.段式 B.页式 C.固定分区 D.段页式 8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。 A.2GB B.4GB C.100KB D.640KB 9、虚拟存储技术是（ A）。 A.补充内存物理空间的技术 B.补充相对地址空间的技术 C.扩充外存空间的技术 D.扩充输入输出缓冲区的技术 10、虚拟内存的容量只受（ D）的限制。 A.物理内存的大小 B.磁盘空间的大小 C.数据存放的实际地址 D.计算机地址字长 11、虚拟存储技术与（A ）不能配合使用。 A.分区管理 B.动态分页管理 C.段式管理 D.段页式管理

设计示例1存储器设计

设计示例1：存储器设计 1、 存储器模块定义： 存储器用于存放CPU 运算的程序指令和数据等，采用单端口存储器设计，设计最大为64个存储单元，每个存储单元数据宽度为32bit 。下图为指令存储器的模块框图。 module ExtMem 图1 模块框图 2、 结构框图： 3、 接口说明： 表1： 存储器接口信号说明表 4、 时序说明： ExtMem_CLK ExtMem_WR ExtMem_RD ExtMem_Adr Valid Valid ExtMem_Din ExtMem_CS 图2 存储器接口读时序框图

ExtMem_CLK ExtMem_WR ExtMem_RD ExtMem_Adr Valid Valid ExtMem_Dout ExtMem_CS 图3 存储器接口写时序框图 Valid ExtMem_Dout ExtMem_CLK ExtMem_WR ExtMem_RD ExtMem_Adr Valid Valid ExtMem_Din ExtMem_CS Valid 图4 存储器接口读写时序框图 5、 设计电路源代码 Module Mem ( input CLK, input CSn, input [5:0] Addr, input WRn, input RDn, input [31:0] Din, output [31:0] Dout ); reg [31:0] Memory [0: 63] ; //---存储器写操作 always @( posedge CLK) begin if (~CSn & ~WRn ) Memory[Addr]<= Din; end //---存储器读操作方式1 always @( posedge CLK )

存储器习题解答

1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。 (4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1) 主存区数为32MB/8KB = 4096，212= 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24= 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位) 区号为0 1010 1011 110 块号为0 1101 1110 数据在Cache中的位置是 0 1101 1110 1111

第五章虚拟存储器附答案

第五章虚拟存储器 一、单项选择题 1.虚拟存储器的最大容量＿＿＿。 *A. 为内外存容量之和 B. 由计算机的地址结构决定（（（实际容量 C. 是任意的 D. 由作业的地址空间决定 虚拟存储器是利用程序的局部性原理，一个作业在运行之前，没有必要全部装入内存，而只 将当前要运行那部分页面或段装入便可以运行，其他部分放在外部存储器内，需要时再从外 存调入内存中运行，首先它的容量必然受到外存容量的限制，其次寻址空间要受到计算机地 址总线宽度限制。最大容量（逻辑容量）收内外存容量之和决定，实际容量受地址结构决定。2．在虚拟存储系统中，若进程在内存中占 3 块（开始时为空），采用先进先出页面淘汰 算法，当执行访问页号序列为 1﹑ 2﹑ 3﹑ 4﹑ 1﹑2﹑ 5﹑ 1﹑ 2﹑ 3﹑4﹑ 5﹑ 6 时，将 产生＿＿＿次缺页中断。（开始为空，内存中无页面， 3 块物理块一开始会发生三次缺页。） A.7 B.8 C.9 3. 实现虚拟存储器的目的是＿＿＿ A. 实现存储保护 B. 实现程序浮动 D. 10 . C. 扩充辅存容 量 D. 扩充主存容量 4.作业在执行中发生了缺页中断, 经操作系统处理后 , 应让其执行＿＿＿指令 . （书本 158 页，（ 2）最后一句话） A. 被中断的前一条 B. 被中断 的 C. 被中断的后一 条 D. 启动时的第一条 5．在请求分页存储管理中，若采用FIFO 页面淘汰算法，则当分配的页面数增加时， 断的次数 ________。( 在最后一题做完后再作答)答案错误选择： D 缺页中 A．减少B. 增 加 C. 无影响 D. 可能增加也可能减少 6.虚拟存储管理系统的基础是程序的________理论 . A. 局部性 B. 全局 性 C. 动态 性 D. 虚拟性 7. 下述 _______页面淘汰算法会产生Belad y 现象 . A. 先进先出* B. 最近最少使 用 C. 最近不经常使 用 D. 最佳 所谓 Belady 现象是指：在分页式虚拟存储器管理中，发生缺页时的置换算法采用 FIFO（先 进先出）算法时，如果对—个进程未分配它所要求的全部页面，有时就会出现分配的页面 数增多但缺页率反而提高的异常现象。 二. 填空题 1.假设某程序的页面访问序列为1. 2. 3. 4. 5. 2. 3. 1. 2. 3. 4. 5. 1. 2. 3. 4 且开始执行时主 存中 没有页面，则在分配给该程序的物理块数是3 且采用 FIFO 方式时缺页次数是 ____13____; 在分配给程序的物理块数是 4 且采用 FIFO 方式时，缺页次数是 ___14______; 在分配给程序

存储器习题

存储器习题 第十章内存及其接口 典型问题1。填空 1.只读存储器只读存储器有以下几种类型:_ _ _ _ _ _ _。答:屏蔽只读存储器、可编程只读存储器、可编程只读存储器、可编程只读存储器 2.半导体存储器的主要技术指标是_ _。 答:存储容量、存储速度、可靠性、功耗、性能/价格比 3.在16位微型计算机系统中，一个存储字占据两个连续的8位字节单元，该字的低8位存储在_ _ _ _，高8位存储在_ _ _ _。答:低地址单元，高地址单元 4.静态随机存取存储器芯片6116(2K×8B)具有_ _ _ _ _位地址引脚线和_ _ _ _ _位数据引脚线。回答:11 8 5.在存储系统中，实现芯片选择控制有三种方法，即_ _。答:完全解码、部分解码、线路选择 6.74LS138解码器有三个“选择输入”C、B、A和8个输出地址码101，输出_ _ _ _ _有效。 输入时 回答: 7.半导体静态存储器通过_ _ _ _ _存储信息，而半导体动态存储器通过_ _ _ _ _存储信息。 答:触发电荷存储设备 8.当存储器被读/写时，地址线被分成_ _ _ _ _和_ _ _ _ _部分，分别用

于产生_ _ _ _ _和_ _ _ _ _信号。 答:片上地址片上地址片上选择片上存储单元选择二。单项选择问题1.动态随机存取存储器2164 (64K × 1)的外部引脚是()。 a16地址线，2数据线b8地址线，1数据线C16地址线，1数据线D.8地址线，2数据线 分析:根据芯片容量(64K×1B)，有64K个寻址单元，应该有16条地址线(216=64K)。然而，动态随机存取存储器芯片集成度高，容量大，引脚不足。一般情况下，输入地址线采用时分复用锁存方式，即地址信号分为两组，共用一组线，分两次送入芯片。然而，2164有两条数据线，一条作为输入，一条作为输出。答:D2.8086可以将内部存储器的最大地址范围设置为()。64kb 512 kb c 1mb d 16 kb 分析:8086有20条地址总线A0至A19，可以代表220=1M的不同状态。答:c 3.如果用1K×4芯片构成2K×8随机存取存储器，则需要()个芯片。a2 b . 16 c . 4 d . 8 分析:2块(1K×4)构成1K×8内存，因此需要4块。答:c 4.一台计算机的字长是32位，它的存储容量是64K字节，如果用字寻址，它的寻址范围是()。 a16k b . 16kb c . 32k d . 64k 分析:因为字长是32位，所以4个字节可以组成一个字单元。如果用文字表示，64KB÷4B=16K答案:A 5.使用虚拟内存的目的是()。

第3.2章习题参考答案

第3章习题(有关虚拟存储器的题目)参考答案 16. 下述有关存储器的描述中，正确的是( B、D ) A. 多级存储体系由Cache、主存和虚拟存储器构成 B. 存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据安全与保密的要求。 C. 在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。 D. Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。18．虚拟段页式存储管理方案的特性为( D ) A.空间浪费大、存储共享不易、存储保护容易、不能动态连接。 B.空间浪费小、存储共享容易、存储保护不易、不能动态连接。 C.空间浪费大、存储共享不易、存储保护容易、能动态连接。 D.空间浪费小、存储共享容易、存储保护容易、能动态连接。 19. 某虚拟存储器采用页式存储管理，使用LRU页面替换算法，若每次访问在一个时间单位内完成，页面访问序列如下：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。已知主存只允许放4个页面，初始状态时4个页面是全空的，则页面失效次数是___6____。 解答过程： LRU算法的思想：每页设置一个计数器，每次命中一页，该页对应的计数器清零，其他各页的计数器加1；需要替换时，将计数值最大的页换出，所以，对应的访 20. 主存容量为4MB，虚存容量为1GB，则虚拟地址和物理地址各为多少位?如页面大小为4KB，则页表长度是多少? 解： 主存容量为4MB，物理地址22位 虚存容量为1GB，虚拟地址30位 页表长度，即页面数=1GB/ 4KB=218=256K

实验五_存储器设计

计算机组成原理 实验五《存储器设计》 实验报告 姓名：吴速碘黄紫微 学号：13052053 13052067 班级：计算机二班 日期2015、5、25

实验五存储器设计 一、实验目的 1、掌握RAM和ROM的Verilog语言描述方法； 2、学习用宏模块的方法定制RAM和ROM。 二、实验任务 1、设计并实现一个128*16 的单端口的RAM； 2、设计并实现一个128*16的ROM； 3、设计并实现一个双端口的128*16的RAM 4、设计并实现一个16*32的FIFO。 5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。 三、实验步骤 1 编写Verilog代码（见附页） 2功能仿真 进行分析与综合，排除语法上的错误 建立波形仿真文件，输入激励 生成功能仿真网表 进行功能仿真，观察输出结果 3选择器件 DE2_70开发板的使用者请选择EP2C70F896C6 4绑定管脚 5 下载验证 DE2_70开发板的下载:使用USB-Blaster进行下载 四、实验内容 五、实验思考题 1、分析存储器采用三态输出的原因是什么？ 存储器的输出端是连接在数据总线上的。数据总线相当于一条车流频繁的大马路，必须在绿灯条件下，车辆才能进入这条大马路，否则要撞车发生交通事故。同 理，存储器中的数据是不能随意传送到数据总线上的。例如，若数据总线上的数 据是“1”(高电平5V)，存储器中的数据是“0”(低电平0V)，两种数据若碰到一 起就会发生短路而损坏单片机。因此，存储器输出端口不仅能呈现“l”和“0”两 种状态，还应具有第三种状态“高阻"态。呈“高阻"态时，输出端口相当于断开，对数据总线不起作用，此时数据总线可被其他器件占用。当其他器件呈“高阻”态 时，存储器在片选允许和输出允许的条件下，才能将自己的数据输出到数据总线 上。 2、单端口和双端口的区别是什么？ 单端口ram是ram的读写只有一个端口，同时只能读或者只能写。 双端口ram是ram读端口和写端口分开，一个端口能读，另一个端口可以同时写。 3、什么情况下考虑采用双端口存储器？

存储器练习题答案

一、选择题 1、存储器和CPU 之间增加Cache的目的是（）。 A. 增加内存容量 B. 提高内存的可靠性 C. 解决CPU 与内存之间速度问题 D.增加内存容量，同时加快存取速度 2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。 A 主存-辅存 B 快存-主存 C 快存-辅存 D 通用寄 存器-主存 3、双端口存储器所以能高速进行读/ 写，是因为采用（） A ．高速芯片B．两套相互独立的读写电路 C．流水技术D．新型器件 4、在下列几种存储器中，CPU 可直接访问的是（）。 A. 主存储器 B. 磁盘 C. 磁带 D. 光盘 5、SRAM 芯片，存储容量为64K×16 位，该芯片的地址线和数据线数目为（）。 A．64，16 B．16，16 C．64，8 D ．16，64 6、采用虚拟存储器的主要目的是（）。 A ．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度 C．提高外存储器的存取速度 D．扩大外存储器的存储空间

7、双端口存储器在（ ）情况下会发生读 /写冲突。 A. 左端口与右端口的地址码不同 B. 左、右端口的地址 码 相同 C. 左、右端口的数据码相同 D. 左、右端口的数据码不 同 8、 计算机系统中的存储器系统是指（ ）。 A RAM 存储器 B ROM 存储器 C 主存储器 D 主存储 器和外存储 器 9、 某计算机字长 32 位，其存储容量为 4MB ，若按半字编址， 它的寻址范围是（ ）。 A 0~4MB-1 B 0~2MB-1 C 0~2M-1 D 0~1M-1 10、某一 SRAM 芯片，采用地址线与数据线分离的方式，其容 量为 512×8 位，除电源和接地端外， 该芯片引出线的最小数目应 是（ ）。 D EPROM 12、计算机的存储器采用分级存储体系的目的是（ ） A ．便于读写数据 B ．减小机箱的体积 A 23 B 25 C 50 D 19 11、以下四种类型的半导体存储器中， 条件，则读出数据传输率最高的是以传输同样多的字为比较 A DRAM B SRAM C FLASH ROM

存储器管理练习及参考答案

存储器管理练习及参考答案 一、单项选择题： 1、存储管理的目的是（ C ）。 A.方便用户 B.提高主存空间的利用率 C.方便用户和提高主存空间的利用率 D.增加主存实际容量 2、（ A ）存储管理不适合多道程序设计。 A.单一连续分区 B.固定分区存储管理 C.可变分区存储管理 D.页式存储管理 3、静态重定位是在作业的（B ）进行的，动态重定位是在作业的（ D ）进行的。 A.编译过程中 B.装入过程中 C.修改过程中 D.执行过程中 4、提高主存利用率主要是通过（ A ）实现的。 A.内存分配 B.内存保护 C.地址映射 D.内存扩充 5、多道程序环境中，使每道程序能在不受干扰的环境下运行，主要是通过（C ）功能实现的。 A.内存分配 B.地址映射 C.内存保护 D.内存扩充 6、最佳适应分配算法的空闲区是（B ）。 A.按大小递减顺序排序 B.按大小递增顺序排序 C.按地址由小到大排列 D.按地址由大到小排列 7、地址重定位的对象是（B ）。 A.源程序 B.目标程序 C.编译程序 D.汇编程序 8、采用可变分区存储管理方式管理主存时，使用移动技术可以（B ）。 A.加快作业执行速度 B.集中分散的空闲区 C.扩大主存容量 D.加快地址转换 9、如下存储管理方式中，（A ）一般采用静态重定位方式进行逻辑地址到物理地址的转换。 A.固定分区存储管理方式 B.段式存储管理方式 C.可变分区存储管理方式 D.页式存储管理方式 10、很好地解决了内存零头问题的存储管理方法是（ A ）。 A.页式存储管理 B.段式存储管理 C.多重分区管理 D.可变式分区管理 11、设基址寄存器的内容为1000，在采用动态重定位的系统中，当执行指令“Load A,2000”时，操作数的实际地址是（ C ）。 A.1000 B.2000 C.3000 D.4000 12、对主存的研究可归纳为：主存的分配与回收、地址重定位、存储空间的共享与保护、（ B ）。 A.地址映射 B.虚拟存储 C.分区管理 D.物理存储器的扩充 13、地址转换或叫重定位的工作是将（ C ） A.绝对地址转换为逻辑地址 B.逻辑地址转换为浮动地址 C.逻辑地址转换为绝对地址 D.绝对地址转换为浮动地址 14、段式存储管理中，用于记录作业每个分段在主存中的起始地址和长度的是（B ）。 A. 基址寄存器和限长寄存器 B.段表 C. 界限寄存器 D.上、下限寄存器