数字频率计的设计
电子测量实训报告
姓名：X X X __________________ 院系：X X X X 学院
专业：07电子信息工程
学号： ________________________ 指导教师： _____________________
完成时间：2010 年9月7 日
目录
第1章引言 (3)
1.1数字频率计的概述 (3)
1.2设计任务 (3)
1.3设计目的 (4)
1.4设计方案 (4)
1.5频率计设计原理 (5)
第2章系统硬件设计 (5)
2.1电路原理图设计 (5)
2.2单元电路介绍 (6)
2.374LS90引脚及其说明 (8)
2.474LS47 的介绍 (9)
2.574LS123 的介绍 (10)
第3章硬件调试 (11)
第4章实训小结 (10)
第5章附录 (13)
附录1硬件电路原理图和连接图 (13)
附录2元器件清单 (14)
附录3 参考文献 (14)
数字频率计的设计
摘要：
本实训报告是关于数字频率计设计的简要介绍。 采用直接测频法的方案来完成本次实 训设计。其组成部分有时基电路、闸门电路、逻辑控制电路以及可控制的计数、 译码、
显示电路。该设计主要用于数码管的显示功能，
在四位LED 数码管上对输入信号频率
进行显示，并能够准确运行。
关键词：数字频率计、计数脉冲、单稳态电路、闸门电路、锁存、频率显示
第1章引言
1.1数字频率计的概述
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量
正弦波，方波，三角波和尖脉冲信号的频率，而且还可以测量他们的周期。数字频率计在测 量其他物理量如转速、振荡频率等方面获得广泛应用。所谓频率，就是周期性信号在单位时 间（1s ）里变化的次数。若在一定时间间隔
T 内测得的这个周期性信号的重复变化次数 N ，
则其频率可表示为：f =N/T 。
1.2设计任务
设计一个数字频率计系统, 率的千位、百位、十位、个位。
设计要求： （1） 位数：
能计4位十进制数，计数位数主要取决于被测信号频率的高低， 如果被测信号频率较高,
精度又较高，可相应增加显示位数。 （2） 量程：
最大读数为9999Hz ，闸门信号的采样时间为 1s 。 （3） 显示方式：
频率在四位数码管上进行显示， 如下图。从左到右依次为频
用七段LED数码管显示读数，做到显示稳定、不跳变。
(4)被测信号为正弦波、三角波、方波均可。
1.3设计目的
1、掌握数字频率计的组成原理
2、掌握数字频率计的设计、组装与调试
3、学习集成电路合理选择与使用
4、能识别和正确使用各种所需的集成块、电阻、电位器等，熟悉集成块的管脚功能结构
5、能简明扼要地用实验测试所得的结果说明实验所证明和解决的问题
1.4设计方案
数字频率计的硬件电路框图如图一所示，该原理框图由时基电路、闸门电路、逻辑控制
电路以及可控制的计数、译码、显示电路组成。图中单稳态触发电路为锁存器和计数器提供一个触发信号，当该信号送入到锁存器和计数器中时，计数器清零，锁存器开始工作；而时基电路为闸门电路提供一个1s 钟的闸门信号，使得计数器在这一范围内工作；放大整形电
路是将任意波形转变成为矩形脉冲波，以便后面计数器计数；1s钟到，第一个单稳态触发
器发出触发信号并送入锁存器，对计数器所记的脉冲个数进行锁存；然后将计数器中的值进
行译码并在LED数码管上显示出来。
数字频率计硬件框图如下：
图一：数字频率计硬件原理框图
1.5频率计设计原理
频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的
频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间
也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一
次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性
变化的信号。
本次设计的数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制
的计数、译码、显示电路。由555定时器，分级分频系统及门控制电路得到具有固定宽度T 的方波脉冲做门控制信号，时间基准T称为闸门时间。宽度为T的方波脉冲控制闸门的一
个输入端B，被测信号频率为fx，周期为Tx。到闸门另一输入端A，当门控制电路的信号到来后，闸门开启，周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门，于输出端C产生脉冲信号到计数器，计数器开始工作，直到门控信号结束，闸门关闭，单稳1的暂态送入锁存器的使能端，锁存器将计数结果锁存，计数器停止计数并被单稳2暂态清零。
（简单地说就是：在时基电路脉冲的上升沿到来时闸门开启，计数器开始计数，在同一脉冲
的下降沿到来时，闸门关闭，计数器停止计数。同时，锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存，并把锁存结果输送到译码器来控制七段显示器，这样就可以得到被
测信号的数字显示的频率。而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零，为下一次测量做准备，实现了可重复使用，避免两次测量结果相加使结果产生错误。）若T=1s，计数器显示fx=N （T时间内的通过闸门信号脉冲个数）若T=0.1s，通过
闸门脉冲个数为N时，fx=10N，（闸门时间为0.1s时通过闸门的脉冲个数）。也就是说，被测信号的频率计算公式是fx=N/T，由此可见，闸门时间决定量程，可以通过闸门时基选择
开关，选择T大一些，测量准确度就高一些，T小一些，测量准确度就低。根据被测频率选
择闸门时间来控制量程。
第2章系统硬件设计
2.1电路原理图设计
电路原理图设计最基本的要求是正确性， 其次是布局合理，最后在正确性和布局合理的 前提下力求美观。
设计电路原理图如下:
2.2单元电路介绍
该电路由时基电路、 闸门电路、放大整形电路、逻辑控制电路以及可控制的计数、 译码、
显示电路部分组成，各部分原理如下：
时基电路：时基电路的作用是产生一个标准时间信号（高电平持续时间为
1s ）,可以由定时
器555构成的多谐振荡器产生，当标准时间的精度要求较高时，应通过晶体振荡器分频获得。
■A
图二：时基电路
放大整形电路：放大整形电路由晶体管3DG100与74LS00等组成，如图三所示。其中3DG100 组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
图三：放大整形电路
逻辑控制电路：根据原理图所示波形，在时基信号H结束时产生的负跳变用来产生锁存信号， "的负跳变又用来产生清零信号V,脉冲信号”和V可由两个单稳态触发器74LS123产生, 他们的脉冲宽度由电路的时间常数决定。设锁存信号W和清零信号V的脉冲宽度tw相同，根据tw=0.7Rext*Cext可以计算出各个参数。这样当脉冲从A1端输入可以产生锁存信号和
清零信号，其要求刚好满足"和V的要求，当手动开关按下时，计数器清零。
]i
整豔信诗
L
图四：逻辑控制电路
2.3 74LS90引脚及其说明
74IS90是非同步十进制计数器，将输出Qa 与输入B 相接，构成8421BCD 码计数器
将输出Q 与输入A 相接，构成5421BCD 码计数器。弓I 脚图如图五：
14 13 12 11 10
9 8
1 A
1
NC
1 Qa
1
Qd
1 GND
1
Qb
1 Qc
3
74LS90
B
Row1 Row2 NC Vcc
Rp1
Rp2
1 2
3 4
5
6
7
图五：74IS90引脚图
74IS90的功能表如图六所示：
图六：功能表
2.4 74LS47的介绍
芯片引脚如图七所示:
CONNECTION DIAGRAM OIP (TOP VIEW)
图七：74ls47引脚图
【芯片说明】
(1) /LT :试灯输入，是为了检查数码管各段是否能正常发光而设置的。当/LT=0时，无论输
入A3，A2，A1 ，A0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。
⑵/BI :灭灯输入，是为控制多位数码显示的灭灯所设置的。/BI=0时。不论/LT和输入A3，
A2，A1，A0为何种状态，译码器输出均为高电平，使共阳极7段数码管熄灭。
⑶/RBI :灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0 时，本应显
示0,但是在/RBI=0作用下，使译码器输出全1。其结果和加入灭灯信号的
结果一样，将0熄灭。
(4) /RBO :灭零输出，它和灭灯输入/BI共用一端，两者配合使用，可以实现多位数码显示的灭零控制。
2.5 74LS123 的介绍
74LS123内有两组多谐振荡器，这个直流触发多振荡器的特点是由三种方法控制脉冲宽度，最基本的是选取外部的RC值来控制。IC内部已经有一个定时电阻（内部时间选择
电阻器只在LS122上），因此允许只外接定时电容使用。其功能特点：清零终止输出脉冲，为VCC和温度变化补偿，直流触发是高电平或电平逻辑输入。
Wk
输出 说明
CLR
A
Q
Q
X X
0 1
X X D
0 1 X
1
X
□
1
1 D T
丁 L V
I
i
JL IT 1
r i —
1
「JL l 「
<74131255(]能表》
第3章硬件调试
依次检测4个计数器74IS90的时钟端得输入波形，正常时，相邻计数器时钟端得波形 频率依次相差
10倍。如果频率关系不一致或波形不正常，则应对计数器和反馈门的各引脚 电平与波形进行检测。正常情况
各电平值或波形应与电路中给出的状态一致。
通过检测与分
析找出原因，消除故障。如果电平正常，或消除故障后频率计仍不能正常工作，则检测锁存 电路。依次检测
74IS273锁存器各引脚的电平与波形。
正常情况各电平值或波形应与电路中
给出的状态一致。其中，第
11脚的电平每隔1s 钟跳变一次，如不正常，则应检查电路，消
除故障。如电路正常，或消除故障后频率计仍不能正常工作，则检测锁存器电路，然后输入 待测信号进行校准。
~XJ~
L4 1
IS
1B —
刊.
]_5
■
Li
迢一 i 74LS123 L3 越一 5 12 农砂 1 D
LI __
1 LO GND —— 5
9
cc
—% —吒跑
一 10
—超
—朋n ——2￡
—2A
第4章实训小结
在这次数字频率计的设计中，通过图书馆和上网查资料让我收获颇多，懂得了很多集成
块芯片的功能与应用，同时应用万能板进行电路设计，的确锻炼了我很多的能力，比如如何布局如何走线最美观牢固稳定等。通过这次设计我觉得要做一项比较全面的工程我认为应该要从以下来做：
1、元器件的选择：优先选择项目要求的元器件，选择同一功能的器件时以最优的性价比加以选择，同时尽可能选择低功耗的元件。
2、电路设计思想：首先当然要满足所要求的功能，在设计中，把电路分为几个模块进
行设计，画出原理框图，再根据原理框图分步设计每一部分电路，当每一单元电路功能实现
后，再将各部分按照要求连接到一起。待初步检查合格后利用软件对电路图进行仿真，确保电路设计的正确性与可行性。
3、电路安装与元件的布局：焊接方面一定要过关，不能有虚焊等，布线一定要规则否则看上去会很乱，而且一旦出现问题就难以检查，可以在焊接之前做一下元件打大楷布局，有效的使用电路板，做到元件排列疏密一致、整齐美观。
4、电路的调试：调试之前最好先测试每个单元电路，确保正常工作若出现问题时也可以减小故障的范围，每个单元确保以后进行总体调试。
最后这次频率计的设计让我全面体会了做一项工程的步骤，即查资料、选方案、设计电
路、撰写设计报告、答辩，理论联系实际提高和培养创新能力，为后续课程的学习，毕业设计、毕业后的工作打下坚实的基础。同时也要注意团队合作，充分利用各个组员的优势，做到分工明确，相互配合共同想办法解决出现的问题，保证在有效的时间内完成任务。
第5章附录
附录1硬件电路原理图和连接图
谥 LT
ff
w MTU* Hi t t￡
㈱ t M-
*
EM 吋 dj R4I.1
阳耳
01
CM
Ofr CM
■<
■ V5- ■
r 匾
cr ,_
■ ?
? ?
Pl
叶|
FMM
ftM
0i 0i
￡MI
Ok
??
A
i 01
J
~GP
*
THAT
N R2
m m 用
-T^-.
R>r￡ | 1
-n￥Ti
C3
? *iri B TTf-
u *I 血
q 「'
R5
■>
4l
RT '' JH T
4D
…H 说'
-TV:+
■>
a 7
RT '' JH> I —
■iim
rffiP
-nvTi -削- -4=^-
__ /TKrT-
-C3 _
颐 s TTf -
H
F
附录2元器件清单
附录3参考文献
[1]蔡愜铮等.集成电子技术?北京’疝等教肖出版社，2004
[2]王立欣，杨春玲*电子技术实验幻课稈设计.哈尔谍哈尔滨工业大学出版社,2009
[3]蔡惟铮等.基础电子技术.北京書高等教育出版社* 2004