电子秒表实验报告

课程设计(综合实验)报告( 2011 -- 2012 年度第 1 学期)

名称：VHDL语言与系统设计

题目：电子秒表

院系：电气与电子工程学院

班级：信息1001、1002班

学号：1101200112

1101200225

1101200228

学生姓名：刘东俊、周晨轶、赵照迪指导教师：陈晓梅

设计周数：2周

成绩：

日期：2012年1月11日

《VHDL语言与数字系统设计》课程设计

任务书

一、目的与要求

本课程设计是学生在完成数字电子技术基础课程的学习后，使用ＶＨＤＬ硬件描述语言和可编程逻辑器件进行电路设计的实践课程。主要内容包括：

二、主要内容

1．VHDL的基本知识:实体,结构体,数据类型,对象.

2．VHDL的描述方法:行为描述,数据流描述,结构描述.

3．组合逻辑电路和时序逻辑电路的VHDL模型

4．数字系统设计实例

三、进度计划

四、设计（实验）成果要求

1．对于基础实验部分，完成程序的校对和修改，理解各种典型单元电路的设计思路。

展示仿真波形和RTL综合电路图。

2．对于电子综合题目设计部分，独立完成具有特定功能的综合电子系统的VHDL描述，并展示仿真波形和RTL综合电路图，验证设计功能。并分析和说明设计思路。

五、考核方式

平时出勤10分

基础实验调试 30 分

综合设计题目展示和答辩 50分

实验报告 10分

注：根据课程设计、综合实验的内容将标题任选其一。

学生姓名：刘东俊、周晨轶、赵照迪

指导教师：陈晓梅

2012年1月11 日

一、课程设计（综合实验）的目的与要求

1.1设计实验目的与要求

设计一个电子秒表，具有以下要求：

1.利用计数器接受分频电路输出的计数脉冲，并通过数码显示器显示出来，完成0.1—

99.9s的秒表计时。

2.使用基本RS触发器及其他外围电路制作电子秒表的控制开关，实现“开始计数”，“停

止并保持计数”和“清零并准备开始重新开始计数”的功能。在秒表计数期间应使“开始计数”

和“清零并准备重新开始计数”无效。

3.培养我们运用有关课程的基础理论和技能解决实际问题，并进一步提高专业基本技能、

创新能力。通过课程设计，学习到设计写作方法，能用文字、图形和现代设计写作方法系统地、正确地表达课程设计和研究成果。

1.2 系统设计

根据数字秒表的功能，可以将系统电路划分为4部分：R,S锁存器、计数器、十分频和与门。其中含3个十进制计数器实验中总共包括3要点：计数、保持原态和清零，通过以上部分可以实现上述要求。

：

（1）RS触发器

设计思路：要实现计数、暂停和清零等功能，需先设计出一个RS触发器、RS触发器：--RS

Library IEEE ;

use IEEE.std_logic_1164.all ;

ENTITY latchinf IS

PORT

(R, S : IN std_logic;

q : OUT std_logic);

END latchinf;

ARCHITECTURE maxpld OF latchinf IS

BEGIN

latch : PROCESS (R, S)

BEGIN

IF R = '0' AND S='1' THEN

q <= '0';

elsIf S='0'AND R='1' THEN

q<='1';

END IF;

END PROCESS latch;

END maxpld;

当R=1、S=0时，Q=1;

当R=0、S=1时，Q=0；

当R=1、S=1时，Q保持不变。

（2）计数器：用来实现从0.1~99.9的计数功能，由3个十进制计数器构成

library ieee;

use ieee.std_logic_1164.all;

entity counters4 is port

( clk:in std_logic;

clear:in std_logic;

x1:out std_logic_vector(3 downto 0);

x2:out std_logic_vector(3 downto 0);

x3:out std_logic_vector(3 downto 0));

end counters4;

architecture A of counters4 is

component counters3

port (clk:in std_logic;

clear:in std_logic;

qg3:out std_logic_vector(3 downto 0));

end component;

signal s1,s2:std_logic_vector(3 downto 0);

begin

A: counters3 port map(clk ,clear,s1);

A1:x1<=s1;

B: counters3 port map(s1(3),clear,s2);

B1:x2<=s2;

C: counters3 port map(s2(3),clear,x3);

end A;

当时钟来下降沿时计数，分别在3个输出端输出3个四位二进制数；当清零端来高电频时实现异步清零。

（3）十分频：将输入的0.01S转化为0.1S的时钟

Library IEEE ;

use IEEE.std_logic_1164.all ;

use IEEE.std_logic_unsigned.all ;

ENTITY counters3 IS

PORT (clk : IN std_logic;

clear : in std_logic;

qg3 : OUT std_logic_vector(3 downto 0) );

END counters3;

-- A synchronous clear enable counter

architecture A of counters3 is

begin

counter_process:

PROCESS (clk)

V ARIABLE cnt : std_logic_vector(3 downto 0);

BEGIN

if clear='1' then cnt :="0000";

elsiF clk'EVENT AND clk ='0' THEN

if cnt ="1001" THEN

cnt := "0000";

else cnt := cnt+1;

END IF;

END IF;

qg3 <= cnt;

END PROCESS;

end a;

运行波形如下

图为十进制计数器实现异步清零，取最高位实现十分频功能。

（4）与门：基本元件

Library IEEE ;

use IEEE.std_logic_1164.all ;

entity and1 is port

(m:in std_logic;

n:in std_logic;

mn:out std_logic);

end entity;

architecture and11 of and1 is

begin mn<=m and n;

end and11;

只要m或n中有一个为0，输出就为0。

1.3总的程序设计

将以上几个模块利用port map语句连接起来，注意添加局部信号变量，运行即可。

Library IEEE ;

use IEEE.std_logic_1164.all ;

entity dianzimiaobiao is

port(LA:in std_logic;

LB:in std_logic;

LC:in std_logic;

clk:in std_logic;

wave1:out std_logic_vector(3 downto 0);

wave2:out std_logic_vector(3 downto 0);

wave3:out std_logic_vector(3 downto 0));

end dianzimiaobiao;

architecture dianzimiaobiao1 of dianzimiaobiao is component counters3

port( clk : IN std_logic;

clear : IN std_logic;

qg3 : OUT std_logic_vector(3 downto 0));

end component;

component counters4

port( clk : IN std_logic;

clear : IN std_logic;

x1:out std_logic_vector(3 downto 0);

x2:out std_logic_vector(3 downto 0);

x3:out std_logic_vector(3 downto 0));

end component;

component latchinf

PORT(

R, S : IN std_logic;

q : OUT std_logic);

end component;

component and1

port(m:in std_logic;

n:in std_logic;

mn:out std_logic);

end component;

signal Q,

X,

Y:std_logic;

signal Z: std_logic_vector(3 downto 0);

begin

a: latchinf port map(LA,LB,Q);

b: and1 port map(Q,clk,X);

c: and1 port map(not Q,LC,Y);

d: counters3 port map(X,'0',Z);

e: counters4 port map(Z(3),Y,wave1,wave2,wave3); end dianzimiaobiao1;

运行波形如下

加计数：

当LA=1 LB=0时，实现加计数。

保持状态：

当LA=0 LB=1时，保持原状态不变。

清零：

在保持的基础上，使LC=1，实现清零功能。

二、感想

经过这次的数字电子秒表的VHDL课程设计后，我从中学到了好多东西。在我们上了一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，加上之前学过的电路课，我们可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。通过这次自己动手的课程设计，我学会了设计数字电子电路的一般方法，还进一步熟悉数字电子器件的使用。这个课程设计课我还不是很熟悉，第一次做难免会感到陌生，而且对很多基本的东西都不是很清楚，在一定程度上影响了我们的课程设计的质量，希望能在以后的时间里认真学习好这些基础的东西。我对这个课程设计课有着深刻的体会：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。最后我希望课程设计课能够再多一点给我们提供动手的机会，并让我们多点发挥主观能动性和创造能力，这样可以在学到东西的同时又能发散大家的思维。

总之，通过这次练习我有了很多收获。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了动手能力。

三、参考文献

科学出版社EDA技术实用教程（潘松、黄继业编著）。

数字电子秒表课程设计

西安航空职业技术学院 电子技术实践课程设计报告 课设题目：数字电子秒表 所属系部：电子工程系 指导老师： 作者： 专业：电子信息工程技术 西安航空职业技术学院制 西安航空职业技术学院 课程设计任务书 题目：数字电子秒表 任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续 计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。 焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、 虚焊的现象。 6、调试电路。 时间：2010年11月29 日至 2010年12 月10 日共2周

所属系部：电子工程系 指导单位或教研室：电子信息教研室 西安航空职业技术学院制 摘要： 采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)

数字秒表的设计与实现实验报告

电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表

目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

“秒表测时”实验报告Word版

“秒表测时”实验报告 一、实验任务 利用秒表对电脑主机主要元件装配作业进行测时，计算标准时间 二、实验目的 1、掌握秒表测时技术； 2、掌握标准时间的制定原理、方法、程序和步骤； 3、学会正确划分各测时单元及其计时点，并学会确定正确的宽放率； 4、掌握必要的软件工具。 三、实验原理 1、秒表测时的定义 2、秒表测时的用途 3、测时单元的划分 四、实验设备、仪器、工具及资料 1、电脑主机 2、计算机 3、装拆工具、笔、纸、记录表格 4、秒表、计算器 五、实验过程 1、实验分组，每四人一组，两人负责装配产品，两人负责观测记录 2、收集资料，实验准备，布置工作地 3、划分操作单元，确定计时点 4、测时 采用连续法记录时间研究，在现场记录时用铅笔填写秒表读数“W.R”，见附件：时间研究表（一）。计算基本时间“B.T”。 4、填写时间研究表（二），剔除异常值，用三倍标准法决定正常值范围（正常值范围在x±3σ内）。 5、决定宽放时间 取宽放率为：15%。宽放时间=正常时间×宽放率

6、计算标准时间：标准时间=平均操作时间×评比系数+宽放时间 六、整理时间研究表（一）和时间研究表（二） 时间研究表（一）（现场记录）

时间研究表（二）（统计表）

七、绘制管制界限图 对每一个操作单元进行异常值剔除，选取其中一个操作单元绘制其管制界限图 1、剔除异常值 （1）、操作单元1： n X X n i i ∑== 1 11（其中n=8） 计算得69.71=X n X X n i i ∑=-= 1 2 111)(σ 计算得=1σ 1.48 正常值为σ3±X 之内，即在（3.25，12.13）之间，所以操作单元1无异常值 （2）、操作单元2： n X X n i i ∑== 1 22（其中n=8） 计算得=2X 6.79 n X X n i i ∑=-= 1 2 222)(σ 计算得=2σ0.28 正常值为σ3±X 之内，即在（5.95，7.63）之间，所以操作单元2无异常值 （3）、操作单元3： n X X n i i ∑== 1 33（其中n=8） 计算得=3X 6.42 n X X n i i ∑=-= 1 2 333)(σ 计算得=3σ0.32 正常值为σ3±X 之内，即在（5.46，7.38）之间，所以操作单元3无异常值 （4）、操作单元4： n X X n i i ∑== 1 44（其中n=8） 计算得=4X 6.55 n X X n i i ∑=-= 1 2 444)(σ 计算得=4σ0.90

数字式秒表实验报告

数字式秒表实验报告 摘要 本次设计任务是设计一个数字式秒表 经查阅资料后我把实验分为1.脉冲产生部分。2.电路控制部分。3.计数部分4.译码部分。5显示部分。 脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。 使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。 实验要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。 实验分析 数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。 数字式秒表是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。数字电子钟的总体图如图所示。由图可见，

数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等 七段显示器 译码器译码器译码器 100进制计数器 60进制计数器 100进制计数器 控制开关 555多谐振器 1． 555构成的多谐振荡器 555构成的多谐振荡器电路图

数字电子秒表课程设计报告

重庆机电职业技术学院课程设计说明书 设计名称：单片机原理设计 题目：数字电子秒表 学生姓名： X X 专业：电气自动化 班级： 1 班 学号： XXXXXXXXXXXXXXX 指导教师： X X X 日期： 2010 年 6 月 16 日

重庆机电职业技术学院 课程设计任务书 电气自动化专业2008 年级 1 班XX 一、设计题目 数字电子秒表设计 二、主要内容 利用独立式按键AN1(P0.0)启动定时器T0计时，AN2（P0.1）停止用于停止定 时器T0计时，使用2个八段数码管输出记时值，秒钟的计时时间范围在0~99秒内。 三、具体要求 3.1、实验电路连线 ①本实验中要把跳线JP1（板子右上角，LED灯正上方）跳到DIG上，J23（在黄色继电器右上方）接到右端；把跳线J9（紧贴51插座右方，蜂鸣器下方，RST复位键上方）跳到右端；把跳线J6跳到AN端，AN1（P0.0）~ AN4（P0.4），（J6在51插座右下方，4×4键盘左上方）。 3.2、实验说明 ①本实验中要将记时结果送2个数码管中显示，这可通过调用编写的显示子程序来实现，实现过程是：先将记时值一位一位的拆开，分别送到显示缓冲区（片内数据存储30H~35H设定为显示缓冲区用于存放段码数据, 其中32H~35H里面均存放0的段码0DFH）中去，然后调用显示子程序。②与定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD用于设置定时器／计数器的工作方式0-3，并确定用于定时还是用于计数。TCON主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实验中用定时器T0产生1秒钟基本时间单位，本系统fosc=11.0592MHz，当定时器T0工作在方式1（16位）时，最大定时时间为：216* 0.9216μs= 60397.9776μs；再利用软件记数,当T0中断17次时，所用时间为60397.9776*17=1026765.6192μs≈1s因此在T0中断处理程序中，要判断中断次数是否到17次，若不到17次，则只使中断次数加1，然后返回，若到了17次，则使电 子秒表记时值加1（十进制），请参考硬件实验四有关内容。③使用独立式按键 AN1(P0.0)~ AN2(P0.1)时要注意采用软件消抖动的方法，一般采用软件延时（10ms）的方法，即通过P0.0和P0.1的输入值的变化控制秒表的启动和停止。 3.3

简易秒表设计实验报告

实 验 报 告 系别 信工系 专业 班级 姓名 学号 简易秒表设计 实验目的： 1、 熟悉Keil C51软件的使用方法及proteus 仿真软件的使用； 2、 综合运用所学的理论知识（数码管、按键），通过实践加强对所学知识的理解，具备设计单片机应用系统的能力。 3、 通过本次试验，增强自己的动手能力。认识单片机在日常生活中的应用的广泛性，实用性。 设计要求： 制作简易秒表，用三个按键分别实现秒表的启动、停止与复位，利用两位共阴级的数码管显示时间。 设计思路： 硬件设计：数码管部分采用2位共阴极的数码管，在P0口接上拉电阻，公共端低电平扫描。按键电路部分，将按键一侧与单片机任一I/O 口相连。 软件设计：模块化思想，使用定时器T0的工作方式1，编写显示子程序，延时子程序，初始化程序，主程序设计时注意按键消抖。 原理图： XTAL218XTAL119ALE 30EA 31PSEN 29RST 9P0.0/AD0 39P0.1/AD1 38P0.2/AD2 37P0.3/AD3 36P0.4/AD4 35P0.5/AD5 34P0.6/AD6 33P0.7/AD7 32P1.01P1.12P1.23P1.34P1.45P1.56P1.6 7P1.7 8P3.0/RXD 10P3.1/TXD 11P3.2/INT0 12P3.3/INT1 13P3.4/T0 14P3.7/RD 17P3.6/WR 16P3.5/T1 15P2.7/A15 28P2.0/A8 21P2.1/A9 22P2.2/A10 23P2.3/A11 24P2.4/A12 25P2.5/A13 26P2.6/A14 27U1AT89C51C1 1nF C21nF R110k C31uF 234567891 RP1 RESPACK-8 源代码： #include<>

秒表实验报告

实验三：秒表实验报告 一、实验目的 1、了解74ls273的工作原理； 2、看懂8086工作的时序图，并且掌握8086总线的技术； 3. 通过此实验，熟悉protues7.9的基本操作和工作环境以及MASM32文件的建立与运行； 二、实验原理 用74ls273扩展IO口，通过片选信号和写信号奖数据总线上的值锁存在273中，同时在273的输出端口输出，当数据总线上的值撤销以后，由于74ls273能够锁存信号，所以273的输出端保持不变，直到下次有新的数据被锁存，通过按键可以控制数据的变化，cpu根据按键变化控制输出，通过总线就可以控制数码管的变化，显示出秒表的效果。 3、实验步骤 1、根据实验目的及内容在proteus画出电路图，如下图所示 2、画好电路图后用汇编软件，按要求写出实验代码，代码如下: .MODEL SMALL .8086 .stack .code

.startup MOV DX,0200H LOOP0: MOV BL,SEC AND BX,000FH MOV SI,BX MOV AL,SITUATION[SI] MOV BL,SEC AND BX,00F0H MOV CL,4 SHR BX,CL MOV SI,BX MOV AH,SITUATION[SI] OUT DX,AX CALL DELAY MOV AL,SEC ADD AL,1 DAA MOV SEC,AL CMP SEC,60H JB LOOP0 MOV SEC,0 JMP LOOP0 DELAY PROC NEAR PUSH BX PUSH CX MOV BX,50 DEL1: MOV CX,5882 DEL2: LOOP DEL2 DEC BX JNZ DEL1 POP CX POP BX RET DELAY ENDP .data SEC DB 00H

电子秒表课程设计报告

电子信息工程专业10级学生单片机原理课程设计任务书 电子秒表的设计 一、设计要求 设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。 二、设计方案分析

1.方案设计 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。 本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。 图1.1 数字秒表硬件电路基本原理图 本设计中，数码管显示的数据存放在内存单元31H－33H中。其中31H存放分钟变量，32H存放秒钟变量，33H存放10ms计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD码数据的对应段码存放在ROM表中。显示时，先取出31H －33H某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。 INT中断完成，定时溢出中断周期为1ms，当一处中断后向CPU 计时通过1 发出溢出中断请求，每发出一次中断请求就对毫秒计数单元进行加一，达到10次就对十毫秒位进行加一，依次类推，直到4.59.99秒重新复位。 再看按键的处理。这两个键可以采用中断的方法，也可以采用扫描的方法来识别。复位键主要功能在于数值复位，对于时间的要求不是很严格。而开始和停止键则是用于对时间的锁定，需要比较准确的控制。因此可以对复位按键采取扫描的方式。而对开始和停止键采用外部中断的方式。 设计中包括硬件电路的设计和系统程序的设计。其硬件电路主要有主控制 器，显示电路和回零、启动、查看、停表电路等。主控制器采用单片机STC89C52，

电子秒表电路实验报告1

电子技术课程设计 报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要

秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器

目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)

实验九电子秒表

实验九电子秒表 一、实验目的 1、学习数字电路中基本ＲS触发器、单稳态触发器、时钟发生器及计数、译码显示 等单元电路的综合应用。 ２、学习电子秒表的调试方法。 二、实验原理 图形１７－１为电子秒表的电原理图。按功能分成四个单元电路进行分析。 １、基本RＳ触发器 图形１7-1中单元I为用集成与非门构成的基本RＳ触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出Ｑ作为单稳太触发器的输入,另一跟路输出Q作为与非门5的输入控制信 号。按动按钮开关K2(接地)，则门1输出＝１；门2输出Q=０,Ｋ2复位后Q、状态保持不变。再按动按钮开关K1；则Q由0变为１,门5开启,为计数器启动作为准备。 由1变０,启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 ２、单稳态触发器 图１7-1中单元II为用集成与非门构成的微分型单稳态触发器，图17－２为各点波形图。 单稳态触发器的输入触发脉冲信号V1由基本RＳ触发器端提供,输出负脉冲Ｖ0通过非门加到计数器的清除端R。 静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R OFＦ。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时,可以省去输入微分电路的RＰ和C P。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 图1７-1 电子秒表原理图 3时钟发生器

图1７-１中单元IＩＩ为用５55定时器构成的多谐振荡器,是一种性能较好的时钟源。 调节电位器ＲW，使在输出端3获得频率为5０ＨZ的矩形波信号，当基本ＲS触发器Ｑ＝1时，门5开启,此时50HＺ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP２。 ３、计数及译码显示 二—五—十进制加法计数器74LS9０构成电子秒表的计数单元,如图１7—1中单元IV所示。其中计数器①接成五进制形式,对频率为50HＺ的时钟脉冲进行五分频,在输出端QD 取得周期为0.1S的矩形波脉冲,作为计数器②的时钟输入。计数器②及计数器③接成84２1码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接，可显示０.1~0.9秒；1~9．９秒计时。 注：集成异步计数器74ＬS9０ 7４LS９0是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。 图17—３为74LS９0引脚排列,表17—1为功能表。 通过不同的连接方式,7４LS9０可以实现四种不同的逻辑功能;而且还右借助R０（1）、R0(2)对计数器清零,借助S９(1）、S9(２)将计数器置9。其具体功详述如下: （1）计数脉冲从CP1输入,Q A作为输出端,为二进制计数器。 （2）计数脉冲从CＰ2输入,Q D Q L Q H作为输出端，为异步五进制加法计数器。 （3）若将CP2和ＱA相连，计数脉冲由CP1输入,Q D、Q C、Q B、Q A作为输出端,则构成异步84２1码十进制加法计数器。 （4）若将CＰ１与QＤ相连,计数脉冲由CP２输入,Q A、Q D、QＣ、QＢ作为输出端,则构成异步54２1码十进制加法计数器。 （5）清零、置9功能。 a)异步清零 当R０(1）、R0（2）均为“1”;Ｓ9(1)、Ｓ9（2)中有“0”时,实现异步清零功能，即Q D ＱC QＢＱA＝００00。 b)置9功能 当S９（１）、S9(2）均为“1”;R0（1）、R0（2）中有“0”时,实现置9功能，即Q D Q C ＱB QＡ =1０01． 表１7-１

单片机秒表实验报告

安徽科技学院机电与车辆工程学院 《电子电路课程综合实训》 验收材料 题目: 电子秒表 姓名(学号) 胡斌1609110208 李绪1609110214 王增龙1609110227 段鑫鹏 专业: 电气工程及其自动化 班级: 112班 指导教师：叶爱芹 2013 年 12 月 29日

目录 第一章单片机课程设计任务书 (1) 一、目的意义 (1) 二、设计时间、地点和班级 (1) 三、设计内容 (1) 四、参考电路图形 (2) 五、单片机的相关知识 (3) 第二章硬件设计 (5) 一、单片机简介 (5) 二、电源电路 (5) 三、晶振振荡电路 (5) 四、复位电路 (5) 五、显示电路 (6) 六、键盘电路 (6) 七、硬件主电路图设计 (7) 八、元件清单 (7) 第三章软件设计 (8) 一、软件设计概述 (8) 二、主程序流程图 (8) 三、程序中各函数设计 (8) 四、C语言主程序设计 (10) 第四章课程设计体会 (13) ..

五、单片机相关知识 本课题在选取单片机时，充分借鉴了许多成形产品使用单片机的经验，并根据自己的实际情况，选择了AT89C51。 AT89C51单片机采用40引脚的双列直插封装方式。图1.2为引脚排列图，40条引脚说明如下： 主电源引脚Vss和Vcc ①Vss接地 ②Vcc正常操作时为+5伏电源 外接晶振引脚XTAL1和XTAL2 ①XTAL1内部振荡电路反相放大器的输入端，是外接晶体的一个引脚。当采用外部振荡器时，此引脚接地。 ②XTAL2内部振荡电路反相放大器的输出端。是外接晶体的另一端。当采用外部振荡器时，此引脚接外部振荡源。 图1.2 AT89C51单片机引脚图 控制或与其它电源复用引脚RST/VPD，ALE/PROG，PSEN和EA/Vpp ①RST/VPD 当振荡器运行时，在此引脚上出现两个机器周期的高电平（由低到高跳变），将使单片机复位在Vcc掉电期间，此引脚可接上备用电源，由VPD向内部提供备用电源，以保持内部RAM中的数据。 ②ALE/PROG正常操作时为ALE功能（允许地址锁存）提供把地址的低 字节锁存到外部锁存器，ALE 引脚以不变的频率（振荡器频率的1/6）周期性地发出正脉冲信号。因此，它可用作对外输出的时钟，或用于定时目的。但要注意，每当访问外部数据存储器时，将跳过一个ALE脉冲，ALE 端可以驱动（吸收或输出电流）八个LSTTL电路。对于EPROM型单片机，在EPROM编程期间， 此引脚接收编程脉冲（PROG功能）

电子秒表课程设计报告

西安郵電學院 控制系统课程设计报告书 系部名称：信息与控制系 学生姓名：XXX 专业名称：测控技术与仪器 班级：测控XXXX 2010年9月13日至 时间： 2010 年9月26日

电子秒表的设计 一、设计要求 设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。 二、 设计方案分析 1.方案设计 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。 本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS 强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD 显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。 图1.1 数字秒表硬件电路基本原理图 本设计中，数码管显示的数据存放在内存单元31H －33H 中。其中31H 存放分钟变量，32H 存放秒钟变量，33H 存放10ms 计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD 码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD 码数据的对应段码存放在ROM 表中。显示时，先取出31H －33H 某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。 计时通过1INT 中断完成，定时溢出中断周期为1ms ，当一处中断后向CPU

电子秒表设计实验报告

淮阴工学院 《数字电子技术》课程实验期末考核 2014-2015学年第2学期实验名称：电子秒表电路的设计 班级： 学号： 姓名： 学院：电子与电气工程学院 专业：自动化 系别：自动化 指导教师：《数字电子技术》实验指导教师组成绩： 2015年07月

电子秒表电路的设计 一、实验目的 1 .学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。 2 .学习电子秒表的调试方法。 二、实验原理 图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。

1.基本RS 触发器 图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。 按动按钮开关K 2（接地），则门1 输出＝1 ；门2 输出Q ＝0 ，K 2 复位 后Q 、状态保持不变。再按动按钮开关K 1 , 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。由1 变0 ，送出负脉冲，启动单稳态触发器工作。 基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。 2. 时钟发生器 图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的 时钟源。 调节电位器 R W ，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于 计数器①的计数输入端CP 2 。

图11-2 单稳态触发器波形图图11－3 74LS90引脚排列 3.计数及译码显示 二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11 －1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟 取得周期为0.1S 的矩形脉冲，作为计数器②的脉冲进行五分频，在输出端Q D 时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。 注：集成异步计数器74LS90 74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

EDA实验报告-数字秒表

EDA实验报告 数字秒表的设计 指导老师：谭会生 班级：电技1503 学号： ：博 交通工程学院 2017.10.28

实验二数字秒表电路的设计 一、实验目的 1.学习Quartus Ⅱ软件的使用方法。 2.学习GW48系列或其他EDA实验开发系统的基本使用方法。 3.学习VHDL程序的基本结构和基本语句的使用。 二、实验容 设计并调试一个计时围为0.01s~1h的数字秒表，并用GW48系列或其他EDA实验开发系统进行硬件验证。 三、实验要求 1.画出系统的原理框图，说明系统中各主要组成部分的功能。 2.编写各个VHDL源程序。 3.根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。 4.根据选用的EDA实验开发装置偏好用于硬件验证的管脚锁定表格或文件。 5.记录系统仿真，逻辑综合及硬件验证结果。 6.记录实验过程中出现的问题及解决方法。 四、实验条件 1.开发软件：Quartus Ⅱ13.0. 2.实验设备：GW48系列EDA实验开发系统。 3.拟用芯片：EP3C55F484C7 五、实验设计 1.设计思路 要设计一个计时为0.01S~1h的数字秒表，首先要有一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一个计数器需要设置清零信号输入外，还需为六个技术器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起、停控制开关。因此数字秒表可由一个分频器、四个十进制计数器以及两个六进制记数器组成，如图1所示。

系统原理框图 2.VHDL程序 （1）3MHz→100Hz分频器的源程序CLKGEN.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CLKGEN IS PORT(CLK: IN STD_LOGIC; --3MHZ信号输入 NEWCLK: OUT STD_LOGIC); --100HZ计时时钟信号输出 END ENTITY CLKGEN; ARCHITECTURE ART OF CLKGEN IS SIGNAL CNTER: INTEGER RANGE 0 TO 10#239999#; --十进制计数预置数 BEGIN PROCESS(CLK) IS BEGIN IF CLK' EVENT AND CLK='1'THEN IF CNTER=10#239999#THEN CNTER<=0; --3MHZ信号变为100MHZ，计数常熟为30000 ELSE CNTER<=CNTER+1; END IF; END IF; END PROCESS; PROCESS(CNTER) IS --计数溢出信号控制 BEGIN IF CNTER=10#239999#THEN NEWCLK<='1'; ELSE NEWCLK<='0';

电子秒表课程设计

湖南人文科技学院 课程设计报告 课程名称：电子技术课程设计 设计题目数字电子秒表 系别： 专业： 班级： 学生姓名: 学号: 起止日期: 指导教师: 教研室主任：

摘要 本次设计的数字电子秒表以555定时器为核心，由多谐振荡电路，计数译码显示电路，控制电路三大主要模块构成。由NE555定时器组成的多谐振荡电路通过控制阻值产生10Hz，1Hz的脉冲；输入由74LS192芯片组成的计数电路、74LS48组成的译码电路在数码管FJS5101显示器上输出,以上部分组成计数译码显示电路；通过控制电路实现复位，置数功能，灵活启动停止。电路是采用外接电源来实现的。经过仿真、布线、制板等工作,数字秒表成形。本组在此次设计过程中主要是先分析设计要求，根据提出的设计要求选取合适的芯片，再用multisim 10 画出电路图，进行仿真。再用Prote 2004 Sp2绘制原理图和PCB图，并把PCB图转印到印制板上完成焊接和调试等工作。最终完成数字电子秒表的工作。 关键词：NE555定时器；74LS192计数器；74LS48译码器；控制电路

目录 1、方案论证与对比 (1) 1.1 方案一 (1) 1.2方案二 (2) 1.3方案的对比与选择 (2) 2、数字电子秒表总体方案的分析与设计 (3) 2.1电子秒表电路总图 (3) 2.2控制电路 (4) 2.3 脉冲产生原理 (5) 2.4计数译码显示单元 (7) 2.4.1 计数器 (8) 2.4.2 译码器 (9) 2.4.3 七段显示数码管 (11) 3、调试与检测 (12) 3.1调试方法 (12) 3.2调试故障的原因与排除 (13) 3.3调试结果 (14) 4、总结与致谢 (14) 5、参考文献 (16) 6、附录 (17) 附录一元件清单 (17) 附录二总电路的PCB图 (17) 附录三总电路的仿真图 (18)

电子电工综合实验报告

电工电子综合试验——数字计时器实验报告 学号： 姓名： 学院： 专业：通信工程

目录 一，实验目的及要求 二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图五，各单元电路原理及逻辑设计 1. 脉冲发生电路 2. 计时电路和显示电路 3. 报时电路 4. 较分电路 六引脚图及真值表

七收获体会及建议 八设计参考资料 一，实验目的及要求 1，掌握常见集成电路实现单元电路的设计过程。 2，了解各单元再次组合新单元的方法。 3，应用所学知识设计可以实现00’00”—59’59”的可整点报时的数字计时器 二，设计容简介： 1，设计实现信号源的单元电路。（ KHz F Hz F Hz F Hz F1 4 , 500 3 , 2 2 , 1 1≈ ≈ ≈ ≈ ） 2，设计实现00’00”—59’59”计时器单元电路。 3，设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。4，加入任意时刻复位单元电路（开关K2）。 5，设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过十二级分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间，将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计

时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在60进制控制上加入任意时刻复位电路。报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。 五，各单元电路原理及逻辑设计 （1）脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生1HZ的脉冲信号。用NE555集成电路和CD4040构成。555定时器用来构成多谐振荡器，CD4040产生几种频率为后面电路使用。 实验电路如下（自激多谐振荡电路,周期矩形波发生电路） 震荡周期T=0.695(R1+2*R2)C，其中R1=1KΩ，R2=3KΩ，C=0.047uf，计算T=228.67*10-6 s ，f=4373.4Hz产生的脉冲频率为4KHz,脉冲信号发生电路 和CD4040连接成如图所示的电路，则从Q12输出端可以得到212分频信号F1,即1Hz的信号，Q11可以得到F2即2Hz的信号提供给D触发器CP和校分信号，Q3输出分频信号500Hz，Q2输出1KHz提供给报时电路 二，秒计时电路 应用CD4518及74LS00可以设计该电路，CD4518是异步清零，所以在进行分和秒十位计数的时候，需要进行清零，而在个位计数的时候不需要清零。所以Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为1001时，秒十位要实现进位，此时需要EN2=1Qd，同理分的个位时钟EN3=2Qc，分十位时钟端EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示

数字秒表课程设计报告

《电子技术》课程设计 题目：数字秒表设计 专业：电气工程系 班级：本电气自动化126 姓名：黎梓浩学号：11 指导老师：钟立华 小组成员：曾志辉麦照文黎梓浩成绩：

目录 摘要，关键词，引言 3 一．设计目的 3 二．设计总体框图4三．设计原理及说明 4 四．单元电路设计 5 五．器件选择9 六．设计电路图9 七．安装与调试9 八．设计心得与体会10 九．参考文献11十．附录（实物图、原理图）12

摘要：本文的数字秒表设计是利用数字电路，实现时、分、秒计时功能的装置。具有较长的使用寿命，因此得到了广泛的应用。 关键词：计时精确计数器显示器74LS160 引言：在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活中已逐渐崭露头角，大多数电子产品多是有计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。 一．设计目的 1.了解数字秒表的主体电路的组成及工作原理； 2.熟悉集成电路及有关电子原件的使用； 3.学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电路的综合应 用； 4.掌握电子电路一般设计方法和设计流程； 5.掌握protel等绘图软件的使用。

二．设计总体框图 三．设计原理及说明 数字秒表具有操作方便、使用简单、计数精准等使用优点，在日常生活中的到了广泛认可和使用。 数字秒表的设计属于中规模集成芯片设计。本设计中CP脉冲采用555多谐振荡方波脉冲，频率为100Hz。如果需要更精确的计数条件，可以选择石英晶振输入。主计时电路采用3片74LS160构成的同步清零计数器，毫秒计数级为100进制，即毫秒计数100次向上进1，依此类推，秒计数为60进制。输出为3片7448芯片匹配3枚共阴极数码管。其中最小计时精度为0.01S（即10mS），能满足一般的计时场合使用。最大计时时长为59秒9，超过1分钟重新从0开始计数。暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器内部清零脉冲为无效的高状态，计数器被强制清零），由双向开关控制，在任意时间可以使用（不管暂停与否）。

数字电路实验电子秒表设计

* * 交通大学 信息科学与工程学院 综合性实验报告 姓名：*** 学号631206050*** 班级：2012 级软件2班 实验项目名称：电子秒表 实验项目性质：设计性实验 实验所属课程：数字电路技术基础 实验室（中心）：电子电工实验室 指导教帅： *** _________________________ 实验完成时间：2013 年J2 月20 日

一、实验目的 1. 熟悉计数器的工作原理及特点； 2. 了解和掌握四位同步可预置二进制计数器 74LS161的使用方法; 3. 学习设计N进制加法计数器的方法； 4. 了解电子秒表的设计原理； 5. 掌握电子秒表的设计方法； 二、实验内容及要求 1. 自己设计的同学可以在实验中验证； 2. 按老师要求做的最好回去用EW殷计60分钟的电子秒表； 3. 完成实验报告，附上电路图及仿真结果； 4. 总结数字电路设计的一般方法，掌握常见的数字电路设计的软件。 三、实验原理 本实验采用4枚74LS161计数器及少量的门电路组成。当原有计数器从全0状态开始计数并接收了n个脉冲后，电路进入SN状态；如果将SN状态译码产生一个置零信号加入到计数器的置零输入端，则计数器立刻返回S0状态，因此可以得到相应进制 的计数器。由丁电路一旦进入SN状态后立刻乂被置成S0状态，所以SN状态只在极短的时间

出现，在稳定的状态循环中不包括SN状态。 本实验采用的4枚74LS161计数器中其中两枚采用十进制计数，另外两枚采用六进制计数用丁实现60分钟秒表的设计。 五、实验过程及原始记录（含电路图） 本实验采用4枚74LS161计数器进行实验设计，用丁构成秒表；设计过程中其中两枚需设计成十进制计数器；另外两枚需设计成6进制计数器。 六进制计数器：当Q3Q2Q1Q0=0110时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=0101时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 十进制计数器：当Q3Q2Q1Q0=1010时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=1001时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 其电路图实现如下：