当前位置：文档库 › EDA实训指导书

EDA实训指导书

电子设计自动化技术实训 CSH 1

CSH

电子设计自动化技术实训 CSH 2

前言

电子设计自动化技术实训 CSH 3

EDA是电子设计自动化(Electronic Design Automation)的缩写，在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。VHDL是一门非常重要的、是目前标准化程度最高的硬件描述语言。它在1987年就被IEEE采纳为IEEE#1076标准。用其书写的源文件既是程序又是文档，既是工程技术员之间交换信息的文件，以可作为合同签约者之间的文件。

在《电子设计自动化技术》课程的理论学习中，我们已仔细地介绍了基本数字电路的VHDL描述，为进一步掌握VHDL

的综合应用，通过专门实训周以加强实践操作能力。本次实训现提供以上几个数字系统综合课题供大家进行分析练习修改与矿。为了提高分析实践效果。

在此只提供简单的课题框图与注释作为提示。同时将VHDL源代码给出以便对照调试之用。

电子设计自动化技术实训 CSH 4

课题1 带数字显示的秒表

一、设计任务及要求

1、设计一块用数码管显示的秒表。

2、能够准确的计时并显示。

3、开机显示。

4、用户可随时清零、暂停、计时。

5、最大计时59分钟，最小精确到秒。

二、可选器件

EPM130208-2、共阴极七段数码管、发光二极管、按键开关、电阻、电容。

三、设计总体框图

数字显示器的秒表总体框图如图1所示。时钟输入分频电路

时分复用译码显示计时模块图1带数字显示的秒表总体框图

四、源程序

library ieee;

use _logic_; use _logic_; use _logic_; entity watch

port (sel:out std_logic_vector(6downto1); ——

信号。 seg:out std_logic_vector(7downto 0); ——管

的输出信号。 beginstop:in std_logic;——、停止计数。reset:in std_logic; ——复位cp2:in std_logic);

end watch;

architecture behave of watch is

signal numl:std_logic_vector(3downto0); signal num2:std_logic_vector(3downto 0); signal num3:std_logic_vector (3 downto 0); signal num4:std_logic_vector (3 downto 0);

电子设计自动化技术实训 CSH

signal num5:std_logic_vector(3 downto 0); signal num6:std_logic_vector(3 downto 0); signal num: std_logic_vector(3 downto 0); signal numlet:std_logic_vector(2 downto 0); signal count:std_logic_vector( 17 downto 1); signal selsig:std__logic_vector(6 downto 1); signal segsig:std_logic_vector(7 downto 0); signal cp1:std_logic; signal cp3:std_logic; begin

process(cp2)——分频。 Begin

If(cp2’event and cp2=’1’)then If(count=”11000011010011111”)then

counthhhhhhhhhvvvvvvvvvvvvvvsel_1sel_1sel_1sel_1sho wshowshowshowshowshowshowshowshowshowshowshowshowsh owshowshowshowshowshowshowshowshowshowshowshowshows howshowshowshow0 then

play0<=r1_1;play1<=r2_1;play2<=r3_1;play3<=r4_1; decimal<=\else

paly0<=r2_1;play1<=r3_1;play3<=r4_1;play3<=r5_1; decimal<=\ end if; end process; end behavior;

五、程序说明

1. 此程序1个上层模块将5个下层模块连接在一起而组成，5个下层模块分别是分

频模块、防抖模块、计数模块、锁存器模块和显示模块。

2. 此程序将时钟分到5HZ ，形成一个固定的的闸门时间，被测信号通过的

电子设计自动化技术实训 CSH 29

闸门进入计数器进行计数，而在的低电平内不计数，将计数器清零，以便下一次计数。

3. 为满足题意，被测信号为几十千赫兹时，显示

##.##KHZ；

被测信号为几百千赫兹时，显示###.##KHZ；被测信号为几千千赫兹时，显示####.##KHZ。

4.采用时分复用的方法控制4个数码管的显示。

电子设计自动化技术实训 CSH 1

CSH

电子设计自动化技术实训 CSH 2

前言

电子设计自动化技术实训 CSH 3

在《电子设计自动化技术》课程的理论学习中，我们已仔细地介绍了基本数字电路的VHDL描述，为进一步掌握VHDL 的综合应用，通过专门实训周以加强实践操作能力。本次实训现提供以上几个数字系统综合课题供大家进行分析练习修改与矿。为了提高分析实践效果。

在此只提供简单的课题框图与注释作为提示。同时将VHDL源代码给出以便对照调试之用。

电子设计自动化技术实训 CSH 4

课题1 带数字显示的秒表

一、设计任务及要求

1、设计一块用数码管显示的秒表。

2、能够准确的计时并显示。

3、开机显示。

4、用户可随时清零、暂停、计时。

5、最大计时59分钟，最小精确到秒。

二、可选器件

EPM130208-2、共阴极七段数码管、发光二极管、按键开关、电阻、电容。

三、设计总体框图

数字显示器的秒表总体框图如图1所示。时钟输入分频电路

时分复用译码显示计时模块图1带数字显示的秒表总体框图

四、源程序

library ieee;

use _logic_; use _logic_; use _logic_; entity watch is

port (sel:out std_logic_vector(6downto1); ——

信号。 seg:out std_logic_vector(7downto 0); ——管

的输出信号。 beginstop:in std_logic;——、停止计数。reset:in std_logic; ——复位cp2:in std_logic);

end watch;

architecture behave of watch is

signal numl:std_logic_vector(3downto0); signal num2:std_logic_vector(3downto 0); signal num3:std_logic_vector (3 downto 0); signal num4:std_logic_vector (3 downto 0);

电子设计自动化技术实训 CSH

cp1:std_logic; signal cp3:std_logic; begin

process(cp2)——分频。 Begin

If(cp2’event and cp2=’1’)then If(count=”11000011010011111”)then

count<=”00000000000000000”;cp1<=not cp1; else count<=count+1; end if; end if;

cp3<=count(10); end process;

process(cp1)——计数控制。 Begin

If reset=’1’ then num1(3downto 0)<=”0000”; Num2(3downto 0)<=”0000”; Num3(3downto 0)<=”0000”; Num4(3downto 0)<=”0000”; Num5(3downto 0)<=”0000”; Num6(3downto 0)<=”0000”; Else if cp1’event and cp1=’1’then If biginstop=’1’ then num1<=num1+1; If num1(3downto 0)=”1001” then

Num1 (3downto 0)<=”0000”;num2<=num2+1; If num2(3downto 0)=”1001” then

Num2(3 downto 0)<=”0000”;num3=num3+1; If num3(3downto 0)=”1001” then

Num3(3downto 0)<=”0000”;unm4<=num4+1; If num4(3downto 0)=”0101”then

Num4(3downto0)<=”0000”;num5<=num5+1; If num5(3downto 0)=”1001” then

Num5(3downto 0)<=”0000” ;num6=num6+1; 5

西安电子科技大学EDA实验报告

EDA大作业及实验报告

实验一：QUARTUS Ⅱ软件使用及组合电路设计仿真实验目的：学习QUARTUS Ⅱ软件的使用，掌握软件工程的建立，VHDL源文件的设计和波形仿真等基本内容；实验内容： 1.四选一多路选择器的设计首先利用QuartusⅡ完成4选1多路选择器的文本编辑输入(mux41a.vhd)和仿真测试等步骤，给出仿真波形。步骤：（1）建立工作库文件夹和编辑设计文件；（2）创建工程；（3）编译前设置；（4）全程编译；（5）时序仿真；（6）应用RTL电路图观测器（可选择）实验程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux41 IS PORT( S10:IN STD_LOGIC_VECTOR(1 DOWNTO 0); A,B,C,D:IN STD_LOGIC; Q:OUT STD_LOGIC ); END ENTITY mux41; ARCHITECTURE bhv OF mux41 IS BEGIN PROCESS(A,B,C,D,S10) BEGIN IF S10="00" THEN Q<=A; ELSIF S10="01" THEN Q<=B; ELSIF S10="10" THEN Q<=C; ELSE Q<=D; END IF; END PROCESS; END bhv; 波形仿真如图：

其中，分别设置A,B,C,D四个输入都为10.0ns的方波，其占空比分别为25%，50%，75%，90%以作为四种输入的区分，使能端s10以此输入00(即[0])，01(即[1])，10(即[2])，11(即[3])，可以观察到输出端Q依次输出分别为A,B,C,D。试验成功。其RTL电路图为： 2.七段译码器程序设计仿真 2．1 原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如实验图1数码管的7个段，高位在左，低位在右。例如当LED7S输出为"0010010" 时，数码管的7个段：g、f、e、d、c、b、a分别接0、0、1、0、0、1、0，实验中的数码管为共阳极的，接有低电平的段发亮，于是数码管显示“5”。实验图1 数码管及其电路 2．2 实验内容：参考后面的七段译码器程序，在QUARTUS II上对以下程序进行编辑、编译、综

《EDA》实验指导书2013-6-1

辽东学院自编教材《可编程逻辑器件原理及应用实验》指导书李海成编（计算机科学与技术、电子信息工程专业用）姓名：学号：班级：信息技术学院 2013年6月

目录目录 (1) 实验一MAX+PLUS-II设计三八译码器......... 错误！未定义书签。实验二半加器 . (2) 实验三带进位输入的8位加法器 (4) 实验四数据比较器 (6) 实验五编码器 (9) 实验六组合逻辑电路的设计 (12) 实验七计数器 (14) 实验八触发器功能的模拟实现 (17)

（被加数）Ai （被加数）Bi （半加和）Hi （本位进位）Ci 实验二半加器实验类型：验证性实验课时： 2 指导教师：李海成时间：201 年月日课次：第节教学周次：第周实验分室：实验台号：实验员：一、实验目的 1.设计并实验一个一位半加器 2.掌握CPLD/FPGA 组合逻辑设计基本方法。二、实验原理计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。按照进位是否加入，加法器分为半加器和全加器电路两种。计算机中的异或指令的功能就是求两个操作数各位的半加和。一位半加器有两个输入、输出，如图2-1。图2-1 一位半加器示意图表2-1 一个半加大路的真值表如表2-1所示，根据真值表可得到半加器的函数表达式： Bi Ai Bi Ai Hi ?+?= Bi Ai Ci ?= 三、实验连线半加器的两个输入所对应的管脚同两位拨码开关相连,两个输入管脚名为a 、b ；两个输出所对应的管脚同两位发光二极管相连,两个输出管脚名为 c0和s,其中c0表示进位, s 表示相加结果。四、

EDA实训心得体会

EDA实训心得体会经过一周的EDA实训，我也基本掌握了这个软件的使用方法，也体会到了这款软件的实用性。如下是给大家的EDA实训心得体会，希望对大家有所作用。大三时候开始了专业课的学习，其中EDA就是要学的一门专业课，课程刚开始的时候，对EDA技术很陌生，也感到很茫然，也非常没有信心，当接触到可编程器件的时候，看到大家同样感到很迷惘。首先，通过对这门课程相关理论的学习，我掌握了EDA的一些基本的的知识，现代电子产品的性能越来越高，复杂度越来越大，更新步伐也越来越快。实现这种进步的主要原因就是微电子技术和电子技术的发展。前者以微细加工技术为代表，目前已进入超深亚微米阶段，可以在几平方厘米的芯片上集成几千万个晶体管；后者的核心就是电子设计自动化EDA（Electronic Design Automatic）技术,由于本门课程是一门硬件学习课程，所以实验必不可少。通过课程最后实验，我体会一些VHDL语言相对于其他编程语言的特点。在接触VHDL语言之前，我已经学习了C语言，汇编语言，而相对于这些语言的学习，VHDL 具有明显的特点。这不仅仅是由于VHDL 作为一种硬件描述语言的学习需要了解较多的数字逻辑方面的硬件电路知识，包括目标芯片基本结构方面的知识更重要的是由于VHDL 描述的对象始终是客观的电路系统。由于电路系统内部的子系统乃至

部分元器件的工作状态和工作方式可以是相互独立、互不相关的，也可以是互为因果的。这表明，在任一时刻，电路系统可以有许多相关和不相关的事件同时并行发生。因此，任何复杂的程序在一个单CPU 的计算机中的运行，永远是单向和一维的。因而程序设计者也几乎只需以一维的思维模式就可以编程和工作了。在学习的过程中，我深深体会到，学习不单单要将理论知识学扎实了，更重要的是实际动手操作能力，学完了课本知识，我并没有觉得自己有多大的提高，感觉学到的很没用，我们现在学到的还很少，只是编写一些简单的程序。相反的，每次做完实验之后，都会感觉自己收获不少，每次都会有问题，因此，我认为在老师今后的教学当中，应当更加注重动手实验，把理论与实践很好的结合起来，才能使同学融会贯通。现在感觉到对这门课还只有很少的认识，所以希望很认真的续下去。短暂的一周实训已经过去了，对于我来说这一周的实训赋予了我太多实用的东西了，不仅让我更深层次的对课本的理论知识深入了理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力，下面谈一下就这一周实训中我自己的一些心得体会。一周的实训已经过去了，我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对Quartus Ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法，更重要的是掌握

EDA实验指导书

实验一上机学习电路原理图的绘制（2）一、设计目的 1. 掌握PROTEL软件的安装、运行及卸载，掌握Protel 99 SE的基本操作； 2. 掌握设计管理器的使用和设计环境的设置，熟悉常用元件库和各主要菜单及命令的使用； 3．学习电路原理图的基本绘图方法二、设计内容 1.设置原理图的环境参数，添加相应的元件库文件 2.绘制课本P92页的一个D/A功能模块电路图，其中由一片12位的D/A、两片运放、一些电阻和电容组成图1-1 实验1电路原理图实例三、设计设备和仪器 1．计算机 1 台（CPU要求Pentium 166MHz以上，推荐内存应为16MB以上，显示器分辨率为800×600(或1024×768)模式。） 2.Protel 99SE 软件四、设计方法根据电路图加载相应的元件库文件，然后选择放置电子元件，编辑各元件并精确调整元件位置。对放置好的元件根据例图连接导线，绘制总线和总线出入端口，放置网络标号及电源和输入输出端口。最后放置注释文字。五、实验步骤（1）新建名为自己学号姓名的设计数据库点击“NEW新建”新建数据库文件在上图所示的选项栏里设置名为自己姓名学号的数据库文件（2）建立名为自己姓名的原理图文件

点击上图所示图标建立名为自己姓名的原理图文件（3）进入原理图设计环境，修改文件名并修改图纸大小为A4 点击下图中“Options”选项设置图纸大小（4）加载常用元件库（5）从元件库中选出需用元件放在原理图设计工作面上（6）利用绘图工具对所有元器件进行连线最终原理图如图所示。六、设计报告 1．明确实验目的和实验要求； 2．写出详细的实验内容和步骤； 3．写出实验中遇到的问题及改正的方法七、注意事项熟悉绘图工具的功能和用法是绘制好电路原理图的关键。

EDA实训内容-实验报告

一、课程设计的内容 1、学习EDA仿真技术，并使用Multisim仿真软件完成指定训练内容。 2、学习SOPC技术，并在FPGA上完成相关内容，掌握和理解SOPC的真正内涵。 3、通过学习了解Synopsys软件，掌握IC设计基础。二、课程设计的要求与数据 1、严格按照分组情况进行实训； 2、完成指定的设计任务； 3、相关设计数据要填入指定表格； 4、课程设计的报告严格按照学校指定格式执行； 5、实训期间不得迟到早退，否则将严肃处理。三、课程设计应完成的工作 1、学习Multisim仿真软件，并完成以下设计任务： Lab1-4必做，Lab5-9选做任意数量。 2、学习SOPC技术，并完成以下设计任务： Task1-4选作一题，Task5必做。 3、学习IC设计技术基础，并完成以下设计任务： Synopsys IC设计基础，主要学习linux基本操作，IC设计基本流程，概念，完成Design Compiler综合工具实验。四、课程设计进程安排

五、各实验相关内容和结果。 A、SOPC技术运用 SOPC技术运用这一实验要求完成的是task5和选做task1-4中的一个，这里选择的是task1. A1、Task5主要是学习创建Nios2系统和通过利用Nios开发板熟悉软件设计流程。在软件设计流程时，改Buttons的值为0xe后点击resume运行if语句后variables的值将会改变，如图示：这里附上Nios2的原理图： A2、Task1主要完成对数据存储和读取电路的设计，这里数据存储和读取电路以一个双端口SRAM 为中心，用二进制计数器产生存取地址、以十进制计数器产生欲存储的数据，读出的数据经过LED 七段译码，送LED 数码管显示。具体内容是用一个4 位二进制计数器产生存取地址；以一个 4位的十进制计数器产生欲存储的数据；读出的数据自然也是一个4位的十进制数，将它送给七段数码管显示出来。这里我门主要设计4位的十进制计数器和4位的二进制计数器以及七段LED显示译码器LEDSP，这里要采用16×4bit的异步双端口SRAM模块DSRAM4而库里边的lpm. lpm_componets在这里边出了些问题，所以直接从Quartus的库里边直接找lpm_ram_dp模块。这里附上数据存储和读取电路的原理图：

EDA实验指导书

实验一 MAX+PLUSII软件的使用 [实验目的] 掌握MAX+PLUSII软件的使用。 [实验内容] 学习MAX+PLUSII软件的设计操作步骤。 [实验原理] MAX+PLUSII软件介绍。 MAX+PLUSII软件功能简介： 1 原理图输入（Graphic Editor） MAX+PLUSII软件具有图形输入能力,用户可以方便的使用图形编辑器输入电路图,图中的元器件可以调用元件库中元器件,除调用库中的元件以外,还可以调用该软件中的符号功能形成的功能块。 2 硬件描述语言输入(Text Editor) MAX+PLUSII软件中有一个集成的文本编辑器,该编辑器支持VHDL,AHDL和Verilog硬件描述语言的输入,同时还有一个语言模板使输入程序语言更加方便,该软件可以对这些程序语言进行编译并形成可以下载配置数据。 3 波形编辑器(waveform Editor) 在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编辑器可以生成和编辑仿真用的波形（*.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。 4 编译与仿真当设计文件被编译好,并在波形编辑器中将输入波形编辑完毕后,就可以进行行为仿真了,通过仿真可以检验设计的逻辑关系是否准确。 5 器件编程当设计全部完成后,就可以将形成的目标文件下载到芯片中,实际验证设计的准确性。[实验步骤] 设计过程如下： 1)输入项目文件名(File/Project/Name) 2)输入源文件(图形、VHDL、AHDL、Verlog和波形输入方式) (Max+plusⅡ/graphic Editor, Max+plusⅡ/Text Editor, Max+plusⅡ/Waveform Editor) 3)指定CPLD型号(Assign/Device) 4)设置管脚、下载方式和逻辑综合的方式 (Assign/Global Project Device Option,Assign/Global Logic Synthesis) 5)保存并检查源文件(File/project/Save & Check) 6)指定管脚(Max+plusⅡ/Floorplan Editor) 7)保存和编译源文件(File/project/Save & Compile) 8)生成波形文件(Max+plusⅡ/Waveform Editor) 9)仿真(Max+plusⅡ/Simulator) 10)下载配置(Max+plusⅡ/Programmer) [实验报告要求] 不做要求。实验二简单组合逻辑电路设计 [实验目的] 1 通过本实验提供的实例,掌握组合逻辑电路的设计方法。

EDA实验报告

EDA 实验报告实验一：组合电路的设计实验内容是对2选1多路选择器VHDL 设计，它的程序如下： ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d <= a AND (NOT S) ; e <= b AND s ; y <= d OR e ; END ARCHITECTURE one ; Mux21a 仿真波形图以上便是2选1多路选择器的VHDL 完整描述，即可以看成一个元件mux21a 。mux21a 实体是描述对应的逻辑图或者器件图，图中a 和b 分别是两个数据输入端的端口名，s 为通道选择控制信号输入端的端口名，y 为输出端的端口名。Mux21a 结构体可以看成是元件的内部电路图。最后是对仿真得出的mux21a 仿真波形图。 Mux21a 实体 Mux21a 结构体

实验二：时序电路的设计实验内容D 触发器的VHDL 语言描述，它的程序如下： LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ; ARCHITECTURE bhv OF DFF1 IS BEGIN PROCESS (CLK) BEGIN IF CLK'EVENT AND CLK = '1' THEN Q <= D ; END IF; END PROCESS ; END bhv; D 触发器的仿真波形图最简单并最具代表性的时序电路是D 触发器，它是现代可编程ASIC 设计中最基本的时序元件和底层元件。D 触发器的描述包含了VHDL 对时序电路的最基本和典型的表达方式，同时也包含了VHDL 中许多最具特色的语言现象。D 触发器元件如上图所示，其在max+plus2的仿真得出上面的波形 D 触发器

09EDA实验指导书

EDA实验指导书

目录实验一基于QUARTUSII图形输入电路的设计 (2) 实验二含异步清零和同步使能的加法计数器 (5) 实验三图形和VHDL混合输入的电路设计 (7) 实验四矩阵键盘接口电路的设计 (10) 实验五交通灯控制电路实验 (16) 附图EP1K10TC100管脚图 (24) 主芯片：ACEX 1K 系列的EP1K10TC100-3 下载电缆：Byte Blaster II

实验一基于QUARTUSII图形输入电路的设计一、实验目的 1、通过一个简单的3线—8线译码器的设计,掌握组合逻辑电路的设计方法。 2、初步了解QUARTUSII原理图输入设计的全过程。 3、掌握组合逻辑电路的静态测试方法。二、实验原理 3线-8线译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。其真值表如表1-1所示输入输出 D2 D1 D0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 表1-1 3线-8线译码器真值表译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。三、实验内容在本实验中，用三个拨动开关来表示3线-8线译码器的三个输入（D2-D0）；用

EDA技术及指导应用实训报告材料

电子科技大学信息科技学院《EDA技术及应用》实训报告学号1252100301 姓名指导教师：覃琴 2014年4 月29 日

实训题目：数字日历电路 1 系统设计 1.1 设计要求 1.1.1 设计任务（1）用Verilog HDL语言设计出能够在EDA实训仪的I/O设备和PLD芯片实现的数字日历。（2）数字日历能够显示年、月、日、时、分和秒。（3）用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段显示年、月、日（如20140101），然后在另一时间段显示时、分、秒（如010101099），两个时间段能自动倒换。（4）数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时。（5）体现创新部分 1.1.2 性能指标要求 1）数字电路能够在一定的时间显示切换的功能，并且能手动校准年月日和时分秒 2）具有复位和进位的功能 3）能起到提示的作用，如闹钟或亮彩灯等。 1.2 设计思路及设计框图 1.2.1设计思路如图1.2.2所示 1） EDA实训箱上的功能有限，可以用到的有8支数码管和12个lED灯。年、月、日和时、分、秒可以通过数码管显示，年月日和时分秒的切换可以通过拨动开关控制，校正可以通过按键实现。 2）输入的秒脉冲由DEA实训仪上的20MHZ晶振经过分频得到，秒脉冲经过60分频后产生1分钟脉冲信号，在经过60分频后产生1小时的脉冲信号，最后进行24分频，得到1天的脉冲送24进制的 cout输出。在将两个60分频和一个24分频的输出送到送到数码管的译码器输入端，得到24小时的计时显示结果。由此得到数字日历的计时器模块。

EDA实验指导书

ED心验指导书齐鲁理工学院

目录实验一Protel DXP 2004认识实验 0 实验二两级阻容耦合三极管放大电路原理图设计 0 实验三原理图元件库建立与调用 (2) 实验四两级阻容耦合三极管放大电路PCB图设计............................ .4实验五集成电路的逻辑功能测试.. (6) 实验六组合逻辑电路分析与设计............................................... 1.1实验七Quartus II的使用 ................................................. 1.6实验八组合逻辑器件设计. (16) 实验九组合电路设计 (24)

实验一Protel DXP 2004 认识实验一、实验目的 1. 掌握Protel DXP 2004的安装、启动和关闭。 2. 了解Protel DXP 2004主窗口的组成和各部分的作用。 3. 掌握Protel DXP 2004工程和文件的新建、保存、打开。二、实验内容与步骤 1、Protel_DXP_2004 的安装 (1) 用虚拟光驱软件打开Protel_DXP_2004.iso 文件 (2) 运行setup\Setup.exe 文件，安装Protel DXP 2004 (3) 运行破解程序后，点击导入模版”，先导入一个ini文件模版(如果要生成单机版的License选择Unified Nexar-Protel License.ini;要生成网络版的License选择Unified Nexar-Protel Network License.ini )，然后修改里面的参数：TransactorName=Your Name (将"Your Name替换为你想要注册的用户名)；SerialNumber=0000000 (如果你只有一台计算机，那么这个可以不用修改，如果有两台以上的计算机且连成局域网，那么请保证每个License文件中的SerialNumber=为不同的值。修改完成后点击生成协议文件"，任意输入一个文件名(文件后缀为.alf)保存，程序会在相应目录中生成1个License文件。点击替换密钥”，选取DXP.exe (在DXP 2004安装目录里，默认路径为)，程序会自动替换文件中的公开密钥。将前面生成的License文件拷贝至DXP 2004安装目录里(默认路径为)授权完成。 (4) 打开Protel 在左上角DXP 菜单下的Preference 菜单项里，选中Use localize resources后关闭Protel_DXP_2004 ,重新打开软件变为简体中文版本。 2、Protel_DXP_2004 的卸载卸载Protel_DXP_2004的具体步骤如下： (1) 在Windows的“开始”菜单中选择“设置/控制面板”，然后在控制面板中选择“添加/删除程序”选项，将弹出对话框。从中选择DXP 2004应用软件。 (2) 单击删除”按钮，将弹出对话框，询问用户是否真的要删除程序。 (3) 单击“是”按钮，开始卸载。在卸载过程中，若想终止卸载，可单击“取消”按

EDA实训过程及心得

实训过程及心得短暂的三周实训已经过去了，对于我来说这三周的实训赋予了我太多实用的东西了，不仅让我更深层次的对课本的理论知识深入了理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力，下面谈一下就这三周具体的实训过程及我自己的一些心得体会。 “实践永远是检验真理的唯一标准”，只有把理论真正的付诸于具体的实践过程中才能得到自己所想要的东西。我们这次实训的主要是EDA课程，EDA全称：Electronic Design Automation( 电子设计自动化)，这门课程是本学年新开的课程而且以前也从未接触过这门课目，所以，初学这门课程难免有些吃力。这几周实训是通过EDA （Quartus Ⅱ）软件上机练习实习程序，Quartus Ⅱ软件虽然以前上课接触过几次，懂得一些基本知识，但具体操作起来还是不怎么熟练，软件大多的功能还没弄明白。这次实训是编译课本上的“出租车计费程序、交通灯控制“两个程序，老师对我们给我们提出的要求是：弄明白两个源程序的内在逻辑关系、对两个程序进行时序仿真、通过各个板块画出最后两个程序的总逻辑图还有就是锁定芯片管脚。由于以前接触Quartus Ⅱ软件比较少，所以，有时候就给这次的实训带来了一些困难。比如说对实训程序进行时序仿真观察波形，如果不设置合理的仿真开始、结束时间和合理的仿真波形周期等等就不会得到想要的输入输出信号波形。还有就是在解读两个程序时遇到了很多问题，

比如说，在出租车计费的进程中的定义的a、b、aa三个变量不知道在程序里具体代表的是什么含义就无法读懂这三个变量在这个小模块所组合在一起的在整个大程序中起到的作用，进而也就看不懂整个程序。所以，要想把整个大程序完全的读懂一定要把各个小的细节都彻底的要弄明白。其次就是在最后的锁定芯片管脚的时候不确定是应该锁定哪些管脚，看课本也找不到自己要的答案，课堂笔记上记得也不全，困扰了我好长时间，最后在老师和同学的帮助下终于锁定了芯片管脚。这两个是我在实习中遇到的两个比较大的问题，其他的还遇到了很多其他的小问题。例如，输入完整个程序在对程序进行检验的时候对出现的一些小错误经常会找不到错误的所在，进而影响了下一个操作步骤。另外还有几次在建立工程项目名字和保存程序的名字的时候总是与程序中实体的名字不相符导致程序不能正常使用，与课本的理论知识相背驰。在最后结束完实训的时候自己总结了一下在实训中遇到的诸多问题，最终的原因还是课本的理论知识掌握的不扎实使我在实训的过程中出现了一些本不应该出现的错误，给自己带来了一些障碍和麻烦。至此，本次的实训也告一段落。以上是这三周实训的具体过程和在实训训过程中遇到的一些困难，下面是我这三周实训下来的一些心得体会。三周的实训已经过去了，我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对Quartus Ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法，更重要的是

EDA实验指导书new_Quartus2

EDA技术实验手册及程序代码物理与信息项目学院学号：111000228 姓名：汪艺彬注意事项 1、本实验手册是为了配合《EDA技术实用教程》，作为本课程实验环节的补充指导而编制。 2、实验中涉及的QuartusⅡ软件的使用请参考《EDA技术实用教程》中有关章节。手册中所有的虚线空白框，都留出来作为实验记录之用，每个实验完成后，应按照实验内容的要求将实验结果记入框中。 4、每个实验后面都附有一道思考题，完成实验内容后可以作为更进一步的练习。 5、每次实验后将手册相关部分<完成实验结果记录）和实验源代码<.vhd文件）一起，作为实验报告上交。 6、课程结束后请将所有报告按顺序加封面装订好上交，作为实验部分成绩计入总成绩。实验一利用原理图输入法设计4位全加器一、实验目的：熟悉如何在QuartusⅡ集成环境下利用原理图输入设计简单组合逻辑电路，掌握层次化的电路设计方法。二、实验原理：一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的进位输入信号cin相接。三、实验内容： 1.QuartusII软件的熟悉

熟悉QuartusⅡ环境下原理图的设计方法和流程，可参考课本5.4节的内容，重点掌握层次化的设计方法。 2.设计1位全加器原理图设计的原理图如下所示 3.利用层次化原理图方法设计4位全加器 <1）生成新的空白原理图，作为4位全加器设计输入 <2）利用已经生成的1位全加器作为电路单元，设计4位全加器的原理图，如下所示 4、设计一个超前进位4位全加器以上设计的全加器是基于串行进位的结构，高位的进位输入必须等待低位的运算结果，造成较长的延时。通过对进位位进行超前运算，可以缩短这部分的延时。在已有1位全加器的基础上设计一个具有超前进位结构的4位全加器，原理图如下所示 5、完成设计流程

EDA实训万年历

《EDA技术与应用》实训报告指导教师:

实训题目：数字日历 1. 系统设计 1.1 设计要求 1.1.1 设计任务：设计一个数字日历电路 1.1.2 技术要求： ⑴用Verilog HDL 语言设计一个数字日历。 ⑵数字日历能正确显示年、月、日、时、分和秒。 ⑶通过开关分别控制对年、月、日或时、分、秒校对及自动切换、，并且运用按钮对年、月、日或时、分、秒校对。 ⑷通过按钮对数码管全部清零。 ⑸拓展功能：添加时钟闹钟功能，并通过LED管显示。 1.2 方案比较: 由于这次实验用到的仪器是EDA实训仪，数码管个数只有八个，因此不能同时显示年、月、日、时、分、秒。但是实训仪的LED管只有12个，因此在拓展功能时12 小时做一个周期的整点记时显示。在多次的测试和修改后，得到此最好方案。 1.3 方案论证 1.3.1 总体思路：通过EDA S程的学习，可知运用Verilog HDL语言设计一个数字日历括计时器模块（jsq60、j sq24 ）、年月日模块（nyr2009）、控制模块（conr）、校时选择模块（mux_4、显示选择模块（mux_16和闹钟定时模块（LED1）、闹钟灯模块（nzd）;然后将各个模块连接起来画成原理图再下载到实训仪上，调节开关及按钮来实现数字日历的功能。 1.3.2 设计方案：总原理图如下：

2 ?各个模块程序的设计（1）设计一个分频器进行20MHz分频得到实训所需的1Hz的频率分析：这是个20MHZ寸钟的分频器，将原来EDA实训仪提供的频率为20MHZ 的时钟转换成频率1HZ的时钟，然后输出到有需要的端口，触发模块起作用。 ⑵分别设计一个能显示年月日和时分秒的程序校准年月日和秒分时的原理图如下：分析：①当k=0时，开关j1,j2,j3校秒时分然后将信号分别送到jsq24模块的jm（校秒）、jf （校分）、js （校时）。 ②当k=1时，开关j1,j2,j3校年月日然后将信号分别送到nyr2009模块的jr（校日）、jy （校月）、jn （校年）。计算年月日的模块如下： FIHI Ilk m ■!：! 下町nr TUT TFT) H'j 31 , mzitc' FIH iOS H＜匚; rm c 计七匚― H ?- i-im LTJ rn ?■ FIM Cl | r-NLCs' M'l t Fl处i/l FIW反

EDA实验箱实验指导书

实验二流水灯 1.实验目的通过本实验让学生进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL 语言的编程方法；学习简单的时序电路的设计和硬件测试。 2.实验内容本实验的内容是控制实验箱上的发光二极管LED1—LED8，使之实现流水灯显示。3.实验原理在LED1~LED8引脚上周期性地输出流水数据，即输出的数据依次为11111111、11111110、11111100、11111000、11110000、11100000、11000000、10000000、00000000，如此循环显示，输出数据“0”，表示点亮相应的LED小灯。为了方便观察，流水的速率控制在2Hz左右。在核心板上有一个48MHz的标准时钟源，该时钟源与芯片EP2C5的23脚相连。为了产生2Hz的时钟源，在此调用了分频模块int_div。 4.实验步骤 (1)启动Quartus II，建立一个空白工程，然后命名为led_waterflow.qpf。 (2)新建ledwater.vhd源程序文件，源代码如下。然后进行综合编译。若在编译过程中发现错误，则找出并更正错误，直到编译成功为止。生产符号文件ledwater.bsf (File→ Create/_Update → Create Symbol Files for Current File)。流水灯程序参考 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_Arith.ALL; USE IEEE.STD_LOGIC_Unsigned.ALL; ENTITY ledwater IS PORT( clk: IN STD_LOGIC; led: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );END; ARCHITECTURE one OF ledwater IS SIGNAL led_r:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN led<=led_r(7 DOWNTO 0); PROCESS(clk) BEGIN IF clk’event and clk=’1’ THEN led_r<=led_r(7 DOWNTO 0) & '0'; IF led_r="000000000" THEN --循环完毕吗？ led_r<="111111111"; --是，则重新赋初值 END IF; END IF; END PROCESS; END; (3)将实验模块库里的int_div.vhd和int_div.bsf拷贝到工程目录下。

数字日历电路设计EDA实训

成绩批阅教师日期桂林电子科技大学实训报告 2016-2017学年第1学期学院海洋信息工程学院课程EDA综合实训姓名钟朝林

学号 1416030218 指导老师覃琴日期2016/12/29 实训题目：数字日历电路的设计 1 概述 1.1 设计要求 1.1.1 设计任务设计并制作一台数字日历。 1.1.2 性能指标要求 ①用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ②数字日历能够显示年、月、日、时、分和秒。 ③用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20080101），然后在另一时间段内显示时、分、秒（如00123625），两个时间段能自动倒换。 ④数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时，依此类推。 1.2 总体设计基本原理及框图 1.2.1 基本原理日历主要由年月日模块、时分秒模块、控制模块、显示模块、校时模块组成。采用3个公用按钮j1、j2、和j3完成时分秒或年月日的校时，用8只七段数码管分时完成时分秒或年月日的显示。设计电路的计时器模块（jsq24）用于完成一天的24小时计时；年月日模块接收计时器模块送来的“天”脉冲进行计数，得到日月年的显示结果，控制模块产生控制信号k，控制数码显示器显示年月日，还是时分秒，或者自动轮流显示；校时选择模块在k信号的控制下，选择将j1、j2 和j3这3个校时按钮产生的信号是送到计时器模块的校秒、校分和校时输入端，还是送到年月日模块的校天、校月、校年输入端；显示选择模块在k信号的控制下，选择是将计时器模块的时、分、秒状态信号，还是将年月日模块的年、月、日状态信号送到数码管显示器显示。 1.2.2 总体框图

EDA实训报告范文

EDA实训报告范文一实习目的 1.了解proptel软件基本功能及实际操作方法 2.培养实际电路图绘制和动手操作综合能力 3.能够动手绘制原理电路图并对PCB板合理布局二实习任务 1．绘制给定电路原理图 2．生成原理图的元件列表 3．建立网络表文件和ERC电气检测 4．自动装载生成原理图的单面板（或双面板）PCB图 5．生成电路板信息报表三protel99SE软件部分信息略四实习操作步骤 4.1.建立一个数据库文件第一步：打开protel99se后,选择file菜单下的new菜单第二步：选择新建的项目存放方式为DDB以及文件存放目录第三步：新建好DDB文件后,我们就可里边的Documents目录下第五步：可以新建SCH文件了,也就是电路图设计项目第六步：新建后SCH项目后,在默认的一个protel99se元件库中,可以选择元件放到电路图中了

第七步：我们也可以选择增加自己的元件库 4.2使用protel99se原理图绘制第一步：将元件放进SCH原理图中，并且设计元件的属性第二步：设计元件的属性，包括封装,名称，元件属性等第三步：在protel99se中设计中，放入网络标号.在同一原理中，所有相同的网络标号，在图纸中，表示同一网络结点第四步：设点电源地第五步：在protel99se中，放好元件，设计是电源和接地后，就可以画线了 4.3如何新建PCB文件以及载入封装图. 第一步：在Documents目录下，新建一个PCB文件，PCB文件即是我们存放PCB电路的文件第二步：在导航栏中，选择Libraries这一项，这可以让我们在导航栏中，显示当前可以放的封装库，以供选择第三步：浏览封库以及增加protel99se封装库第四步：选择封装库并且增加到当前PCB文件中: 第五步：增加好封装库后，我们就要以选择和使用些元件了第六步：在protel99se绘制PCB图是，有一个单位的选择，可以使用公制以及英制 4.4如何将SCH转为PCB文件

EDA实验指导书1

EDA实验指导书天津大学仁爱学院 2011年9月30日

目录 1.实验一LED实验（验证性实验） 2.实验二LED点阵实验（综合性实验） 3.实验三LCD显示实验（设计性实验）

实验一：LED实验一、实验目的 1.熟悉ISE8.2开发环境，掌握工程的生成方法； 2.熟悉SEED-XDTK_V4实验环境；二、实验内容 1.创建工程； 2.添加HDL资源文件； 3.配置一个应用程序完成设计。三、实验准备 1.通过USB口下载电缆将计算机的USB口及SEED-FEM025板的J9连接好； 2.启动计算机，打开SEED-XDTK_V4实验箱电源开关。观察SEED-FEM025板上的＋ 5V（D11）的电源指示灯是否均亮。若有不亮的，请断开电源，检查电源。四、实验步骤 1.创建工程 1)双击桌面Xilinx ISE8.2快捷方式打开ISE工程管理器（Project Navigator）； 2)打开Project Navigator后，选择File→New Project，弹出新建工程对话框； 3)在工程路径中单击“…”按钮，将工程指定到如下目录D:\02.V4_lab，单击确定； 4)在工程名称中输入led，点击Next按钮，如图1.1所示；图1.1 5)弹出器件特性对话框。器件族类型（Device Family）选择“Virtex4”，器件型号（Device）选“XC4VSX25FF668-10”，综合工具（Synthesis Tool）选“XST(VHDL/Verilog)”，仿真器（Simulator）选“ISE Simulator”，如图1.2；

EDA实训报告总结

实训心得短暂的一周实训已经过去了，对于我来说这一周的实训赋予了我太多实用的东西了，不仅让我更深层次的对课本的理论知识深入了理解，而且还让我对分析事物的逻辑思维能力得到了锻炼，提高了实际动手能力，下面谈一下就这一周实训中我自己的一些心得体会。一周的实训已经过去了，我们在老师提供的实践平台上通过自己的实践学到了很多课本上学不到的宝贵东西，熟悉了对quartus ⅱ软件的一般项目的操作和学到了处理简单问题的基本方法，更重要的是掌握了vhdl语言的基本设计思路和方法，我想这些会对我今后的学习起到很大的助推作用。此外，还要在今后的课本理论知识学习过程中要一步一个脚印的扎实学习，灵活的掌握和运用专业理论知识这样才能在以后出去工作的实践过程中有所成果。最后还要感谢学校为我们提供这样专业的实践平台还有瓮老师在一周实训以来的不断指导和同学的热情帮助。总的来说，这次实训我收获很大。同时，感谢大专两年来所有的老师，是你们为我解惑受业，不仅教授我专业知识，更教会我做人的道理。这次eda实训让我感觉收获颇多，在这一周的实训中我们不仅巩固了以前学过的知识，而且还学到了怎样运用ｅｄａ设计三种波形的整个过程和思路，更加强了我们动手能力，同时也提高了我

们的思考能力的锻炼，我们在写程序的同时还要学会要改程序，根据错误的地方去修改程序。本文基于verilog hdl的乒乓球游戏机设计，利用verilog hdl 语言编写程序实现其波形数据功能在分析了cpld技术的基础上，利用cpld开发工具对电路进行了设计和仿真，从分离器件到系统的分布，每一步都经过严格的波形仿真，以确保功能正常。从整体上看来，实训课题的内容实现的功能都能实现，但也存在着不足和需要进一步改进的地方，为我今后的学习和工作奠下了坚实的基础。通过此次的实训课题，掌握了制作乒乓球游戏机技术的原理及设计要领，学习并掌握了可编程逻辑电路的设计，掌握了软件、cpld元件的应用，受益匪浅，非常感谢瓮老师这一学期来的指导与教诲，感谢老师在学习上给予的指导，老师平常的工作也很忙，但是在我们学习的过程中，重来没有耽搁过，我们遇到问题问他，他重来都是很有耐心，不管问的学生有多少，他都细心的为每个学生讲解，学生们遇到的不能解决的，他都配合同学极力解决。最后祝愿瓮老师身体健康，全家幸福。通过这次课程设计，我进一步熟悉了verilog hdl语言的结构，语言规则和语言类型。对编程软件的界面及操作有了更好的熟悉。在编程过程中，我们虽然碰到了很多困难和问题,到最后还是靠

EDA实验指导书全(Verilog版)

EDA实验指导书熊利祥编武汉理工大学华夏学院

2011年9月

前言一、实验课目的 EDA实验课是电子工程类专业教学中重要的实践环节，包括了ISE开发环境基本操作及Verilog语言、组合逻辑电路设计、流水灯设计、计数器设计、扫描显示电路的驱动、综合层次性实验——交通灯或数字秒表设计实验。要求学生通过实验学会正确使用EDA技术，掌握FPGA器件的开发，熟练使用ISE开发环境，掌握Verilog 语言的编程，掌握数字电路和系统的设计。通过实验，使学生加深对课堂专业教学内容的理解，培养学生理论联系实际的能力，实事求是，严谨的科学作风，使学生通过实验结果，利用所学的理论去分析研究EDA技术。培养学生使用EDA实验设备的能力以及运用实验方法解决实际问题的能力。二、实验要求： 1.课前预习 ①认真阅读实验指导书，了解实验内容； ②认真阅读有关实验的理论知识； ③读懂程序代码。 2.实验过程 ①按时到达实验室； ②认真听取老师对实验内容及实验要求的讲解； ③认真进行实验的每一步，观察程序代码与仿真结果是否相符； ④将实验过程中程序代码和仿真结果提交给老师审查； ⑤做完实验后，整理实验设备，关闭实验开发板电源、电脑电源后方可离开。 3.实验报告 ①按要求认真填写实验报告书； ②认真分析实验结果； ③按时将实验报告交给老师批阅。

三、实验学生守则 1．保持室内整洁，不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西； 2.爱护公务，不得在实验桌及墙壁上书写刻画，不得擅自删除电脑里面的文件； 3.安全用电，严禁触及任何带电体的裸露部分，严禁带电接线和拆线； 4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。