16第五章_6竞争冒险

组合逻辑电路中的竞争与冒险.

组合逻辑电路中的竞争与冒险 前面分析组合逻辑电路时,都没有考虑门电路的延迟时间对电路产生的影响。实际上, 从信号输入到稳定输出需要一定的时间。由于从输入到输出的过程中, 不同通路上门的级数不同, 或者门电路平均延迟时间的差异, 使信号从输入经不同通路传输到输出级的时间不同。由于这个原因, 可能会使逻辑电路产生错误输出,通常把这种现象称为竞争冒险。 竞争:在组合逻辑电路中, 某个输入变量通过两条或两条以上途径传到输出门的输入端, 由于每条途径的延迟时间不同帮到达输出门的时间就有先有后, 这种现象称为竞争。 冒险:是指数字电路中, 某个瞬间出现了非预期信号的现象, 即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。这样就出现了不该出现的尖脉冲, 一、 竞争冒险的概念及其产生的原因 以图示电路为例可看出, 大多数组合电路都存在竞争, 但所有竞争不一定都产生错误的干扰脉冲。竞争是产生冒险的必然条件, 而冒险并非竞争的必然结果。由以上分析可知, 只要两个互补的信号送入同一门电路, 就可能出现竞争冒险。因此把冒险现象分为两种: 1. “ 0”型冒险

A A +冒险在理想情况下输出电平为“ 1” , 由于竞争输出产生低电平窄脉冲。 A A ?冒险在理想情况下输出电平为“ 0” ,由于竞争输出产生高电平窄脉冲。 二、竞争冒险的判断方法 判断竞争冒险是否存在的方法很多,最常见的方法有: 1.代数法 在逻辑函数表达式中, 是否存在某变量的原变量和反变量。若去掉其他变量得到 A A Y +=,电路有可能产生“ 0”冒险;若得到 A A Y ?=,则可能产生“ 1” 冒险。 2.卡诺图法 画出逻辑函数的卡诺图, 当卡诺图中两个合并最小项圈相切, 即两个合并最小项圈相邻—有相邻项, 各合并最小项圈各自独立—不相交时, 这个逻辑函数有可能出现冒险现象。 三、消除竞争冒险的方法 1.修改逻辑设计 (1代数法 ①逻辑变换消去互补量 ((C A B A Y ++=当 B =C=0时, A A Y ?=, 存在竞争冒险。若将逻辑函数表达式进行逻辑变换,则 BC B A AC Y ++=,这时消去了 A A ?互补量,从而不会产生竞争冒险。②增加乘积项 C A AB Y +=当 B=C=1时, A A Y +=,存在竞争冒险。若增加乘积项 BC , 则 BC C A AB Y ++=,消除了竞争冒险。 (2卡诺图法 将卡诺图中相切的圈用一个多余的圈连接起来,即可消除冒险现象。

最新31仿真与测试竞争冒险现象汇总

31仿真与测试竞争冒 险现象

项目三组合逻辑电路 任务一仿真与测试竞争冒险现象 【学习目标】 1．掌握组合逻辑电路的分析方法； 2．掌握组合逻辑电路的简单设计方法； 3．掌握组合逻辑电路的竞争冒险及消除方法。 【任务引入】 按照逻辑功能不同，数字电路常分两大类：一类组合逻辑电路（简称组合电路）；另一类时序逻辑电路（简称时序电路）。如果一个逻辑电路在任何时刻的输出状态只取决于该时刻的输入状态，与电路原来状态无关，这样的电路称为组合逻辑电路。本节课内容我们学习组合逻辑电路的分析与设计方法，了解并掌握组合逻辑电路中的竞争冒险现象及其消除方法。 【基本理论】 一、组合逻辑电路概述 1.组合逻辑电路在电路结构上的特点： （1）构成电路基本元件是门电路，不含记忆单元（存储元件）； （2）只有从输入到输出通路，没有从输出反馈到输入回路。 2.组合电路逻辑功能的描述 描述组合电路逻辑功能的方法有逻辑函数式、真值表、逻辑图、工作波形图、卡诺图等几种。 3-1-1 组合逻辑电路的框图 组合逻辑电路n个输入端，用x1，x2，…，xn表输入变量； 有m个输出端，用y1，y2，…，ym表示输出变量，输出变量与输入变量间逻辑关系： y1 =f1(x1，x2，…，xn) y2 =f2(x1，x2，…，xn) … ym =fm(x1，x2，…，xn) 二、组合逻辑电路的分析与设计 1.组合逻辑电路的分析 步骤如下： （1）用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系； （2）用公式法或者卡诺图法化简，写出最简逻辑表达式；

（3）根据最简逻辑函数式列出功能真值表； （4）根据真值表写出逻辑功能说明，以便理解电路的作用。 例3-1-1：分析下图3-1-2三变量组合逻辑电路的功能。 图3-1-2 三变量组合逻辑电路 解： 第一步：写出输出逻辑函数与输入逻辑变量之间的关系，如下： 第二步：化简写出最简逻辑表达式，得：F=AB+BC+CA 第三步：列出功能真值表 第四步：写出逻辑功能说明 当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为 0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3 票同意，表决就通过。 2.组合逻辑电路的设计 组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。步骤如下： （1）根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设 出，另外用0和1各表示一种状态，找出逻辑函数和逻辑变量之间的 关系； （2）根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式； C AB F =1BC F =2CA F =3AC BC AB F F F F 321==

组合电路中的竞争冒险实验报告

实验题目：组合电路中的竞争和冒险 姓名:班级:学号: 实验时间: 一．实验目的： 1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理 2、了解消除竞争与冒险的方法 二．实验仪器及器件： 1、实验箱、万用表、示波器 2、74LS00，74LS20 三．实验原理： 1、竞争冒险的原理 （1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。 （2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。 （3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。 （4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。 2、冒险现象的判别 Y=A?A’可能出现1型冒险 Y=A+A’可能出现0型冒险 3、消除竞争冒险的方法 （1）利用冗余项法： 利用冗余项消除毛刺有2 种方法：代数法和卡诺图法法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子； b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。 （2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。 滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。 （3）常用消除方法： 1、接入滤波电容Cf； 2、引入选通脉冲； 3、修改逻辑设计； 4、.利用可靠性编码； 5、引入封锁脉冲。

竞争与冒险

1. 什么是竞争冒险？ 信号在通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,成为“竞争”；往往导致出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。 如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在“冒险”。冒险是由变量的竞争引起的。冒险又分为逻辑冒险和功能冒险。 简言之：在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争，竞争产生冒险。 2. 竞争冒险产生的原因？（1）根本原因：延迟（2）详细分析： 竞争冒险的产生受到四个要素的制约，即：时间延迟、过渡时间、逻辑关系和延迟信号相位。 [1]时间延迟，即信号在传输中受路径、器件等因素影响，输入端信号间出现的时间差异 [2]过渡时间，即脉冲信号状态不会发生突变，必须经历一段极短的过渡时间 [3]逻辑关系，即逻辑函数式 [4]延迟信号相位，即延迟信号状态间的相位关系，涵盖延迟信号同相位和延迟信号反相位两个方面。延迟信号状态变化相同的则是延迟信号同相位，反之则是反相位。 时间延迟和过渡时间要素是竞争冒险的产生原因，逻辑关系和延迟信号相位要素是竞争冒险的产生机制。由原因和机制，构成竞争冒险的产生条件。当电路满足产生条件时，则一定产生毛刺。 3. 如何判断有竞争冒险？ 3.1 逻辑冒险的判断方法有两种： 1). 代数法： 在逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，例如：逻辑函数在一定条件下可简化为Y=A+A反或Y=A*A反就具备了竞争条件。去掉其余变量（也就是将其余变量取固定值0或1），留下有竞争能力的变量，如果表达式为F=A+A~(用A~表示A的反变量，以下同)，就会产生0型冒险(F应该为1而实际却为0)；如果表达式为F=AA~,就会产生1型冒险。例：表达式 F=AB+CB~,当A=C=1时，F=B+B~，在B发生跳变时，可能出现0型冒险。 2). 卡诺图法：将函数填入卡诺图，按照函数表达式的形式圈好卡诺圈。 A\BC| 00 01 11 10 ----------------------- 0 | 0 0 0 1 1 | 0 1 1 1 F=AC+BC~的卡诺图（将101和111的1圈一起，010和110的1圈一起）通过观察发现，这两个卡诺圈相切。则函数在相切处两值间跳变时发生逻辑冒险。（前提是这两个卡诺圈没有被其他卡诺圈包围） 3.2 功能冒险的判断： 功能冒险是当多个输入信号同时变化的瞬间，由于变化快慢不同而引起的冒险。 卡诺图法：依然用上面的卡诺图，按同样函数圈好。举例F=AC+BC~中，ABC从111变为

组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。

一、简答题 1、什么是触发器的空翻现象？简述造成空翻现象的原因。 答：如果在一个时钟脉冲的高电平作用下，触发器的状态发生了两次或两次以上的翻转，这叫做“空翻”。 由于是电平触发，在CP=1期间，数据输入端如果连续发生变化，触发器也连续随着变化，直到CP由1变0才停止，造成空翻现象的原因是触发器电平触发。 2.简述时序逻辑电路分析的步骤。 答：（1）观察电路，确定电路类型；是同步时序电路还是异步时序电路；是Mealy 型时序电路还是Moore型时序电路。 （2）根据电路写出各触发器驱动方程及时钟方程（即各触发器的CP信号表达式，如果是同步时序电路，则可不写时钟方程（因为每个触发器均接同一个脉冲源，来一个时钟脉冲，每个触发器同时变化）。 （3）将各触发器的驱动方程带入触发器的特性方程，写出各个触发器次态 1 n Q的逻辑 表达式（即状态方程）。 （4）根据电路写出输出逻辑表达式（输出方程）。 （5）推出时序逻辑电路的状态转换真值表、状态转换图及时序图（又称波形图）。 （6）总结和概括这个时序电路的逻辑功能。 3.最小项的性质。 答：（1）任何一组变量取值下，只有一个最小项的对应值为1； （2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。 4.组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。 答：在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。 5.简述时序逻辑电路与组合逻辑电路的异同。 答：时序逻辑电路是一种任意时刻的输出不仅取决于该时刻电路的输入，而且还与电路过去的输入有关的逻辑电路。因此，时序逻辑电路必须具备输入信号的存储电路，以便此信号在下一时刻其作用。组合逻辑电路在某一时刻的输出只取决于该时刻逻辑电路的输出，与过去的历史情况无关。因此，不需用存储电路记忆过去的输入，只有门电路就可构成。6.简述触发器的基本性质。 答：每个触发器有两个互非的输出端Q和Q,且有以下两个基本性质： （1）触发器有两个稳定的工作状态 一个是“1”态，即输出端Q=1，Q=0；另一个是“0”态，即输出端Q=0，Q=1。在没有外界信号作用时，触发器维持原有的稳定状态不变。 （2）两个稳定的工作状态相互转变 在外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。所谓“稳定”的状态，是指没有外界信号作用时，触发器电路中电流和电压均维持恒定数值。 7.逻辑函数的表示方法有哪几种？

竞争冒险实验

实验十七竞争冒险 一、实验目的 通过实验观察组合电路中存在的竟争冒险现象，学会用实验手段消除责争冒险对电路 的影响． 二、实验内容 1．八位串行奇仍校验电路竞争冒险现象的观察及消除。 图17．1所示电路为八位串行奇偶校验电路。 图17．1八位串行奇、偶校验电路 按图接线。 测试电路的逻辑功能。a．b…g，h分别接逻辑开关K1；～K9，z接发光二级管显示。改变K1～K8的状态．观察并记录Z的变化。

（注：时间关系，仅列举几个有代表性的结果。其中以开关闭合表示“1”，开关断开表示“0”.） K1K2K3K4K5K6K7K8Z 000000001 000000010 000000111 000001110 000011111 000111110 001111111 011111110 111111111 表 由表可以看出每一次开关的断开和闭合都影响发光二极管的状态。

a接脉冲．b．c··h接高电平．用示波器观察并记录a和y湍的波形测出信号经七级异或门的延迟时间。

由上图可以看出，延迟时间为20ms a和h端接同一脉冲．b．c··g为高电平．观察并记录a和y端的波形。说明y端的

波形有何异常现象 如上图所示输出端y出现了原设计中没有的窄脉冲， 若采用加电容的办法来消除此异常现象．则电容C应接在何处 如图所示，滤波电容C应该与输出端并联. ，若设门的输出电阻R0≈100Ω，估算电容C值的大小测出门电路的阈值电压V T

用实验法测出消除上述异常现象所需的电容值．说明产生误差的原因有哪些 2．组合电路竞争冒险现象的观察及消除 组合电路如图17．2所示。 测试电路功能．结果列成真值表形式。 泪实验法测定．在信号变化过程中．竟争冒险在何处，什么时刻可能出现 用校正项的办法来消除竟争冒险．则电路应怎洋修改画出修改后的电路．并用实验验证之。若改用加滤波电容的办法来消除竞争冒险．则电容C应加在何处其值约为多大试通过实验验证之。

仿真与测试竞争冒险现象

项目三 组合逻辑电路 任务一 仿真与测试竞争冒险现象 【学习目标】 1．掌握组合逻辑电路的分析方法； 2．掌握组合逻辑电路的简单设计方法； 3．掌握组合逻辑电路的竞争冒险及消除方法。 【任务引入】 按照逻辑功能不同，数字电路常分两大类：一类组合逻辑电路（简称组合电路）；另一类时序逻辑电路（简称时序电路）。如果一个逻辑电路在任何时刻的输出状态只取决于该时刻的输入状态，与电路原来状态无关，这样的电路称为组合逻辑电路。本节课内容我们学习组合逻辑电路的分析与设计方法，了解并掌握组合逻辑电路中的竞争冒险现象及其消除方法。 【基本理论】 一、组合逻辑电路概述 1.组合逻辑电路在电路结构上的特点： （1）构成电路基本元件是门电路，不含记忆单元（存储元件）； （2）只有从输入到输出通路，没有从输出反馈到输入回路。 2.组合电路逻辑功能的描述 描述组合电路逻辑功能的方法有逻辑函数式、真值表、逻辑图、工作波形图、卡诺图等几种。 3-1-1 组合逻辑电路的框图 组合逻辑电路n 个输入端，用x1，x2，…，xn 表输入变量； 有m 个输出端，用y1，y2，…，ym 表示输出变量，输出变量与输入变量间逻辑关系： y1 =f1(x1，x2，…，xn) y2 =f2(x1，x2，…，xn) … ym =fm(x1，x2，…，xn) 二、组合逻辑电路的分析与设计 1.组合逻辑电路的分析 步骤如下： （1）用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系； （2）用公式法或者卡诺图法化简，写出最简逻辑表达式； （3）根据最简逻辑函数式列出功能真值表； （4）根据真值表写出逻辑功能说明，以便理解电路的作用。 例3-1-1：分析下图3-1-2三变量组合逻辑电路的功能。 图3-1-2三变量组合逻辑电路 解： 第一步：写出输出逻辑函数与输入逻辑变量之间的关系，如下： A B C F & & & & AB F =1BC F =2CA F =3

3-1 仿真与测试竞争冒险现象

项目三组合逻辑电路 任务一仿真与测试竞争冒险现象 【学习目标】 1．掌握组合逻辑电路的分析方法； 2．掌握组合逻辑电路的简单设计方法； 3．掌握组合逻辑电路的竞争冒险及消除方法。 【任务引入】 按照逻辑功能不同，数字电路常分两大类：一类组合逻辑电路（简称组合电路）；另一类时序逻辑电路（简称时序电路）。如果一个逻辑电路在任何时刻的输出状态只取决于该时刻的输入状态，与电路原来状态无关，这样的电路称为组合逻辑电路。本节课内容我们学习组合逻辑电路的分析与设计方法，了解并掌握组合逻辑电路中的竞争冒险现象及其消除方法。 【基本理论】 一、组合逻辑电路概述 1.组合逻辑电路在电路结构上的特点： （1）构成电路基本元件是门电路，不含记忆单元（存储元件）； （2）只有从输入到输出通路，没有从输出反馈到输入回路。 2.组合电路逻辑功能的描述 描述组合电路逻辑功能的方法有逻辑函数式、真值表、逻辑图、工作波形图、卡诺图等几种。 3-1-1 组合逻辑电路的框图 组合逻辑电路n个输入端，用x1，x2，…，xn表输入变量； 有m个输出端，用y1，y2，…，ym表示输出变量，输出变量与输入变量间逻辑关系： y1 =f1(x1，x2，…，xn) y2 =f2(x1，x2，…，xn) … ym =fm(x1，x2，…，xn) 二、组合逻辑电路的分析与设计 1.组合逻辑电路的分析 步骤如下： （1）用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系； （2）用公式法或者卡诺图法化简，写出最简逻辑表达式； （3）根据最简逻辑函数式列出功能真值表；

（4）根据真值表写出逻辑功能说明，以便理解电路的作用。 例3-1-1：分析下图3-1-2三变量组合逻辑电路的功能。 图3-1-2 三变量组合逻辑电路 解： 第一步：写出输出逻辑函数与输入逻辑变量之间的关系，如下： 第二步：化简写出最简逻辑表达式，得：F=AB+BC+CA 第三步：列出功能真值表 第四步：写出逻辑功能说明 当输入A 、B 、C 中有2个或3个为1时，输出Y 为1，否则输出Y 为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 2.组合逻辑电路的设计 组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该功能的逻辑电路。步骤如下： （1）根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用0 和1各表示一种状态，找出逻辑函数和逻辑变量之间的关系； （2）根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式； （3）化简逻辑函数； （4）根据最简逻辑表达式画出逻辑电路； （5）验证所作的逻辑电路是否能满足设计的要求（特别是有约束条件时要验证约束条 件中的最小项对电路工作状态的影响）。 C AB F =1BC F =2CA F =3AC BC AB F F F F 321==

组合竞争冒险现象

组合竞争冒险现象 定义：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。我们 把由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争－冒险现象。 如图（a）的例子，当输入信号A从1跳变为0时，如果B从0跳变为1，而且B 首先上升，就会出现尖峰脉冲，如图(b)所示。 影响：信号在转换瞬间电路传输信号的速度对电路工作状态产生的组合冒险现 象的影响，有时还比较严重，甚至会发生逻辑错误，产生错误的动作。 当电路对输入信号跳变情况的传输速度相同时，输出波形保持低电平。当电路对输入信号跳变情况的传输速度不相同时，A输入信号还没有降到UIL（max）以下，B输入信号已经跳到UIL（max）以上，在这个瞬间两输入信号同为“1”，输出信号Y也是1，出现了如图（a）所示的正尖波信号，因该信号违反了稳态条件下与门电路的逻辑关系，所以，该信号为不受欢迎的干扰信号。同理也可讨论图（b）所示的或门电路在瞬态出现的负尖波信号。这些干扰信号统称为电压毛刺或噪声。 解决方法： 1．接入滤波电容 见图，为接入滤波电容消除毛刺的影响。毛刺很窄，其宽度可以和门的传输时

间相比拟，因此常在输出端并联滤波电容C。但C的引入会使输出波形边沿变斜，故参数要选择合适，一般由实验确定。 2.引入选通脉冲 毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，见图，在组合电路中的输出门的一个输入端，加入一个选通信号，即可有效地消除任何冒险现象的影响。 3．修改逻辑设计 如图(a)所示逻辑函数F=AB+A C ，在B=C=1时，F=A+A将产生偏“1”冒 险。增加多余项BC，则当B=C=1 时，F恒为1，所以消除了冒险。即卡诺图化简时多圈了一个卡诺圈，如图（b）所示。相切处增加了一个BC圈，消除了相切部分的影响。 在负载电路对竞争－冒险所产生的尖峰脉冲不敏感时，如负载为发光器件，竞争－冒险所产生的尖峰脉冲对电路的工作没有影响，可不必考虑这一问题。

竞争冒险原理

竞争冒险原理 （一）一般竞争冒险的产生及消除 1. 理论上分析组合逻辑电路时， 都没有考虑门电路的延迟时间对电路产生的影响。 实 际上，从信号输入到输出稳定都需要一定的时间。由于从输入到输出的过程中，不 同通路上门的级数不同， 或者门电路平均延迟时间的差异， 使信号从输入经不同通 路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通 常把这 种现象称为竞争冒险。 2. 竞争冒险现象有两种情况，分别是 0型竞争冒险现象和 1型竞争冒险现象。 （1） 0型竞争冒险现象 如下图所示： 输出函数L A A ，在电路达到稳定时，即静态时，输出 L 总是1。然而在 A 变化时（动态时），从图12-2可见，在输出L 的某些瞬间会出现 0，即当A 经历 1变0的 变化时，L 出现窄脉冲，即电路存在静态 0型竞争冒险现象。或门 G2的 两个输入信号分别由 G1和A 端两个路径在不同时刻到达的现象，通常称为竞争， 由此产生输出干扰脉冲的现象称为冒险。 （2） 1型竞争冒险现象 如下图所示： 输出L AA ，在电路达到稳定时，即静态时，输出 L 总是0。然而在A 变化时 （动态时），从图12-4可见，在输出L 的某些瞬间会出现 1，即当A 经历0变1的 变化时，L 出现窄脉冲，即电路存在静态 1型竞争冒险现象。 3. 总结 当电路中存在由反相器产生的互补信号，且在互补信号的状态发生变化时可能出 现竞争冒险现象。 4. 消除竞争冒险的方法 (1) 发现并消掉互补变量 G1 L 」——11 — 图12-4波形图 图12-1 0型竞争冒险电路图 图12-2 波形图 12-3 1型竞争冒险电路图

实验六 组合逻辑电路中的竞争冒险现象

实验四组合逻辑电路中的竞争冒险现象解析 一实验目的 1学会分析组合逻辑电路中有无竞争冒险现象。 2掌握采用修改逻辑电路设计的方法消除冒险现象。 二实验仪器 （1）双踪示波器 （2）双路直流稳压电源 （3）探测器 三实验原理 四实验步骤 1打开Multisim10电子线路仿真界面，在TTL集成电路器件库中，按电路原理图取出元器件；在仪器库中取出示波器以及方波信号源、探针等。按实验电路图4—1连接好。 2打开工作开关。展开示波器操作界面，观察到有关波形后，调整扫描时间、灵敏度等，使示波器A、B通道展示波形适当，并画出有关波形。 打开工作开关后可见探针闪亮。 打开示波器调整扫描时间和灵敏度等观察到波形如图A：

调整示波器的时间尺度，得出图B：

3根据波形，分析出现的问题及其原因。 电路原理图函数表达式F= C A AB +。图A 、B 的实验电路为B 、C 接高电平5V ，即B=C=1，此时F= A A +，输出为0,，然而由图A 可知电路存在“1”态冒险，即电路存在竞争冒险。 图B 为将图A 放大后的图像，可知输出端滞后于输入端。 4采用增加冗余项的方法消除上述电路中竞争冒险现象。画出修改后电路，并进行验证。 增加冗余项修改后的电路图（a ）： 修改后输入输出波形图（b ）：

原来表达式F= C A AB +增加冗余项后得F= BC C A AB ++=F= C A AB +*BC ，则电路图如上图（a ），其输入输出图像如图（b ），由图（b ）可知，增加冗余项后，输出图像为一直线，即增加冗余项的方法已消除竞争冒险现象。 5用示波器观察电路修改后工作时的输出波形，将电路修改前后波形比较分析。 消除互补相乘项修改后的电路图（c ）： 修改后输入输出波形图（d ）：

3组合逻辑电路的竞争与冒险

A A Y 1G 1 2.3 组合逻辑电路的竞争与冒险 本次重点内容： 组合逻辑电路的竞争 组合逻辑电路的冒险 教学过程 一、组合逻辑电路中的竞争冒险 （一） 竞争冒险现象及其产生的原因 1．理想情况： 输入与输出为稳定状态或没有考虑信号通过导线和逻辑门的传输延迟时间。 2．实际情况： 信号通过导线和门电路时，都存在时间延迟tpd 。信号发生变化时也有一定的上升时间tr 或下降时间tf 。 3．竞争： 同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后,这一现象称为竞争。 4．冒险： 逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象。如下图所示电路中，输出Y=A+ ：

理想情况下的工作波形如图12－6（b ）所示。如考虑到G1门的平均传输延迟时间tpd.时，则工作波形如图12－6（c ）所示。可见，G2门的两个输入信号A 、A 由于传输路径不同，到达G2门的输入端时，A 信号比A 延迟了tpd.。因此，使G2门输出 端出现了很窄的负脉冲。按照设计要求，这个负尖脉冲是不应该出现的，他的出现可能会导致负载电路的错误动作。 在下图（a ）所示电路中，输出Y= A ·A ，如考虑G1门的平均传输延迟时间tpd.时，则在G2输出端出现了不应有的很窄的正尖峰脉冲，如下图（b ） G 1 Y A A A (a)(b) 5、产生竞争冒险的主要原因： 在组合逻辑电路中，当一个门电路如G2输入两个同时向相反方向变化的互补信号时，则在输出端可能会产生不应有的尖峰干扰脉冲。 （二）冒险现象的判别 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路可能存在冒险现象，即 Y= A ·A ,可能出现1型冒险。 Y= A +A ，可能出现0型冒险。 例：试判别逻辑函数式Y=AC+A B+A C 是否可能出现冒险现象。 解：写出逻辑函数式Y=AC+A B+A C 。

实验四组合电路中竞争与冒险完成 (1)

实验四组合电路中的竞争与冒险姓名：班级：学号：实验时间： 一、实验目的 1、观察组合电路中的竞争与冒险现象。 2、了解消除竞争与冒险现象的方法。 二、实验仪器及器件 1、数字电路实验箱、数字万用表、示波器。 2、74LS00、74LS20 三、实验原理 1、竞争冒险现象及其成因 在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。这种现象称为竞争。这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。 2、检查竞争冒险现象的方法 在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个 尖峰脉冲。因此，只要输出端的逻辑函数在一定条件下化简成或则可判断存在竞争冒险。 3、消除竞争冒险现象的方法 （1）接入滤波电路 在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。 （2）引入选通脉冲 对输出引进选通脉冲，避开险象。 （3）修改逻辑设计 在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。也可采用增加冗余项方法。 选择消除险象的方法应根据具体情况而定。 组合逻辑电路的险象是一个重要的实际问题。当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。然后再进行动态测试，观察是否存在冒险。如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。

竞争冒险原理

竞争冒险原理 （一）一般竞争冒险的产生及消除 1. 理论上分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，从信号输入到输出稳定都需要一定的时间。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。由于这个原因，可能会使逻辑电路产生错误输出。通常把这种现象称为竞争冒险。 2. 竞争冒险现象有两种情况，分别是0型竞争冒险现象和1型竞争冒险现象。 (1) 0型竞争冒险现象 变化时（动 L G1和 ， 出现窄脉3. 4. BC ，根据 (2) 增加乘积项 例如，函数式C B AC L +=，当A=B=1时，可得C C L +=，根据这个逻辑表达式组成 逻辑电路，则可能出现竞争冒险。我们可利用代数恒等式将L 化为 AB C B AC F ++=，根据这个表达式组成逻辑电路就不会出现竞争冒险。 (3) 输出端并联电容器 如果逻辑电路在较慢的速度下工作，为了消去竞争冒险，可以在输出端并联一个电容器， 其容量为4~20Pf 之间，它对于很窄的负跳变脉冲起到平波的作用，这时在输出端就不会出现逻辑错误。

（二）在CPLD中模拟竞争冒险的产生 由 D触发器 即416分频时有35 由以上分析可知，竞争冒险产生的原因是D触发器分频引起的时延，如何消除这种竞争冒险呢？我们采用同步触发的方式就可以消除。因为在上面的原理图中，我们采用的是异步触发的方式，即每一个触发器都是单独翻转的。如果采用所有的触发器同时翻转就可以消除这种竞争冒险。 三、实验步骤 1、运行MAX+plusII软件，学习其基本用法（本实验也可以在学习了PLD实验后再做）。 2、在MAX+plusII软件中按照图12-5输入原理图，并编译，下载。 3、使用MAX+plusII软件的仿真功能，观察分频时的延时。 4、使用MAX+plusII软件的时序分析功能，观察各级分频之间的时延。 四、实验报告要求 1、在MAX+plusII软件中观察实验现象，并找出产生这种现象的原因。

竞争与冒险

竞争与冒险的判定与消除 摘要：大部分的组合逻辑电路中都存在竞争现象，而竞争往往会引起电路产生冒险现象。冒险表现为输出端产生尖峰脉冲，从而破坏电路原有的逻辑功能并使电路产生错误动作。并非左右的竞争都会产生冒险，而且也并不是所有的冒险都能被消除，这需要准确的判断和对症下药。 关键词：竞争冒险尖峰脉冲卡诺图 1.引言 组合逻辑电路中经常会存在竞争与冒险现象，为保证电路工作的稳定性与安全性，同时防止数字系统的逻辑功能紊乱，掌握竞争与冒险的判定与消除方法变得格外重要。 2.竞争与冒险的成因 2．1竞争现象 逻辑门电路存在延迟且因门而异，另外输入信号所经过逻辑门级数不同导致信号到达输出端时间不一致。 2．2冒险现象 当输入端的信号发生改变时，由于竞争而在电路输出端可能产生尖峰脉冲。 根据尖峰脉冲的极性，冒险又可分为偏”1”冒险和偏”0”冒险。 3.险象的分类及判别方法 3.1偏0险象： 逻辑表达式为F=A+ A变量A由高电平变为低电平时产生冒险即“偏1“冒险，而由低电平变高电平时则不会产生冒险

3.1 偏0险象： 逻辑表达式为F=（A+ B）（A+C）变量A由低电平变为高电平时产生冒险即“偏1“冒险，而由高电平变低电平时则不会产生冒险 ，在卡诺图上画卡诺圈，如果逻辑函数是与或表达式，那么卡诺圈圈l方格，且l代表原变量，0代表反变量，每个卡诺圈对应逻辑函数中的一个与项。如果逻辑函数是或与表达式，那么卡诺圈圈0方格，且1代表反变量，0代表原变量，每个卡诺圈对应逻辑函数中的一个或项。在逻辑函数的卡诺图中，函数的每个与项(或项)对应卡诺图上一个卡诺圈，若两个卡诺圈相切。则相切处将会发生冒险。

组合电路中的竞争和冒险 实验报告

电子通信与软件工程系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级：姓名：学号：成绩： 同组成员：姓名：学号： ---------------------------------------------------------------------------------------------------------------------一、实验名称：组合电路中的竞争和冒险 二、实验目的：1、观察组合电路中的竞争与冒险现象。 2、了解消除竞争与冒险现象的方法。 3、熟练使用示波器测量波形。 三、实验内容： 实现函数F=AB+BCD+ACD,并假定，输入只有原变量即无反变量输入。 1、画出逻辑图，使易于观察电路的竞争冒险现象。 2、列出真值表。 3、静态测试，即按真值表验证其逻辑功能。 4、观察变量A变化过程中的险象：即取B=C=D=1，得F=A+A，A改接函数发生器（或实验箱配有的）的连续脉冲源，使工作频率尽可能高。观察是否出现险象，如有，请测出毛刺的幅度和宽度（中值宽度）。 5、使F再经过一级反相器，检查险象是否影响下一级电路的正常工作？ 6、在F端并接一只330PF电容，还会影响下一级电路的正常工作吗？ 7、分别观察变量B、D变化过程中产生的险象。 8、用加冗余项法消除A变化过程中产生的险象。此时允许使用74LS20（二4输入与非门） 四、实验过程： 1、画逻辑图。 将F化成以下形式： 根据F的表达式画逻辑图。

组合电路中的竞争与冒险

实验报告 实验题目：组合电路中的竞争与冒险 一、实验目的和要求： 1、观察组合电路中的竞争与冒险现象； 2、了解消除竞争与冒险现象的方法。 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器； 2、器件：3个74LS00、1个74LS20、1个330PF电容。 三、实验原理： 1、竞争冒险现象及其成因 在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。这种现象称为竞争。这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。 2、检查竞争冒险现象的方法 在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和是输入变量A 经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个尖峰脉冲。 因此，只要输出端的逻辑函数在一定条件下化简成或则可判断存在竞争冒险。 3、消除竞争冒险现象的方法 （1）接入滤波电路 在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。 （2）引入选通脉冲 对输出引进选通脉冲，避开现象。 （3）修改逻辑设计 在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。也可采用增加冗余项方法。 组合逻辑电路的险象是一个重要的实际问题。当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。然后再进行动态测试，观察是否存在冒险。如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。 四、实验内容： 实现函数，并假定，输入只有原变量即无反变量输入。

电工电子竞争与冒险练习题及答案

电工电子竞争与冒险练习题及答案 选择题 1(下列表达式中不存在竞争冒险的有。 BBBDC A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A 2(若在编码器中有50个编码对象，则要求输出二进制代码位数为位。 A.5 B.6 C.10 D.50 3.一个16选一的数据选择器，其地址输入(选择控制输入)端有个。 A.1 B.2 C.4 D.16 4.下列各函数等式中无冒险现象的函数式有。 F,BC，AC，ABF,AC，BC，ABF,AC，BC，AB，AB A. B. C. F,BC，AC，AB，BC，AB，ACF,BC，AC，AB，ABD. E. F,AC，AB，BC5(函数，当变量的取值为时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 6(四选一数据选择器的数据输出Y 与数据输入Xi和地址码Ai之间的逻辑表达 式为Y= 。 AAXAAX，AAX，AAX，AAXAAXAAXA. B. C. D. 1010110103001121030017.一个8 选一数据选择器的数据输入端有个。 A.1 B.2 C.3 D.4 E.8 8(在下列逻辑电路中，不是组合逻辑电路的有。 A.译码器 B.编码器 C.全加器 D.寄存器 9(八路数据分配器，其地址输入端有个。 1 B. 2 C. 3 D. 4 E.8 A. 10(组合逻辑电路消除竞争冒险的方法有。 A. 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 11(101键盘的编码器输出位二进制代码。

A.2 B.6 C.7 D.8 AA，AA14(用四选一数据选择器实现函数Y=，应使。 1010 A.D=D=0，D=D=1 B.D=D=1，D=D=0 02130213 C.D=D=0，D=D=1 D.D=D=1，D=D=001230123 A，AA15(用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=，应。221 YYYYYYYYA.用与非门，Y= B.用与门，Y= 23014567 Y，YY，Y，Y，Y，Y，YC.用或门，Y= D.用或门，Y=23014567 填空题 消除竟争冒险的方法有、、等。答案 一、选择题 1(CD 2(B 3(C 4(D 5(ACD 6(A 7(E 8(D 9(C 10(AB C 12(ABC 13(AB 14(A 15(AB 11( 三、填空题 3.修改逻辑设计接入滤波电容加选通脉冲 第二章(选择、判断共20题) 一、选择题 1. 以下表达式中符合逻辑运算法则的是。 2 A.C?C=C B.1+1=10 C.0<1 D.A+1=1 2. 逻辑变量的取值,和,可以表示: 。 A.开关的闭合、断开 B.电位的高、低 C.真与假 D.电流的有、无 3. 当逻辑函数有n个变量时，共有个变量取值组合, 2n A. n B. 2n C. n D. 2 4. 逻辑函数的表示方法中具有唯一性的是。 .真值表 B.表达式 C.逻辑图 D.卡诺图 A BA5.F=A+BD+CDE+D= 。

竞争与冒险

竞争与冒险是数字电路中存在的一种现象。由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查. 在使用分立元件设计数字系统时,由于PCB走线时存在分布电感和电容,所以几纳秒的毛刺将被自然滤除,而在PLD内部无分布电感和电容,所以在PLD/FPGA设计中,竞争和冒险问题将变得尤为突出,电路工作的稳定性也大受影响。 由于信号在FPGA器件内部通过连线和逻辑单元时都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺、工作电压、温度等条件的影响。另外信号高低电平的转换也需要一定的过渡时间。所以多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称为“毛刺”。如果一个组合逻辑电路中有“毛刺“出现,就说明该电路存在“冒险”。 由于无法保证所有连线的长度一致,所以即使4个输入信号在输入端同时变化,但经过PLD内部的走线到达或门的时间也是不一样的,必然产生毛刺。概括来说,只要输入信号同时变化,经过内部走线后,组合逻辑必将产生毛刺。如将他们的输出直接连接到时钟输入端、清零或置位端口,就可能会导致严重的后果。所以在设计电路时必须检查设计中所有时钟、清零和置位等对毛刺十分敏感的输入端口,确保输入不会含有任何毛刺。 可以通过改变设计,破坏毛刺产生的条件来减少毛刺的发生。毛刺并不是对所有的输入都有危害,对于D触发器的D输入端,只要毛刺不出现在时钟的上升沿并且不满足数据的建立和保持时间,就不会对系统造成危害,因此可认为D触发器的D输入端对毛刺不敏感。根据这个特性,应当在系统中尽可能采用同步电路,因为同步电路信号的变化都发生在时钟沿,只要毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间,就不会对系统造成危害。由于毛刺很短,多为几纳秒,基本上都不可能满足数据的建立和保持时间. 这种方法可以大大减少毛刺,但他并不能完全消除毛刺,必须手工修改电路来去除毛刺。一般,冒险出现在信号发生电平转换的时刻,即在输出信号的建立时间内会发生冒险,而在输出信号的保持时间内是不会有毛刺信号出现的。如果在输出信号的保持时间内对其进行“采样”, 就可以消除毛刺信号的影响。 “采样”可通过两种方法实现:一种是在输出信号的保持时间内,用一定宽度的高电平脉冲与输出信号做逻辑“与”运算,由此获取输出信号的电平值。 上述方法的一个缺点是必须人为地保证SAMPLE信号必须在合适的时间中产生,否则仍不能得到满意的结果。另一种实现方法是可利用D触发器的D输入端对毛刺信号不敏感的特点,在输出信号的保持时间内,用D触发器读取组合逻辑的输出信号,这种方法类似于将异步电路转化为同步电路. “ 0 ”态冒险 与或型逻辑式 假设与非门G 1的动作速度比与非门G 2的动作速度慢, 当B =1 时, P2= A + /A