PCI ExpressЭ

PCI Express协议实现与验证

作者：张大为梁宇琪刘迪

来源：《现代电子技术》2012年第04期

摘要：称为第3代I/O接口技术的PCI Express总线规范的出现，从结构上解决了带宽不

足的问题，有着极为广阔的发展前景。基于Verilog HDL硬件描述语言及可综合化设计理念，完成了PCI Express IP核RTL代码的设计。IP核代码使用Verilog HDL语言编写，分模块、分层次地设计了事务层、数据链路层和物理层的逻辑子层，并进行了可综合化设计与代码风格检查。对设计的PCI Express IP核的功能分别从协议层次和应用层次进行了验证。具体实现上，采用Denali公司的PureSuite测试套件对IP核的协议兼容性进行验证，验证范围覆盖了IP核的3个层次以及配置空间，采用QuestaSim仿真工具对IP核的应用层进行验证。仿真结果表明，设计的PCI Express IP核工作正常，性能优良。

关键词：PCI Express协议； IP核；验证； I/O接口

中图分类号：文献标识码：A文章编号：

Realization and verification of PCI Express protocol

(1. Department of Control Engineering, Naval Aeronautical and Astronautical University, Yantai 264001, China;

2. Department of Information Engineering, Shandong College of Information Technology, Weifang 261061, China)

Abstract： The design of RTL code with PCI Express IP core was accomplished on the basis of Verilog HDL and the synthetic design concept. The PCI Express IP core code was compiled with Verilog HDL. The logical sublayers of transaction Layer, data link layer and the physical layer were designed by dividing the modules and layers. The synthetic design and the code style check were performed. The function of PCI Express IP core was verified in the aspects of protocol and application. The compatibility verification of the designed PCI Express IP core was accomplished by the testing assembly PureSuite made by Denali Company, covering the three layers and the Configuration Space of the IP core. The application layer of IP core was verified with the simulation tool QuestaSim. The simulated results show that the PCI Express IP core works well and has satisfactory performance.

Keywords： PCI Express protocol; IP core; verification; I/O interface

收稿日期：引言

当下，计算机系统使用的主流内部总线技术为PCI总线。随着千兆以太网、RAID阵列等高带宽设备的出现，PCI总线133 MB/s的带宽已明显不能满足应用的需要。根据PCI总线的性能不足及计算机系统的应用需求，第3代I/O总线接口技术PCI Express应运而生［］。PCI Express是一种应用于各种计算与通信平台的高带宽、点对点串行互联协议，支持虚通道、流量控制机制及热插拨，具有错误处理及错误报告功能，并在软件上与PCI兼容，具有鲜明的技术优势和广阔的应用前景［3］。基于将PCI Express理论优势转化为实际应用优势的考虑，设计了PCI Express IP核，并进行了可综合化设计与代码风格检查，最后对设计的PCI Express IP核分别从协议层次和应用层次进行了较为充分的功能验证。

1PCI Express协议

较之PCI总线，PCI Express在总线技术与结构上实现了较大飞跃，提供了高速、高性能、点到点、双单工、串行、差分信号链路来互联设备［］。PCI Express的基本结构包括根复合体（Root Complex）、交换机（Switch）以及端点设备（Endpoint）等［6］，本文设计的PCI Express IP(Intellectual Property)核属于PCI Express端点设备。PCI Express总线典型拓扑结构如图1所示。

根复合体（RC）为下层I/O设备连接到CPU和主存储器系统提供了路径，一个根复合体可支持一个或多个PCI Express端口；端点设备（EP）是PCI Express事务的请求发起者（Requester）或应答者（Completer），端点设备又分为传统端点、PCI Express端点和根复合体集成端点；交换机（Switch）是由多个虚拟桥设备组成的，其主要功能是为上游器件和下游器件的通信选择路径。

图1典型PCI Express总线拓扑结构PCI Express规范规定对于设备的设计采用分层结构，由下向上可分为物理层（Physical Layer）、数据链路层（Data Link Layer）和事务层（Transaction Layer），物理层又由逻辑子层和电气子层组成。沿纵向来看，各层又可分为发送和接收2块功能［7］。发送功能块构成了设备的发送部分，处理向外的传输事务；接收功能块构成了设备的接收部分，处理向内的传输事务。典型PCI Express层次结构如图2所示。

图2典型PCI Express层次结构作为PCI Express协议的最高层，事务层主要负责以下任务，如：基于流水线的分割事务协议；处理事务包的机制；基于“信用”的流量控制；支持数据完整性。数据链路层位于事务层和物理层之间，为事务层TLP在链路中的传输提供可靠的传输机制。数据链路层完成的主要任务包括传递TLP、错误检测和裁决、初始化和电源管理、产生DLLP。

物理层位于PCI Express协议的最底层，决定了PCI Express总线接口的物理特性，如点对点串行连接、微差分信号驱动、热拨插、可配置带宽等。

2PCI Express IP核设计