前仿真和后仿真
功能仿真和时序仿真
1
推荐
仿真过程是正确实现设计的关键环节，用来验证设计者的设计思想是否正确，及在设计实现过程中各种分布参数引入后，其设计的功能是否依然正确无误。仿真主要分为功能仿真和时序仿真。功能仿真是在设计输入后进行；时序仿真是在逻辑综合后或布局布线后进行。
1. 功能仿真( 前仿真)
功能仿真是指在一个设计中，在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。布局布线以前的仿真都称作功能仿真，它包括综合前仿真（Pre-Synthesis Simulation ）和综合后仿真（Post-Synthesis Simulation ）。综合前仿真主要针对基于原理框图的设计; 综合后仿真既适合原理图设计,也适合基于HDL 语言的设计。
2. 时序仿真（后仿真）
时序仿真使用布局布线后器件给出的模块和连线的延时信息，在最坏的情况下对电路的行为作出实际地估价。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的，所需的流程和激励也是相同的；惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时，并且在仿真结果波形图中，时序仿真后的信号加载了时延，而功能仿真没有。
3.2.2 仿真工具
1. ModelSim 总体概览
ModelSim 仿真工具是工业上最流行、最通用的仿真器之一，可支持Verilog 、VHDL 或是VH DL/ Verilog 混合输入的仿真，它的OEM 版本允许Verilog 仿真或VHDL 仿真。Model 技术公司共开发了ModelSim/VHDL 和ModelSim/Verilog 两种ModelSim 产品，但它又分为不同的版本：OEM 版本——ModelSim/LNL 支持Verilog 或者VHDL ，但是不同时支持；ModelSim/PLUS 版本支持混合仿真Verilog 和VHDL ；ModelSim/SE 版本支持PLUS 的所有功能连同附加功能。
1）ModelSim 的仿真实现方式
(1) 交互式的命令行（Cmd）的方式——惟一的界面是控制台的命令行，
没有用户界面。
(2) 用户界面UI的方式——可以接受菜单输入和命令行输入的仿真方式。
(3) 批处理模式——从DOS 或UNIX 命令行运行批处理文件的仿真方式。
2）ModelSim 基本仿真步骤
（1）建立数据库。
（2）映射数据库到物理层目录。
（3）编译源代码——所有的HDL 代码必须被编译；Verilog 和VHDL
必须有不同的编译器支持。
（4）启动仿真器，执行仿真。也可以从其他软件上直接调用，启动内
嵌的仿真器执行仿真。
3）ModelSim 的用户界面
ModelSim 仿真器有9 个窗口: 窗口（main）、结构窗口（structure）、源窗口（source）、信号窗口（signals）、处理窗口（process）、变量窗口（variables）、数据流窗口（dataflow）、波形窗口（w ave) 和列表窗口（list）。这些窗口可以通过主窗口中的视窗（View）菜单来打开。由于大部分窗口只是对设计仿真起一个辅助的作用，不是经常用到的，因此下面主要介绍的是main 主窗口和wave 波形窗口。ModelSim 的完整用户界面如图3-6 所示。
4）ModelSim 窗口模块介绍
Main 主窗口——在主窗口中，可以通过ModelSim> 提示符来浏览帮助文件、编辑库、编辑源代码，而不用调用一个设计。启动窗口Design Menu → Load New Design 可用于选择要加载的设计和其他用于仿真的选项。
Wave 窗口——在波形窗口中，可通过波形浏览仿真结果的图形记录。多个波形窗口可用于更多的逻辑信号观察；可改变信号和向量的数量，以改善波形的显示；可打印波形等。
Structure 窗口——可实现设计的结构多层浏览，使源窗口（Source ）和信号窗口（Signals ）等成为当前层。
Source 窗口——可从Structure 窗口选择，进行注释、关键字、字符串、数字、执行行、标识符、系统任务、文本等完全的编辑；显示所选的HDL 项的信息；检查显示所选HDL 项当前仿真值。
Process 窗口——显示外部和内部的处理功能。
Signals 窗口——紧接结构窗口（Structure ），显示Structure 窗口的当前层HDL 项的名称和值等。
Dataflow 窗口——VHDL 信号或Verilog 信号网络的图形描绘。
List 窗口——用表格显示仿真结果。
Variables 窗口——列出HDL 项的名称，显示到当前过程的路径等。
图3-6 ModelSim 完整用户界面
3.2.3 ModelSim 仿真过程
前面是对ModelSim的一个整体介绍，下面将通过一个具体实例来介绍ModelSim 的具体使用方法和仿真的过程。
1. 创建一个项目
(1）启动ModelSim
图3-7 项目设立对话框
(2）在主窗口通过选择File → New → Project → Create a Project 打开项目对话框。
(3）在项目对话框中键入test 作为项目的名字，并选择一个项目存储的目录位置，如Actelprj ，并且缺省的库名设置为work 。设置完后的项目对话框如图4-85 所示。
(4）点击OK 按键，将会看到带有空白Project 和Library 标签的主窗口，以及Add itemsto th e Project 对话框，同时项目名称也在工作空间下面的状态栏中出现。项目选择页面如图3-8 所示。
图3-8 项目选择页面
(5）加设包含设计内容的源文件到项目中。在Add items to the Project 对话框中点击Add Existing Fil e ，在此以加一个VHDL文件为例。点击Browse 按键，打开ModelSim 安装目录下的实例目录，从中选择counter.vhd ，然后选中Reference from current location 选项并且点击OK 按键，如图3-9所示。
图3-9 选择文件至当前项目栏
(6）在工具栏点击编译按键或在项目页面点击鼠标右键并选择Compile → Compile All ，如图3-10 所示。
(7）加入的文件被编译后，点击Library 标签，并且通过点击“ + ” 图标展开work 库，将会看到被编译的设计例举单元（如图3-11 所示）。
(8）最后，在Library 页双击counter ，将看到在工作空间中出现了一个新的页面，并且该页面显
示了counter 设计单元的结构。在此基础之上，就可以开始运行仿真，并可以分析调试该设计了。至此，项目创建完成。
图 3 - 10 选择编译栏目
图3-11 目标文件的显示
2. 设计的仿真过程
前面创建了一个项目，在创建时它自动执行了创建并映射工作库（work）等操作。下面介绍如何进行设计的仿真及其操作过程。
1）仿真前的准备工作——设计文件的装载
(1) 通过选择Simulate → Simulate 来装载设计单元，接着出现了仿真对话框，点击“ work ” 下面的“ + ” 扩展符号，可以看到counter 设计单元目录，如图3-12所示。
图3- 12选择Simulate 装载设计单元
图 3 -13 信号窗口菜单
如果设计单元是空的，则可以扩展它，以便浏览任何相关的结构。选中counter ，然后点击Load
按钮来装载设计。
(2) 从主窗口菜单中选择View →All Window来打开ModelSim的所有窗口。
(3) 在信号窗口菜单中通过选择Add → Wave → Signals in Regio n 来加载顶层信号到波形窗口中，如图3-13 所示。
2）运行仿真
对于该计数器的仿真，可通过加载激励信号到时钟信号输入端口，开始运行仿真，并通过观察相应端口的跟踪信号，来判断电路的时序特性。激励信号的加载主要有两种方式：①用force 命令的人机交互式；②建立测试平台程序的方式。
(1) 点击仿真器主窗口，并在主窗口的VSIM 提示符下键入如下命令：
force clk 1 50 ，0 100 -repeat 100 ModelSim 会解释force 命令如下：
?在当前时间50 ns 后给时钟信号赋值为1 ；
?在当前时间100 ns 后给时钟信号赋值为0 ；
?每间隔100 ns 重复循环此操作。
也可以在信号窗口菜单中选择Edit → Clock ，进行信号的编辑。该窗口如图3-14 所示。
图3-14 信号窗口
(2) 先选择Run 按钮，等运行完成后再选择Run -All 。
Run 的功能是只执行仿真100 ns 便停止仿真。和此操作相同的功能的命令是“ PROMPT: run 10 0 ” 或是“ Main MENU: Simulate → Run → Run 100 ns ”。
Run -All 的功能是持续不断地运行仿真。和此操作相同的功能的命令是“PROMPT: run -all”或是
“Main MENU: Simulate → Run → Run -All”。为了停止运行仿真，需执行下一步骤。
(3) 在主或是波形窗口中选择Break 按键终止仿真的运行。只要仿真器到达了一个可接受的终止点，它便停止运行。和此操作相同功能的命令是“ Main MENU: Simulate → Break ”。
3）仿真结果的调试
(1) 声明调试方式。为了查找错误所在，可执行如下几步操作来追踪所声明的信息:
①首先，改变仿真声明选项。从主窗口菜单中选择Simulate → Simulation Options ，出现的画面如图3-15 所示。
图3-15 仿真可选项（Simulation Options ）菜单
②选择插入（Assertions ）标签，改变Break on Assertion 的选项为Error ，并且点击OK 。这将使仿真器运行到HDL 声明语句处便停止运行。
③用restart -f 命令重新运行仿真。-f 选项要求ModelSim 重新运行时不弹出确认对话框。通过run 1000 命令再运行仿真1000 ns。
④如果观察变量窗口，可能看到i=6 ，这意味着仿真在test_patterns循环的第六次迭代时停止。
⑤通过点击test_patterns 前面的+ 来展开变量名test_patterns ；通过点击+ 也展开了阵列test_ patterns （6）里的第六个记录。如果声明表明信号sum 和变量窗口中的sum 是不相等的（注意输入a 、b 和cin 的和应当与输出sum 是相等的），则可判断在测试向量处存在一个错误。为了改正此错误，必须重新运行仿真并调整测试向量的初始值。
⑥用restart -f 命令重新运行仿真。
⑦通过选择过程窗口中的test 过程来更新变量窗口。在变量窗口中，再展开test_patterns 和test _pattern （6）。然后通过点击变量名来加亮和记录，并从菜单处选择Edit → Change 。
⑧改变值到0000011 ，如图3-16 所示，然后点击Change 。
图3-16 改变所选变量
⑨再运行仿真run 1000 ，若显示如图3-22 所示的结果，则仿真被正确运行。
（3）在波形窗口中组合信号。
在波形窗口中，允许组合单一信号到总线形式。通过选择Tools → Combine Signals 打开组合选择信号对话框，如图3-17 所示。总线信号是用专门顺序创建的带有专门值的虚拟信号的链接组合。在
下述实例的波形图里 4 个数据信号已经被组合形成了一个新的总线Bus1 （如图3-18 所示）。虚拟目标被一个桔色的菱形方块指示着。
图3-27 组合选择信号对话框
图3-28 仿真实例的波形图示意
（4）创建并浏览数据表（datasets ）
创建数据表可以允许浏览以前的仿真结果或是对比仿真结果。为了浏览一个数据表，必须以WLF 文件的形式（使用vsim -wlf 命令) 先保存ModelSim 仿真结果，然后再打开它作为一个浏览模式数据表。
4）波形窗口及波形显示
（1）光标的使用
当波形窗口第一次打开时，光标出现在时间0 处。在波形窗口处点击哪里，光标将跟到哪里。也可以通过选择Insert → Cursor 来把光标添加到波形面板上。被选中的光标以黑体实线显示，所有其他光标以虚线显示。为了删除光标，可首先选中它们，再通过选择Edit → De lete Cursor 完成。
光标值对应于光标的仿真时间。通过选择View → Cursors 可以指定一个特殊的光标浏览；也可以通过在光标值处双击光标值来选择并且滚动到光标处。每个光标下面的时间框里显示了仿真的精确时间。
ModelSim 在相邻的光标位置处也加了一个增量显示，表明了这两个光标位置的时间差。如果在波形窗口中点击鼠标，那么离鼠标最近的光标被选中，并且移动到鼠标处。确定多个光标位置的另一种方法是在时间框中使用鼠标点击时间框轨迹的任意处来选中光标，并固定该光标到鼠标的位置。如果在波形边缘10 个像素内点击或是拖动光标，光标将被粘贴到波形边缘。也可以在窗口中的优选对话框中设置粘贴距离（选择Tools → Window Preferences ）。在波形底部的区域，也可以不采用拖动粘贴的方式来确定光标的位置。
(2）改变波形的显示范围。
在波形显示窗口，可以通过Zoom 菜单、工具栏按钮、鼠标、键盘来改变波形的显示范围。
在Zoom 菜单中，如果选择Zoom In ，则增加了波形的分辨率，但减少了波形的可见范围; 选择Zoom Out 则正好与之相反; 选择Zoom Full 显示从0 到目前时间的整个仿真波形; 选择Zoom La st 重复上次缩放显示; 选择Zoom Range 打开一个对话框，允许确定波形显示的起始时间和结束时间。也可以用图3-26 所示的工具栏按钮来做相同的工作。
（3）在波形窗口中组合信号。
在波形窗口中，允许组合单一信号到总线形式。通过选择Tools → Combine Signals 打开组合选择信号对话框，如图3-17 所示。总线信号是用专门顺序创建的带有专门值的虚拟信号的链接组合。在下述实例的波形图里 4 个数据信号已经被组合形成了一个新的总线Bus1 （如图3-18 所示）。虚拟目标被一个桔色的菱形方块指示着。
图3-27 组合选择信号对话框
图3-28 仿真实例的波形图示意
（4）创建并浏览数据表（datasets ）
创建数据表可以允许浏览以前的仿真结果或是对比仿真结果。为了浏览一个数据表，必须以WLF 文件的形式（使用vsim -wlf 命令) 先保存ModelSim 仿真结果，然后再打开它作为一个浏览模式数据表。
过程控制系统仿真实验指导
过程控制系统Matlab/Simulink 仿真实验 实验一 过程控制系统建模 ............................................................................................................. 1 实验二 PID 控制 ............................................................................................................................. 2 实验三 串级控制 ............................................................................................................................. 6 实验四 比值控制 ........................................................................................................................... 13 实验五 解耦控制系统 . (19) 实验一 过程控制系统建模 指导内容：（略） 作业题目一： 常见的工业过程动态特性的类型有哪几种？通常的模型都有哪些？在Simulink 中建立相应模型，并求单位阶跃响应曲线。 作业题目二： 某二阶系统的模型为2 () 22 2n G s s s n n ?ζ??= ++，二阶系统的性能主要取决于ζ，n ?两个参数。试利用Simulink 仿真两个参数的变化对二阶系统输出响应的影响，加深对二阶 系统的理解，分别进行下列仿真： （1）2n ?=不变时，ζ分别为0.1, 0.8, 1.0, 2.0时的单位阶跃响应曲线； （2）0.8ζ=不变时，n ?分别为2, 5, 8, 10时的单位阶跃响应曲线。
后仿真流程
synplify,ISE,ModelSim后仿真流程 我想很多人跟我一样，被ModelSim的后仿真搞的头晕脑胀。为了这个问题，我在网上找了很多的资料，但发现这些资料往往说的不明白。一些步骤被作者有意无意地省略掉，这常常给读者造成不必要的麻烦，所以我决定写下这一篇文章，把这3天我努力的结果拿出来，与大家分享。 首先，我把我用到的软件说明一下。如果你发现根据我的操作，你还是解决不了ModelSim 后仿真的问题，那就可能是软件版本的问题。 1，ModelSim Se 6.1b 2，Synplify Pro 7.5.1 3，ISE 5.2i （这个是老了点） 4，WindowsXP（这个应该没有多大的关系） 还有就是我使用的是verilog，我想VHDL的方法与verilog是差不多的，最多也就是在建库方面有点差别而已。 下面的这些方法，是我这3天搞出来的。当然也参考了一些文章。如果谁有更方便的方法，欢迎指出来。我的邮箱是vf1983cs@https://www.wendangku.net/doc/b618333400.html,。有空大家多交流。 一，为modelsim生成3个库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。 第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作s imprim_ver。我们首先就是要建的就是这个库。
modelsim仿真详细过程
由于我们只需要了解仿真的完整过程，所以不需要自己写源文件和测试文件（也称为testbench）。一下就是简单的源文件和测试文件（亲自测试过）。 //源文件 module compare(equal,a,b); input a,b; output equal; assign equal=(a==b)?1:0; endmodule //测试文件 `timescale 1ns/1ns `include"./compare.v" module comparetest; reg a,b; wire equal; initial begin a=0; b=0; #100 a=0;b=1; #100 a=1;b=1;
#100 a=1;b=0; #100 $stop; end compare compare1(.equal(equal),.a(a),.b(b)); endmodule 有了源文件和测试文件下面就开始用modelsim进行仿真了。 步骤一：新建工程和.v文件（也就是源文件和测试文件） 打开modelsim软件，点击file，选择new—>project 然后就会弹出下面窗口： 然后在project name那一栏写上工程名（随便去，一般是字母），在project location选择工程路径（路径最好没有中文，听说的），然后点OK。进入下个界面：
然后点击小框里面的“create new file”.弹出界面： 在file name中写下源文件名，由于这是比较两数的大小，我取为：compare。在“add file as type”中选择verilog，点OK，然后有：
ModelSim软件仿真步骤教程
使用ModelSim模擬驗證HDL code 1.在模擬前先準備好我們要模擬的電路檔案(Verilog HDL，TestBench,…) 2. 打開ModelSim，新建一個Project，鍵入Project name 按OK。此處我們的library name 為default library name “work”不必更改。 3.然後再加入我們所要模擬的電路檔案(若尚未準備，可開啟新檔案再將code 鍵入)選Add Existing File，將我們已編輯好的檔案加入。 將我們所需要的檔案加入，按Browse選擇我們所需檔案count.v,
count_test.vt)，按下OK。 再將先前所開啟的增加檔案的視窗關閉，按close。 4.按下compile all。
Compile成功沒有顯示出錯誤訊息, 則開始模擬波形 5.按下Simulation, 選擇檔案所在的Library (work), 點選TestBench的Module Name t_Gap_finder 按OK 6.承接上步驟將會跳出以下視窗，若要將所有訊號加入波型中觀察則選擇在 testbench的module name: count_tst按滑鼠右鍵選擇→ Add → Add to Wave。
7.在波型畫面按下Run All開始模擬 跑完後會跳出下面視窗選擇否則可觀察模擬波形，若按下是則會將ModelSim關閉。
8.觀察波形圖是否與功能符合,若與設計不符則修改設計並重複執行Step 4到 Step 8 Testbench語法 `timescale 1 ps/ 1 ps 前面的1ps代表程式中最小的時間單位 後面的1ps代表運算的精準度
simulink模拟通信系统仿真及仿真流程
基于Simulink的通信系统建模与仿真 ——模拟通信系统 姓名：XX 完成时间：XX年XX月XX日
一、实验原理（调制、解调的原理框图及说明） AM调制 AM调制是用调制信号去控制高频正弦载波的幅度，使其按调制信号的规律变化的过程。AM调制原理框图如下 AM信号的时域和频域的表达式分别为 式中，为外加的直流分量；可以是确知信号也可以是随机信号，但通常认为其平均值为0，即。 AM解调 AM信号的解调是把接收到的已调信号还原为调制信号。 AM信号的解调方法有两种：相干解调和包络检波解调。 AM相干解调原理框图如下。相干解调的关键在于必须产生一个与调制器同频同相位的载波。如果同频同相位的条件得不到满足，则会破坏原始信号的恢复。 AM包络检波解调原理框图如下。AM信号波形的包络与输入基带信号成正比，故可以用包络检波的方法恢复原始调制信号。包络检波器一般由半波或全波整流器和低通滤波器组成。 DSB调制 在幅度调制的一般模型中，若假设滤波器为全通网络（＝1），调制信号 中无直流分量，则输出的已调信号就是无载波分量的双边带调制信号（DSB）。DSB调制原理框图如下
DSB信号实质上就是基带信号与载波直接相乘，其时域和频域表示式分别为 DSB解调 DSB只能进行相干解调，其原理框图与AM信号相干解调时完全相同，如图 SSB调制 SSB调制分为滤波法和相移法。 滤波法SSB调制原理框图如下所示。图中的为单边带滤波器。产生SSB信号最直观方法的是，将设计成具有理想高通特性或理想低通特性的单边带滤波器，从而只让所需的一个边带通过，而滤除另一个边带。产生上边带信号时即为，产生下边带信号时即为。 滤波法SSB调制的频域表达式 相移法SSB调制的原理框图如下。图中，为希尔伯特滤波器，它实质上是一个宽带相移网络，对中的任意频率分量均相移。
模拟仿真软件介绍
模拟仿真软件介绍 模拟仿真技术发展至今，用于不同领域、不同对象的模拟仿真软件林林总总，不可胜数，仅对机械产品设计开发而言，就有机构运动仿真软件，结构仿真软件，动力学仿真软件，加工过程仿真软件（如：切削加工过程仿真软件、装配过程仿真软件、铸造模腔充填过程仿真软件、压力成型过程仿真软件等），操作训练仿真软件，以及生产管理过程仿真软件，企业经营过程仿真软件等等。这里仅以一种微机平台上的三维机构动态仿真软件为例，介绍模拟仿真软件的结构和功能。 DDM（Dynamic Designer Motion）是DTI（Design Technology International）公司推出的、工作于AutoCAD和MDT平台上的微机全功能三维机构动态仿真软件，包含全部运动学和动力学分析的功能，主要由建模器、求解器和仿真结果演示器三大模块组成（见图1）。 1.DDM建模器的功能 1）设定单位制。 2）定义重力加速度的大小和方向。 3）可以AutoCAD三维实体或普通图素（如直线、圆、圆弧）定义运动零件。 4）可以定义零件质量特性：
图1 DDM仿真软件模块结 ①如果将三维实体定义为零件，可以自动获得其质量特性。 ②如果用其他图素定义零件，则可人工设定质量特性。 5）可以定义各种铰链铰链用于连接发生装配关系的各个零件，系统提供六种基本铰链和两种特殊铰链。 基本铰链： ①旋转铰——沿一根轴旋转。 ②平移铰——沿一根轴移动。 ③旋转滑动铰——沿一根轴旋转和移动。 ④平面铰——在一个平面内移动并可沿平面法线旋转。 ⑤球铰——以一点为球心旋转。 ⑥十字铰——沿两根垂直轴旋转。 特殊铰链：
modelsim使用 + 前仿真 + 后仿真 + verilog
Modelsim 6.0 使用教程 1. Modelsim简介 Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比quartus自带的仿真器功能强大的多，是目前业界最通用的仿真器之一。 对于初学者，modelsim自带的教程是一个很好的选择，在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用，简单易懂。但是它也有缺点，就是它里面所有事例的初期准备工作都已经放在example文件夹里，直接将它们添加到modelsim就可以用，它假设使用者对当前操作的前期准备工作都已经很熟悉，所以初学者往往不知道如何做当前操作的前期准备。 2.安装 同许多其他软件一样，Modelsim SE同样需要合法的License,通常我们用Kengen产生license.dat。 ⑴．解压安装工具包开始安装，安装时选择Full product安装。当出现Install Hardware Security Key Driver时选择否。当出现Add Modelsim To Path选 择是。出现Modelsim License Wizard时选择Close。 ⑵．在C盘根目录新建一个文件夹flexlm，用Keygen产生一个License.dat,然后 复制到该文件夹下。 ⑶．修改系统的环境变量。右键点击桌面我的电脑图标，属性->高级->环境变量-> （系统变量）新建。按下图所示内容填写，变量值内如果已经有别的路径了， 请用“；”将其与要填的路径分开。LM_LICENSE_FILE = c:\flexlm\license.dat
工业仿真软件模拟流程图
流程图可以给我们清楚的展现出一些复杂的数据，让我们分析或观看起来更加清楚明了。一个工场的生产流程，一个公司的运营模式都只需要用一张流程图就可以简单的概括出来。一款好的流程图制作软件可以让你绘制流程图更加得心应手。 在很多日常用到Linux，Mac系统的人们开始烦恼，似乎就没有一款软件类似Visio，一款软件就能可以解决所有问题。这时，亿图图示出现了。当下受很多人欢迎的绘图软件亿图绘图专家，这款神奇之处在哪里，在这里我给大家介绍一下。 下面是出自设计师们绘制的智能选择颜色模板
绘图小白可以访问亿图软件的动态帮助，点开它，你能找到亿图的产品研发团队准备的软件说明介绍，以及详细的图文、视频教程，让你可以更轻松、更快的熟悉软件，开始绘制你的业务流程图。
不少用户使用亿图绘制一份业务流程图时发现，亿图的功能是符合办公工具在用户心中位置的，可以用来做很多演示要用的图，可以添加很多很难画的图形：
专业的形状是必不可少的，基本流程图形状里具备了所有绘制流程图时需要用的形状： 业务流程图用到的符号很多，能够满足用户这个需求的软件很少。 符号库里的图形是根据模拟真实场景设计的：
这款软件厉害之处是去掉了操作中的“繁文缛节”，简单直接的配合用户画图，但用户依然可以使用工具绘制自己想要的图，最大程度的贴合用户体验。 所有符号的颜色都具备商务、美观、整洁的视觉效果：
亿图图示，即亿图图示专家（EDraw Max），是一款基于矢量的绘图工具，包含大量的事例库和模板库。可以很方便的绘制各种专业的业务流程图、组织结构图、商业图表、程序流程图、数据流程图、工程管理图、软件设计图、网络拓扑图等等。它帮助您更方便，更快捷的阐述设计思想，创作灵感。
反相器设计前仿与后仿流程
目录 前端电路设计与仿真 (2) 第一节双反相器的前端设计流程 (2) 1、画双反相器的visio原理图 (2) 2、编写.sp文件 (2) 第二节后端电路设计 (4) 一、开启linux系统 (4) 2、然后桌面右键重新打开Terminal (6) 双反相器的后端设计流程 (7) 一、schematic电路图绘制 (7) 二、版图设计 (21) 画版图一些技巧： (29) 三、后端验证和提取 (30) 第三节后端仿真 (37) 其它知识 (40)
前端电路设计与仿真 第一节双反相器的前端设计流程1、画双反相器的visio原理图 in V DD M2 M3 out 图1.1 其中双反相器的输入为in 输出为out，fa为内部节点。电源电压V DD=1.8V，MOS 管用的是TSMC的1.8V典型MOS管(在Hspice里面的名称为pch和nch，在Cadence里面的名称为pmos2v和nmos2v)。 2、编写.sp文件 新建dualinv.txt文件然后将后缀名改为dualinv.sp文件 具体实例.sp文件内容如下：
.lib 'F:\Program Files\synopsys\rf018.l' TT 是TSMC用于仿真的模型文件位置和选择的具体工艺角*****这里选择TT工艺角*********** 划红线部分的数据请参考excel文件《尺寸对应6参数》，MOS管的W不同对应的6个尺寸是不同的，但是这六个尺寸不随着L的变化而变化。 划紫色线条处的端口名称和顺序一定要一致 MOS场效应晶体管描述语句：(与后端提取pex输出的网表格式相同) MMX D G S B MNAME
SCADA系统模拟仿真培训平台建立及运用
SCADA系统模拟仿真培训平台建立及运用 【摘要】长输管道运行自动化水平不断提升，因此对SCADA系统在输油管道上的运行、维护、运行人员及仪表维护人员的相关培训都提出了新的要求和课题。针对教育培训的重点，建立SCADA系统模拟仿真培训平台，对其开发应用、功能特点及使用此培训平台的经验进行介绍。 【关键词】SCADA系统模拟仿真培训平台 目前管道行业职工培训基本上都以集中培训理论授课为主，这种方法通常周期比较长，而且由于实际操作中不允许出现错误操作和重复操作，新员工动手操作机会较少。SCADA系统模拟仿真培训平台解决了以往职工培训中存在的问题。该系统平台的研制为新员工快速掌握SCADA站控系统的应用及操作提供了直观有效、易于操作的平台，传统的教学方法是通过岗位学习，让新员工在老员工的指导下，通过日常操作和处理生产中出现的问题，逐步积累经验、总结经验，最终达到熟练操作、独立值岗。 1 SCADA系统模拟仿真培训平台系统设计要求及实现功能 1.1 SCADA系统模拟仿真培训平台系统设计要求 配置仿真系统机柜；配置各信号类型仪表；人机界面美观、清晰；完全模拟站控工艺流程；数据显示及状态显示
功能；泵、阀门模拟控制功能；联锁报警功能；数据记录、分析功能；访问权限分级管理；系统运行稳定；系统具有良好的可扩展性。 1.2 SCADA系统模拟仿真培训平台系统实现功能 用户权限管理；工种管理；职工技能管理；压力、温度、液位等生产参数采集；阀门、泵运行状态监控；阀门开、关、停控制；输油泵启动、停止控制；现场生产工艺流程仿真；工况分析；新员工工艺流程培训；仪表工仪表设备接线培训；仪表工故障排除训练；学习SCADA系统接线原理；输油处仪表工技术比武平台；更高级别技术比武训练平台；SCADA系统软件、硬件系统学习、训练。 2 方案实施 2.1 控制系统选择 根据中洛管道SCADA系统应用的各类实际情况，选用了OPTO22 SNAPPA系列控制器中的OPTT22 SNAP-PAC-R1经济型控制器，具有控制器和智能处理器的双重功能（图1）。 2.2 仿真系统软件的选择 SCADA模拟仿真培训系统网络系统架构（图2）。 2.4 系统下位程序开发 完成系统数据采集、状态监控、泵控制、阀门控制等功能，进行下位程序开发（图3）。 （1）新建工程，添加控制器名称、类型、IP地址。
ModelSim的前后仿真(Quartus)
利用Quartus5.0实现功能仿真 1)打开一个工程文件。 2)打开Settings设置栏，选择Fitting Settings下的Simulator栏。在右边出现的设置栏中将 “Simulation Mode”的下拉菜单选择“Functional”，即可以实现软件下的功能仿真。（下拉菜单中有“Functional”、“Timing”和“Timing using Fast Timing Model”，分别代表可以在Quartus软件下实现功能仿真，时序仿真和快速时序仿真。最后一项一般不选，如果在Settings->Timing Requirement->More Settings下“Report Combined Fast/Slow Timing” 选项设为“On”，就可以选择最后一项。编译的报告里也会分别列出最快和最慢的时序报告。） 3)选择“Processing”菜单下的“Generate Functional Simulation Netlist”命令，否则将无法 启动仿真。 4)新建一个波形仿真文件，文件后缀名为.vwf。选择File菜单下的New->Other Files->Vector Waveform File。如下图所示，左边空白栏处是节点名的列表区，右边空白栏处是仿真波形的显示区。波形编辑窗口默认时间为1us，如果想改变仿真时间，可以选择Edit菜单下End Time，在弹出的对话框中选择需要的时间。将新建的波形仿真文件保存下来。
5)将需要仿真的信号加入波形编辑窗口。在列表区任一位置双击或者点击右键选择“Insert Node or Bus…”，弹出的对话框点击“Node Finder”按钮。在“Node Finder”界面中点击“List”按钮，有关信号的列表会出现在界面的左边，双击需要观察的信号加入至界面右边。如果工程中用到了很多信号，在左边列表中也会显示很多（Named编辑框默认的是*通配符），可以在Named编辑框中添加需要的信号名称实现模糊查找。界面中“Filter”下拉框中默认的是“Pins: all”，也就是说将要列出的信号都是IO管脚。如果需要观察一些内部信号，可以改变下拉框的参数，比如“Registers: Pre-Synthesis”。下图显示了仿真信号加入波形编辑窗口的情况。对于有些总线信号可以改变其显示的进制格式，比如二进制、八进制、十进制和十六进制。在列表中对应信号点击右键选择 “Properties”，弹出的对话框中选择“Radix”下拉框实现进制的转换。
车辆模拟仿真系统
附件1： 货车车辆模拟仿真培训系统用户手册 1、安装配置要求 服务器配置要求 (1)、硬件要求 CPU:Xeon MP 2.7GHz 内存：1G 网络：双端口100/1000M千兆以太网 硬盘：双端口120GB (2)、软件要求 安装JDK1.5，安装Tomcat5.5Web服务器，安装数据库服务器SQLServer2000中文企业版 客户端配置要求 (1)、硬件要求 CPU：主频2.0G HZ , 内存：2G 独立显示卡：265M独立显存，128bit显存位宽 至少有500MB空闲磁盘可用 (2)、软件要求 Windows 98/ME/NT/2000/XP操作系统
2、搭建软件运行环境 本软件需要jre1.5和jmf两个软件来搭建运行环境。具体安装方法如下： 参考本教程中“软件的安装”-“登录系统”登录系统后，点击按钮，会出现以下界面，包括jre1.5和jmf两个软件的下载： Jre1.5.0.4下载 JMF视频播放器下载 Flash播放插件下载 如果您在播放实作教学时，未发现有flash片段播放，那么请下载并安装Flash播放插件（如上图）。 1、安装jre 如果本机上没有装任何java环境，可直接下载java客户端运行程序。 如果本机上有其他版本(非jdk1.5.0.4)的jre，先通过开始->设置->控制面板->添加或删除程序，卸载原来的jre或jdk版本，再从下载页面中下载并安装jre1.5.0.4。 2、浏览器设置 Windows操作系统在默认情况下自带jre运行环境，如果在IE（浏览器）
中运行就必须进行设置，打开控制面板->internet选项->高级选中“将JRE1.5.0用于
Allegro IBIS仿真流程
Allegro IBIS仿真流程 2009-09-27 20:08:36| 分类：Pcb | 标签：|字号大中小订阅 https://www.wendangku.net/doc/b618333400.html,/EDA/20090214105502.htm 第一章在Allegro中准备好进行SI 仿真的PCB 板图 1）在Cadence 中进行SI 分析可以通过几种方式得到结果： * Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 * 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面的SigXplore 程序。 * 直接打开SigXplore 建立拓扑进行仿真。 2）从PowerPCB 转换到Allegro 格式 在PowerPCb 中对已经完成的PCB 板，作如下操作： 在文件菜单，选择Export 操作，出现File Export 窗口，选择ASCII 格式*.asc 文件格式，并指定文件名称和路径（图1.1）。 图1.1 在PowerPCB 中输出通用ASC 格式文件
图1.2 PowerPCB 导出格式设置窗口 点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口，在该窗口中，点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项，尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格 式，否则Allegro 不能正确导入。 3）在Allegro 中导入*.ascPCB 板图 在文件菜单，选择Import 操作，出现一个下拉菜单，在下拉菜单中选择PADS 项，出现PADS IN 设置窗口（图1.3），在该窗口中需要设置3 个必要参数： 图1.3 转换阿三次文件参数设置窗口 i. 在的一栏那填入源asc 文件的目录 ii. 在第二栏指定转换必须的pads_in.ini 文件所在目录（也可将此文件拷入工作目录中，此例） iii. 指定转换后的文件存放目录 然后运行“Run”，将在指定的目录中生成转换成功的.brd 文件。 注：pads_in.ini 所在目录路：.\Psd_14.2\Tools\PCB\bin 中。
Saber中文使用教程之软件仿真流程
Saber中文使用教程之软件仿真流程（1） 今天来简单谈谈 Saber 软件的仿真流程问题。利用 Saber 软件进行仿真分析主要有两种途径，一种是基于原理图进行仿真分析，另一种是基于网表进行仿真分析。前一种方法的基本过程如下： a. 在 SaberSketch 中完成原理图录入工作； b. 然后使用 netlist 命令为原理图产生相应的网表； c. 在使用 simulate 命令将原理图所对应的网表文件加载到仿真器中，同时在Sketch 中启动 SaberGuide 界面； d. 在 SaberGuide 界面下设置所需要的仿真分析环境，并启动仿真； e. 仿真结束以后利用 CosmosScope 工具对仿真结果进行分析处理。 在这种方法中，需要使用 SaberSketch 和 CosmosScope 两个工具，但从原理图开始，比较直观。所以，多数 Saber 的使用者都采用这种方法进行仿真分析。但它有一个不好的地方就是仿真分析设置和结果观察在两个工具中进行，在需要反复修改测试的情况下，需要在两个窗口间来回切换，比较麻烦。而另一种方法则正好能弥补它的不足。基于网表的分析基本过程如下： a. 启动 SaberGuide 环境，即平时大家所看到的 Saber Simulator 图标，并利用 load design 命令加载需要仿真的网表文件 ; b. 在 SaberGuide 界面下设置所需要的仿真分析环境，并启动仿真； c. 仿真结束以后直接在 SaberGuide 环境下观察和分析仿真结果。 这种方法要比前一种少很多步骤，并可以在单一环境下实现对目标系统的仿真分析，使用效率很高。但它由于使用网表为基础，很不直观，因此多用于电路系统结构已经稳定，只需要反复调试各种参数的情况；同时还需要使用者对 Saber 软件网表语法结构非常了解，以便在需要修改电路参数和结构的情况下，能够直接对网表文件进行编辑
仿真分析步骤
例２：以Ｐ２１４例３.２.１说明仿真过程。 仿真分析步骤（Ｐ２１４例３.２.１） １、选择菜单：放置（Place）＼元件（Component）… 数据库（Database）：主数据库（Master Database）组（Group）：电源（Sources） 系列（Family）：电源（POWER_SOURCES） 元件（Component）：直流电压源（DC_POWER），单击ＯＫ按钮。 Ctrl+M设置属性后放置（或放置后，双击该元件设置属性）： 在参数（value）属性页中V oltage(Ｖ)选２V，单击ＯＫ（确定）按钮。 同法放置接地：GROUND， 同法放置直流电压源：DC_POWER为４Ｖ。 在value属性页中V oltage(RMS)选４V。 同法放置直流电流源：系列（Family）：电源（SIGNAL_CURRENT_SOURCES） 元件（Component）：DC_CURRENT为３Ａ。 双击该元件，在参数（value）属性页中Current(A)选２V，单击ＯＫ（确定）按钮。 同法放置直流电流源：DC_CURRENT为２Ａ。 ２、选择菜单：放置（Place）＼元件（Component）… 数据库（Database）：主数据库（Master Database）组（Group）：Basic 系列（Family）：RESISTOR 元件（Component）：１Ω，单击ＯＫ按钮。 Ctrl+M设置属性后放置（或放置后，双击该元件设置属性）： 在参数（value）属性页中Resistance选２Ω（Ohm），单击ＯＫ（确定）按钮。 按Ctrl+R旋转９００。 同法放置其余电阻。 ３、选择菜单：放置（Place）＼导线（Wire） 连线如图所示，在需要的地方放置节点：放置（Place）＼节点（Join）。 ４、选择菜单“仿真（Simulate）/分析（Analyses）/ 直流工作点分析（DC Operation Point Analysis）”，弹出图3.2.5 所示分析参数设置对话框，“输出（Output variables）”用于选择所 要分析的结点、电源和电感支路。“电路变量（Variables in circuit）”栏中列出了电路中可以
仿真软件的使用
伟福和Proteus ISIS仿真软件的使用第一部分伟福纯软件仿真器使用入门 一、概述 伟福纯仿真软件是伟福仿真器的配套软件，伟福仿真器是国内较好的仿真器之一，它能够仿真的CPU品种多、功能强。通过更换仿真头POD，可以对不同的CPU进行仿真。可仿真51系列，196系列，PIC系列，飞利蒲公司的552、LPC764、DALLAS320，华邦438等51增强型CPU。伟不论你是否购买了他们的硬件产品，伟福网站都提供免费下载和使用。现在伟福软件已经出了VW版。 伟福纯软件仿真器具有以下特点： １.双平台：有DOS版本和Windows版本。其中Windows版本功能强大。中文界面，英文界面可任选。 ２.双工作模式：软件模拟仿真（不要仿真器也能模拟仿真）和硬件仿真。 ３.双集成环境：编辑、编译、下载、调试全部集中在一个环境下。多种仿真器，多类CPU仿真全部集成在一个环境下。 这里只说明Windows版本纯软件模拟仿真的使用方法，其他内容可以到伟福网站去查看，光盘\视频文件里面也有伟福软件的使用说明。 二、Windows版本软件安装 １.将光盘插入光驱，找到E6000W文件夹，打开。 ２.双击SETUP文件。 ３.按照安装程序的提示,输入相应内容。 4.继续安装,直至结束。 也可以将安装盘全部复制到硬盘的一个目录(文件夹)中,执行相应目录下的SETUP进行安装。最新的版本安装更简单。 三、软件的启动 1.点击开始菜单／程序／WAVE。 2.如果在桌面建立了快捷方式，直接双击其图标即可。 启动之后的界面大致如图1-1所示：
图1-1 这个窗口是经过调整后的样子。如果位置不合适，可以通过拖放来移动位置或调整大小。 四、软件的使用 详细的使用说明请看伟福的说明，这里只说明为了对51系列单片机进行纯软件仿真时要用到的一些项目和开始使用的几个必须步骤。 1.启动软件之后，根据需要设置仿真器： 点击菜单［仿真器］｜［仿真器设置］(点击菜单行中的[仿真器]项,然后在其下拉菜单中点击[仿真器设置]项,以后不再说明)，出现如图1-2所示对话框: 图1-2 因为要使用纯软件仿真，所以要选中使用伟福软件模拟器；晶体频率可以根据需要设置；其他按照图示选择即可。 点击目标文件页，出现如图1-3所示对话框： 图1-3 按图示设置即可。 点击语言页，出现如图1-4所示对话框：
modelsim+ISE后仿真流程
一、为modelsim 添加ISE的3 个仿真库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作simprim_ver。我们首先就是要建的就是这个库。 第三步：在modelsim的命令栏上，打下如下命令： vlog -work simprim_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src/simprims/*.v （注意斜线的方向是与windows默认方向相反的） 其中的c:/Xilinx是我的Xilinx的安装路径，你把这个改成你的就行了。以下凡是要根据自己系统环境改变的内容，我都会用绿色标出，并加一个下划线。编译完之后，你会发现你的工程文件夹下出现了一个simprim文件夹，里面又有很多个文件夹。这些就是我们要的库了。 第四步：按照上面的方法，编译另外两个库。所需要键入的命令分别如下： vlog –work unisim_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src /unisims/*.v vlog -work xilinxcorelib_ver C:/Xilinx/12.4/ISE_DS/ISE/verilog/src /XilinxCoreLib/*.v
modelsim后仿真详解
modelsim后仿真 想很多人跟我一样，被ModelSim的后仿真搞的头晕脑胀。为了这个问题，我在网上找了很多的资料，但发现这些资料往往说的不明白。一些步骤被作者有意无意地省略掉，这常常给读者造成不必要的麻烦，所以我决定写下这一篇文章，把这3天我努力的结果拿出来，与大家分享。 首先，我把我用到的软件说明一下。如果你发现根据我的操作，你还是解决不了ModelSim后仿真的问题，那就可能是软件版本的问题。 1， ModelSim Se 6.1b 2， Synplify Pro 7.5.1 3， ISE 5.2i （这个是老了点） 4， WindowsXP（这个应该没有多大的关系） 还有就是我使用的是verilog，我想VHDL的方法与verilog是差不多的，最多也就是在建库方面有点差别而已。 下面的这些方法，是我这3天搞出来的。当然也参考了一些文章。如果谁有更方便的方法，欢迎指出来。我的邮箱是vf1983cs@https://www.wendangku.net/doc/b618333400.html,。有空大家多交流。 一、为modelsim生成3个库。 首先，介绍一下这三个库。 Simprim_ver:用于布局布线后的仿真。 Unisim_ver :如果要做综合后的仿真，还要编译这个库。 Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核，则还需要编译这个库。 我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后，会自动加载的库。不过这方面我还不是很肯定。因为我在后仿真时，还是要为仿真指定库的路径，不然modelsim找不到。 第一步：在modelsim环境下，新建工程，工程的路径与你想把库存储的路径一致。 第二步：新建库，库名起作simprim_ver。我们首先就是要建的就是这个库。
三维虚拟仿真平台
三维虚拟仿真平台 1.概述 三维虚拟仿真平台旨在建设一个具有大范围的海量城市数据一体化管理、无缝三维实时漫游，包容和拓展常规GIS独具特色的空间多媒体信息查询、表示、分析和决策功能的虚拟城市管理信息系统。 近年来，数字省市、数字城镇很快已经成为世界各国发达省市和地区21世纪的发展战略、争先抢占科技、产业和经济的制高点之一。为了加速城市的发展，提高管理水平，需要借助于现代化的科学手段进行城市体系规划与管理。 据目前对我国大部分城市的摸底调查，除少数大、中城市已建立了城市管理信息系统外，而绝大部分地区的空间信息管理手段仍然沿用比较落后的手工操作方式，即便是用一些地理信息系统（GIS）管理着空间数据，但仍停留在简单的二维数据管理、显示的基本功能，分散地、相对独立地和非标准地管理模式，很难进行地域管理的三维综合研究和空间分析，使各级领导部门不可能及时地得到对空间的清晰、直观的认识。 另外，城市规划设计的主要研究对象是城市的体形结构与各个要素，在设计过程中需要进行大量的空间形象思维。同时，在设计中又
应以城市的使用者的感觉为核心，分析城市设计各空间要素之间的关系。传统的城市模型只能获得城市的鸟瞰形象；效果图只能提供静态局部的视觉体验；动画不具备实时的交互性，人是被动的，并且制作周期长。这些传统技术只能实现简单、固定的演示功能，尚不能很好地满足当前城市设计的需要。另外，随着空间范围的扩大，传统的方法也无法胜任空间数据的管理和维护。 同样，在城市中存在大型的港口、工厂、地下管网、人防设施等部门，它们具有地形起伏较大、管网密集、需要精确定位等特点，用传统二维的表示方法很难加以描述和信息管理。 虚拟环境是由计算机生成的，通过视、听、触觉等作用于用户，使之产生身临其境感觉的交互式视景仿真。从二维地图、沙盘、动画，到虚拟视景仿真是一个合乎人们认识深化和技术发展趋势的必然结果。 2.虚拟城市与仿真技术发展 美国目前已经有50个城市计划建立了“数字虚拟城市”。我国北京、上海、香港、台北、深圳、广州、南海、厦门市等也正在积极筹建之中。普遍认为，3D-GIS、空间视景数据库的建立是建立数字虚拟城市首先要解决的问题。国际上已经专门成立了类似组织，主要为
利用ModelSim进行的功能仿真,综合后仿真,时序仿真
利用ModelSim进行的功能仿真，综合后仿真，时序仿真 功能仿真，就是在理想状态下(不考虑延迟)，验证电路的功能是否符合设计的要求。 功能仿真需要： 1.TestBench或者其他形式的输入激励 2.设计代码（HDL源程序） 3.调用器件的模块定义(供应商提供，如FIFO，RAM等等) 值得一提的是，可以在ModelSim直接编写TestBench，使用View->Source->Show language templates. 综合后仿真（门级仿真），实际上就是将对综合后的门级网表进行仿真，只考虑门延迟，而没有加入时延文件。在功能仿真之后检验综合的结果是否满足功能要求。 综合后仿真需要： 1.综合后的门级网表，注意这里变成了*.vo文件，而不是原来功能仿真中所需要的HDL源代码. 2.测试激励 3.元件库Altera的仿真库位置为 *:\altera\quartus\eda\sim_lib 所谓时序仿真，就是在综合后仿真的基础上加上时延文件(sdf文件)，综合考虑了路径延迟和门延迟的情况，验证电路是否存在时序违规。 时序仿真需要： 1.综合后的门级网表，注意这里变成了*.vo文件，而不是原来功能仿真中所需要的HDL源代码. 2.测试激励 3.元件库Altera的仿真库位置为 *:\altera\quartus\eda\sim_lib 4.较门级仿真还需要具有包含时延信息的反标记文件*.sdf 可以有两种方法实现门级仿真，或时序仿真。
1.工程编译成功后，自动启用ModelSim来运行门级仿真，前提是要在Quartus II的Options中设置好ModelSim的路径（和有些参考PDF上说的环境变量好像无关，至少我用的Quartus II 9.0 Web Edtion是这样的）具体方法是，进入Quartus9.0->Tools->Options，在Categroy里选中General 下的EDA Tool Options，在ModelSim右边的Location of Executable中双击来改变路径，就并且在工程中设置了自动启动ModelSim，就可以自动启用了。 1.在EDA Tool Settings，首先将仿真工具设置为ModelSim，然后点击让它自动启动。 2.NativeLink settings中选择testbench，完成相关的设置，例如test bench name，top level module in test bench，Design instance name in test bench，仿真时间，然后编译时会自动启动ModelSim然后完成所有操作，大概这就是Altera所指的和很多EDA工具的无缝连接。 另外一种方法，则是现在quartus ii中生成门级网表和延时文件，然后调用ModelSim进行仿真 1.在quartus ii设置仿真工具为ModelSim，这样设置完成后，在当前目录下会生成一个simulation的目录，该目录下有一个simulation文件夹，里面包含了网标文件和时延反标文件，vhdl语言对应的是网表文件为*.vho，时延文件为*.sdo。Verilog则为*.vo，*.sdo。 2.建立库并映射到物理目录，编译TestBench，执行仿真。 对库的理解： 我想所谓库，实际上就是一个代替文件夹的符号，区别就是，库中的文件的表述皆是经过了编译的实体或者module，一切操作都在库中进行。 ModelSim有两种库，一种是资源库，一种是工作库(默认名为work，保存当前工程下已通过编译的所有文件，资源库放置work库已编译文件所要调用的资源)。所以编译前，一定要有work库，而且只能有一个。
FPGA仿真流程
QuartusII的设计流程 QuartusII软件的使用方法 一、设计输入 1.建立工程 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。 首先建立工作库目录，以便存储工程项目设计文件。在D盘下新建文件夹并取名Mydesign。双击QuartusII软件启动图标，即可启动QuartusII软件，启动界面如图1-2所示。 使用New Project Wizard 可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称，还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA 工具，以及目标器件系列和具体器件等。在此要利用“New Preject
Wizard”工具选项创建此设计工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。(1)打开建立新工程管理窗。选择菜单File→New Preject Wizard 命令，即弹出“工程设置”对话框（图1-3），以此来建立新的工程。 (2)在单击图1-3后，出现了设置工程的基本信息，如图1-4所示。单击此对话框最上一栏右侧的“… ”按钮，可以选择工程存放在硬盘上的位置，此例中将工程放在D盘Mydesign文件夹下。这三行的第一行的d:\Mydesign表示工程所在的工作库文件夹；第二行的half_add 表示此项工程的工程名，工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名；第三行是当前工程顶层文件的实体名，这里即为half_add。 （2）将设计文件加入工程中。单击图1-4中的Next 按钮，弹出对话框如图1-5所示，在对话框中单击File name 右侧的“… ”按钮，可以将与工程相关的所有VHDL 文件（如果有的话）加入进此工程，此工程文件加入的方法有两种：第1 种方法是单击“Add … ”按钮，从工程目录中选出相关的VHDL 文件；第2 种方法是单击Add All 按钮，将设定