(完整版)杭州电子科技大学数字电路期末考试试卷及答案

杭州电子科技大学2011-2012学年第二学期

期末考试试题（答案）

考试科目：数字电路 试卷类别：3卷 考试时间：120 分钟 学院 ______________系 级 班

姓名 学号 毛

题号 一 二 三 四 总分 得分

一、选择题（每小题2分，共20分）

1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10

B ．(64)10

C ．(256)10

D ．(8)10

2. 已知逻辑表达式C B C A AB F +

+=，

与它功能相等的函数表达式_____B____。

A ．A

B F = B ．

C AB F += C ．C A AB F +=

D ． C B AB F +=

3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码

B ．ASCII 码

C ． 补码

D ． BCD 码

4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系

B ． 异或关系

C ．同或关系

D ．无法判断

得分 评卷人

装

订

线

内

请

勿

答

题

5． 连续异或1985个1的结果是____B_____。

A ．0

B ．1

C ．不确定

D ．逻辑概念错误

6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。 A ． D C B A F +++= B ． D C B A F +++=

C ．

D C B A F = D ．D C B A F ++=

7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。

8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。

A ． 500KHz

B ．200KHz

C ． 100KHz

D ．50KHz

9．下列器件中，属于时序部件的是_____A_____。

A．计数器B．译码器C．加法器D．多路选择器

10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。

A． 0100100 B．1100011 C． 1011011 D．0011011

二、填空题（每小题2分，共20分）

11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。

12.N个输入端的二进制译码器，共有___N2____个输出端。对于每一组

输入代码，有____1____个输出端是有效电平。

13.给36个字符编码，至少需要____6______位二进制数。

14.存储12位二进制信息需要___12____个触发器。

15.按逻辑功能分类，触发器可分为__RS___、__D__、__JK__、_T_等四

种类型。

16.对于D触发器，若现态Q n= 0，要使次态Q n+1=0,则输入D=__0_____。

17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态

图、波形图_________。

装

订

线

内

请

勿

答

题

18.多个集电极开路门（OC 门）的输出端可以 _____线与_______。

19.T 触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。

20．构造一个十进制的异步加法计数器，需要多少个 __4____触发器。计数器的进位Cy 的频率与计数器时钟脉冲CP 的频率之间的关系是____1﹕10_________。

三、分析题（共40分）

21．（本题满分6分）用卡诺图化简下列逻辑函数 ∑

=)15,14,13,12,10,9,8,2,1,0(),,,(m D C B A F

解：画出逻辑函数F 的卡诺图。得到

D B D A C B C A AB F ++++= 22． （本题满分8分）电路如图所示，D 触发器是正边沿触发器，图中给出了时钟CP 及输入K 的波形。

（1）试写出电路次态输出1+n Q 逻辑表达式。（2）画出Q Q ,的波形。

24． （本题满分16分）今有A 、B 、C 三人可以进入某秘密档案室，但条件是A 、B 、C 三人在场或有两人在场，但其中一人必须是A ，否则报警系统就发出警报信号。试：

（1）列出真值表； （2）写出逻辑表达式并化简； （3）画出逻辑图。

解：设变量A 、B 、C 表示三个人，逻辑1表示某人在场，0表示不在场。F 表示警报信号，F=1表示报警，F=0表示不报警。 根据题意义，列出真值表

由出真值表写出逻辑函数表达式，并化简

)(B A C C A C B A BC A C B A C B A F ⊕+=+++= 画出逻辑电路图

四、综合应用题（每小题10分，共20分）

25．3-8译码器74LS138逻辑符号如图所示，S1、2S 、3S 为使能控制端。试用两片74LS138构成一个4-16译码器。要求画出连接图说明设计方案。

解:

装

订

线

内

请

勿

答

题

26． 下图是由三个D 触发器构成的寄存器，试问它是完成什么功能的寄存器？设它初始状态Q 2 Q 1 Q 0 =110，在加入1个CP 脉冲后，Q 2 Q 1 Q 0等于多少？此后再加入一个CP 脉冲后，Q 2 Q 1 Q 0等于多少？

解: 时钟方程 CP CP CP CP ===210 激励方程

n Q D 20= ，n

Q D 01=，n Q D 12= 状态方程

n n Q D Q 2010==+，n n Q D Q 0111==+，n n Q D Q 121

2

==+ 状态表

画出状态图

电子科技大学期末数字电子技术考试题a卷-参考答案教学内容

电子科技大学二零零九至二零一零学年第 二 学期期 末 考试 数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分 一、To fill your answers in the blanks （1’×25） 1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2, [X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421 B. [1625]10=[ 0100100101011000 ]excess-3 C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD 3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ). 4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V , V OH min = 2.7 V , V IL max = 0.8 V , V IH min = 2.0 V , then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V . 5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic. 6. A sequential circuit whose output depends on the state alone is called a Moore machine. 7. To design a "001010" serial sequence generator by shift registers, the shift register should need 4 bit as least. 8. If we use the simplest state assignment method for 130 sates, then we need at least

电子科技大学模拟电路考试题及答案

电子科技大学 二零零七至二零零八学年第一学期期末考试 模拟电路基础课程考试题A卷（120分钟）考试形式：开卷 课程成绩构成：平时10分，期中30分，实验0分，期末60分 一（20分）、问答题 1．（4分）一般地，基本的BJT共射放大器、共基放大器和共集放大器的带宽哪个最大？哪个最小？ 2．（4分）在集成运算放大器中，为什么输出级常用射极跟随器？为什么常用射极跟随器做缓冲级？ 3．（4分）电流源的最重要的两个参数是什么？其中哪个参数决定了电流源在集成电路中常用做有源负载？在集成电路中采用有源负载有什么好处？ 4．（4分）集成运算放大器为什么常采用差动放大器作为输入级？ 5．（4分）在线性运算电路中，集成运算放大器为什么常连接成负反馈的形式？

二（10分）、电路如图1所示。已知电阻R S=0，r be=1kΩ，R1∥R2>>r be。 1．若要使下转折频率为10Hz，求电容C的值。 2．若R S≠0，仍保持下转折频率不变，电容C的值应该增加还是减小？ 图1 三（10分）、电路如图2所示。已知差模电压增益为10。A点电压V A=-4V，硅三极管Q1和Q2的集电极电压V C1=V C2=6V，R C=10kΩ。求电阻R E和R G。 图2 四（10分）、电路如图3所示。已知三极管的β=50，r be=1.1kΩ，R1=150kΩ，R2=47k Ω，R3=10kΩ，R4=47kΩ，R5=33kΩ，R6=4.7kΩ，R7=4.7kΩ，R8=100Ω。 1．判断反馈类型； 2．画出A电路和B电路； 3．求反馈系数B； 4．若A电路的电压增益A v=835，计算A vf，R of和R if。

电子科大数字电路,期末试题0708-2半期考试

………密………封………线………以………内………答………题………无………效…… 电子科技大学二零零七至二零零八学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8 A. ( 375.5 )8 B. ( 375.6 )8 C. ( 275.5 )8 D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) Gray A. ( 11111010 ) Gray B. (00111010 ) Gray C. ( 10111010 )Gray D. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ） A.（011010.100101）2 B.（1 C.88）16 C.（27.56）10 D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ） A. [–A]反=（01101100） B. [A]反=（10010100） C. [-A]原=（01101101） D. [A]原=（00010011） 1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ） A ．4个 B. 6个 C. 8个 D. 3个 1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。 A. （ 1 ） B. （ 2 ） C. （ 3 ） D.（ 4 ） 1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ） A. [A-C]补 B. [B-C]补 C. [A+B]补 D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ） A. （ 与门 ） B. （ 或门 ） C. （集电极开路门） D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。 A. （ 2 ） B. （ 4 ） C. （ 6 ） D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ） A. （短路） B. （ 5V ） C. （高阻） D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ） A. XYZ B. XY ’+XZ ’ C. XY ’+X ’Z ’ D. XY ’Z

数字电子技术期末复习题库及答案完整版

数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】

第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）

数字电路期末复习题

. 第一套 一、选择题（本大题共10道小题，每小题2分，共20分。） 1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( ) A.2位 B.3位 C.4位 D.16位 2. 逻辑函数F=(A+B)(B+C )的对偶式F ′=( ) A.B A +B C B.AB+B C C. B A +C D.AB+B C 3.一个8选一数据选择器的地址输入端有_______个。( ) A.1 B.2 C.3 D.4 4.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5. 如下图所示电路中，只有______不能实现Q n+1 =n Q 。( ) 6.下列各函数等式中无冒险现象的函数式有（ ） A.F= F=C B +AC+A B+BC+A B +C A B.F=C A +BC+A B C.F=A C +BC+A B +A B D.C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A.J=K=0 B.J=K=1 C.J=O ，K=1 D.J=1，K=0 8. 下列电路中，不属于组合逻辑电路的是( ) A.编码器 B.全加器 C.寄存器 D.译码器 9. 可以用来实现并/串转换和串/并转换的器件是( ) A.计数器 B.全加器 C.移位寄存器 D.存储器 10. 自动产生矩形波脉冲信号为( ) A.施密特触发器 B.单稳态触发器 C.T 触发器 D.多谐振荡器

1. 八进制数(34.2 ) 8的等值二进制数为；十进制数98 的8421BCD 码 为。 2. 二极管内含PN结，PN结在导电性能上的最大特点是_______________。 3.函数 ) (D C A AB A Y+ + + = ，其反函数为，对偶式为。 4.常见的脉冲产生电路有，常见的脉冲整形电路有。 5. A/D转换器的主要参数有，。 6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为和。 7. 对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。 8. 时序逻辑电路的输出不仅和____ ___有关，而且还与___ ________有关。 9. TTL或非门多余输入端应．三态门的输出除了有高、低电平外，还有一种输出状态叫态 10. D触发器的特征方程为，JK触发器的特征方程为。 三、作图题（本大题共2道小题，每小题6分，共12分。） 1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和ΔU T， 得分 阅卷人

电子科技大学数字无线电课后习题答案

作业 1：FM 对讲机中接收机的设计 系统参数：射频频率： 433MHz
信号带宽：15KHz （频偏 7.5KHz ，音频带宽 3.4KHz ） 调制方式：FM 要求：1. 给出一个可实现的系统结构 2. 设计系统各级的主要参数（如滤波器、振荡器等） 3. 画出各级的频谱结构
答案： 1. 二次变频超外差式接收机系统：
f0 433MHz B 20MHz
f IF1
49.5MHz
f0 49.5MHz B 100KHz
fIF2 450KHz
f0 450KHz B 15KHz
fLO1 383.5MHz 或 482.5MHz
fLO2 48.05MHz 或 49.95MHz
2.
15KHz
433
f (MHz)
334 383.5 433 482.5 532 f (MHz)

47.5 48.05 49.5 49.95 50.4 f (MHz)
450
f (KHz)

1．根据下图所示的数字基带接收机电路和 A 点给定的信号频谱， 画出图中 B、C、D、E、F 点的信号频谱。
cos0t
e j0t
e 2
j0t
A
sin 0t
e
j0t
e 2j
j0t
cosot
LPF
LPF
-sinot
zBI(t)
zBI(n)
B
C zBQ(t)
A/D
D
DSP
E
A/D
zBQ(n)
fs=2.5Bs
zB(n)= zBI(n) +j zBQ(n)
F
A点信号频谱：
X(f)
1
Bs
0.5
f0 Bs f0
0
f0 f0 Bs f (Hz)
答案：
B点信号频谱： 经LPF滤除
2 f0
ZBI ( f ) 1 0.5
Bs 0 Bs
经LPF滤除
2 f0 f (Hz)
C点信号频谱：
j ZBQ ( f ) 1
0.5
Bs
0 Bs
f (Hz)

数字电子期末考试练习题

第一部分 门电路 一、 填空题 1. 数字集成电路按开关元件不同，可分为 TTL 集成电路 和 CMOS 集成电路 两大类。 2. 数字电路中的三种基本逻辑门电路是 与门 、 或门 、 非门 。 3.三态门是在普通门的基础上增加 控制 电路构成的，它的三种输出状态是 高电平、 低电平 和 高阻态 。 4. 与门、与非门的闲置输入端应接 高 电平；或门、或非门的闲置输入端应接 低 电平。 5. 图1所示三态门在1EN =时，Y 的输出状态是 高阻态 。 6. 利用TTL 与非门实现输出线与应采用 OC 门，实现总线传输应采用 三态 门。 7. 图2为几种常见逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。 名称 逻辑表达式 名称 逻辑表达式 （a ） 与门 Y=AB ； （b ） 非门 ； （c ） 与非门 ； （d ） 或非门 。 8. 当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为 或 逻辑关系。 二、 选择题 1. 下列几种逻辑门中，能用作反相器的是 C 。 A. 与门 B. 或门 C. 与非门 2. 下列几种逻辑门中，不能将输出端直接并联的是 B 。 A. 三态门 B. 与非门 C. OC 门 3. TTL 与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是 C 。 A. 输入端接地 B. 输入端接同类与非门的输出电压 C. 输入端经10k Ω电阻接地 D. 输入端经51Ω电阻接地 4. TTL 与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是 D 。 A. 输入端经10k Ω电阻接地 B. 输入端接同类与非门的输出电压 C. 输入端悬空 D. 输入端经51Ω电阻接地 5. 逻辑电路如图3所示，该电路实现的逻辑关系为 C 。 A. Y AB = B. Y AB = C. Y AB = D. Y A B =+ EN EN ＆ ▽ Y A B 图1 填空题5用图 ＆ A B Y (a Y A B ＆ Y A B ≥1 (d) (c) 图2 填空题7用图 1 A (b

《数字电子技术》期末考试题及答案(经典)

xxx~xxx学年第x学期 《数字电子技术》期末复习题 第一部分题目 一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。 【】2、（325）8 ＞（225）10 【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。 【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16 【】5、8421 BCD码是唯一能表示十进制数的编码。 【】6、十进制数85的8421 BCD码是101101。 【】7、格雷码为无权码，8421 BCD为有权码。 【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 【】9、逻辑变量的取值，１比０大。 【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1 【】12、逻辑运算A+1+0=A 【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。 【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C ++=+ 【】17、逻辑函数表达式的化简结果是唯一的。 【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。 【】19、n个变量组成的最小项总数是2n个。 【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。 【】21、逻辑函数化简过程中的无关项一律按取值为0处理。 【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。【】23、TTL或非门的多余输入端可以接高电平。 【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。【】25、将三输入与非门中的两个输入端都接高电平，就可以实现非门功能。 【】26、基本的逻辑关系有与、或、非三种，其实现单元电路分别为与非门和或非门两种。【】27、CMOS门电路的输入电流大于TTL门电路的输入电流。 【】28、组合逻辑电路的基本组成单元是门电路。 【】29、组合电路没有记忆功能。 【】30、组合电路是一种具有记忆功能的逻辑电路。

数字电子技术基础期末考试试卷及答案1[1]

填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方 程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中， 输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。

数字逻辑电路期末考试试卷及答案

期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &

8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。

数字集成电路知识点整理

Digital IC：数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统 第一章引论 1、数字IC芯片制造步骤 设计：前端设计（行为设计、体系结构设计、结构设计）、后端设计（逻辑设计、电路设计、版图设计） 制版：根据版图制作加工用的光刻版 制造：划片：将圆片切割成一个一个的管芯（划片槽） 封装：用金丝把管芯的压焊块（pad）与管壳的引脚相连 测试：测试芯片的工作情况 2、数字IC的设计方法 分层设计思想：每个层次都由下一个层次的若干个模块组成，自顶向下每个层次、每个模块分别进行建模与验证 SoC设计方法：IP模块（硬核（Hardcore)、软核（Softcore)、固核（Firmcore））与设计复用Foundry（代工）、Fabless（芯片设计）、Chipless（IP设计）“三足鼎立”——SoC发展的模式 3、数字IC的质量评价标准（重点：成本、延时、功耗，还有能量啦可靠性啦驱动能力啦之类的） NRE (Non-Recurrent Engineering) 成本 设计时间和投入，掩膜生产，样品生产 一次性成本 Recurrent 成本 工艺制造（silicon processing），封装（packaging），测试（test） 正比于产量 一阶RC网路传播延时：正比于此电路下拉电阻和负载电容所形成的时间常数 功耗：emmmm自己算 4、EDA设计流程 IP设计系统设计（SystemC）模块设计（verilog） 综合 版图设计(.ICC) 电路级设计（.v 基本不可读）综合过程中用到的文件类型(都是synopsys)： 可以相互转化 .db（不可读）.lib（可读） 加了功耗信息

《数字电路》期末模拟试题及答案

数字电子电路 模拟试题-3 题 号 一 二 三 四 总 分 得 分 一、填空题（共30分） 1. 逻辑变量的异或表达式为： _____________________ =⊕B A B A B A + 2. 二进制数A=1011010；B=10111，则A -B=＿＿(1000011)2＿＿＿＿＿。 3. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 4. 同步RS 触发器的特性方程为：Q n+1 =＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿＿。 5. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入 端，＿＿＿＿输出端。 6. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。 二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F * 为＿＿＿＿＿＿＿＿。 A ．( )()D C B A ++ B. ()()D C B A ++ C. ()()D C B A ++ 得 分 评 卷 人 得 分 评 卷 人 A 1 B Y 2 A B C Y 1 A B Y 3

3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B . 每个与项中含有的变量个数少 C . 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B . AB C Y = C ．C AB Y += D ．C C B Y += A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++? 四、分析设计题 (共 30分) 1．双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功能（地址信号为 A 2A 1A 0，数据输入端信号为 D 7 ~ D 0 ） ，请画出电路连接图。 101130112011101101S A A D A A D A A D A A D Y ?++?+?=)( 201230122012101202S A A D A A D A A D A A D Y ?++?+?=)( 得 分 评 卷 人 得 分 评 卷 人 Y 1 Y 2 A S

电子科大数字电路,期末试题101102半期考试试卷-答案

电子科技大学二零零九年至二零一零学年第二学期“数字逻辑设计及应用”课程考试题（半期）（120分钟）考试日期2011年4月23日 一二三四五六七八九十总分评卷教师 I. To fill the answers in the “( )” (2’ X 19=38) 1. [1776 ]8 = ( 3FE )16 = ( 1111111110 )2= ( 1000000001 ) Gray . 2. (365)10 = ( 001101100101 )8421BCD＝( 001111001011 ) 2421 BCD. 3.Given an 12-bit binary number N. if the integer’s part is 9 bits and the fraction’s part is 3 bits ( N = a8 a7 a6 a5 a4 a3 a2 a1 a0 . a-1 a-2 a-3), then the maximum decimal number it can represent is ( 511.875 ); the smallest non-zero decimal number it can represent is ( 0.125 ). 4. If X’s signed-magnitude representation X SM is（110101）2, then it’s 8-bit two’s complement representation X2’s COMP is( 11101011 ) , and (–X)’s 8-bit complement representation (–X) 2’s COMP is ( 00010101 )2 . 5. If there are 2011 different states, we need at least ( 11 ) bits binary code to represent them. 6.If a positive logic function expression is F=AC’+B’C(D+E)，then the negative logic function expression F = ( (A+C’)(B’+(C+DE)) ). 7. A particular Schmitt-trigger inverter has V ILmax = 0.7 V, V IHmin = 2.1 V, V T+= 1.7 V, and V T-= 1.3 V, V OLmax=0.3V, V OHmin=2.7V. Then the DC noise margin in the HIGH state is ( 0.6V ), the hysteresis is ( 0.4V ). 8.The unused CMOS NAND gate input in Fig. 1 should be tied to logic ( 1 ). Fig.1Circuit of problem I-8 9. If number [ A ] two’s-complement =11011001

电子科大数字电路期末试题半期测验

电子科大数字电路期末试题半期测验

————————————————————————————————作者：————————————————————————————————日期：

电子科技大学二零零七至二零零八学年第二学期期中考试 “数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分 一 二 三 四 五 六 七 八 九 十 合计 一、选择填空题（单选、每空2分，共30分） 1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8 A. ( 375.5 )8 B. ( 375.6 )8 C. ( 275.5 )8 D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) Gray A. ( 11111010 ) Gray B. (00111010 ) Gray C. ( 10111010 )Gray D. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ） A.（011010.100101）2 B.（1 C.88）16 C.（27.56）10 D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ） A. [–A]反=（01101100） B. [A]反=（10010100） C. [-A]原=（01101101） D. [A]原=（00010011） 1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ） A ．4个 B. 6个 C. 8个 D. 3个 1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。 A. （ 1 ） B. （ 2 ） C. （ 3 ） D.（ 4 ） 1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ） A. [A-C]补 B. [B-C]补 C. [A+B]补 D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ） A. （ 与门 ） B. （ 或门 ） C. （集电极开路门） D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。 A. （ 2 ） B. （ 4 ） C. （ 6 ） D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ） A. （短路） B. （ 5V ） C. （高阻） D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ） A. XYZ B. XY ’+XZ ’ C. XY ’+X ’Z ’ D. XY ’Z 1-13．逻辑式 (),,2,3,4,5A B C ∏ 等价的标准和表达式为（ B ）

数字电路期末考试试卷及答案

2010-2011学年度第一学期 09级电子技术基础（数字部分）期末考试试卷 一、填空题（本大题共15小题，每空1分，总计30分） 1、 (127)10= ( )2= ( ) 8421BCD。 2、5个变量可构成个最小项，全体最小项之和为。 3、基本逻辑运算有、、 3种。 4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。 5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出= 。 6、对于T触发器，当T= 时，触发器处于保持状态。 7、某计数器的输出波形如图1所示，该计数器是进制计数器。 CP Q 1 Q 2 Q （图1） 8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。 9、要完成二进制代码转换为十进制数，应选择的电路是：。 10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。 11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K= J，则可完成触发器的逻辑功能。 12、加法器是用来完成二进制数的加法运算的，它分为和。 13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。 14、一个十进制加法计数器需要由个JK触发器组成。 15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。 二、单项选择题（本大题共10小题，每小题2分，总计20分） 1、要将方波脉冲的周期扩展16倍，可采用：。 A、16进制计数器 B、十位二进制计数器 2、能实现串行数据变换成并行数据的是：。 A、编码器 B、译码器 C、移位寄存器 D、二进制计数器3、构成4位寄存器应选用个触发器。 A、2 B、4 C、6 D、8 4、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。 A、12 B、6 C、3 D、2 5、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。 A、D触发器 B、T触发器 C、JK触发器 D、同步RS触发器 6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。 A、D触发器 B、T，触发器 C、JK触发器 D、同步RS触发器 7、对于基本RS触发器，若S=R=0，则。 A、Q=Q=0 B、Q=Q=1 C、Q=1，Q=0 D、Q=1，Q=0 8、存储8位二进制信息要个触发器。 A、2 B、4 C、6 D、8 9、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。 A、2 B、3 C、E D、F 10、在下列逻辑电路中，不是组合逻辑电路的是：。 A、译码器 B、运算放大器 C、全加器 D、编码器 三、问答及作图题（本大题共4小题，每小题8分，共32分） 1、触发器的描述方法有哪些？请列举其中四种。 2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？ 3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、 Q、Q1 、 1 Q端的输出波形。 CP （图二） Q Q Q1 CP 1 Q

山东师范大学数字电路期末考试试卷

第1页（共8页） 第2页（共8页） 《数字电路》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码 时，它相当于十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值 是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111

《数字电路》期末模拟试题及答案

一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是()2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [1]2 B. [567]8 C. []BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 A B 2 A B Y 1

5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 回到初态。 A ． M-1 B. M+1 C. M 6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输 出，我们应选用＿b ＿＿电路。 A ． 施密特触发器 B. 单稳态触发器 C. 多谐震荡器 三、化简下列逻辑函数，写出最简与或表达式 1． D C B CD A B A Y 1++++= 2． Y 2＝Y 2(A,B,C)=Σm （0，2，3，4，5，7） 3． Y 3＝Y 3(A,B,C,D)=Σm （1，3，5，7，9）+Σd （10，11，12，13，14，15） 四、分析设计题