时钟 VHDL编程
library ieee; --------库函数调用-------
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity time_1 is --------实体说明---------
port(
clk,cs,cf,cm,c:in std_logic;
bell:buffer std_logic;
wei: buffer std_logic_vector(2 downto 0);
duan:out std_logic_vector(6 downto 0)
);
end time_1; --------实体结束-------
architecture time_1 of time_1 is --------结构说明-------
signal clk_1:std_logic;
signal clk_2:std_logic;
signal clk_3:std_logic;
signal shi : std_logic_vector(7 downto 0):="00100011";
signal fen : std_logic_vector(7 downto 0):="01011001";
signal miao :std_logic_vector(7 downto 0):="01000000";
signal key : std_logic_vector(3 downto 0);
begin
key<=c&cs&cf&cm;
process(clk) --------分频进程------- variable counter1:integer range 0 to 20000;
variable counter2:integer range 0 to 5000;
begin
if rising_edge(clk) then
if(counter1=10000)then
counter1:=0;
clk_2<=not clk_2;
if(counter2=1000)then
counter2:=0;
clk_1<=not clk_1;
else
counter2:=counter2+1;
end if;
else
counter1:=counter1+1;
end if;
end if;
end process; --------分频进程结束-------
process(clk_2)
begin
if rising_edge(clk_2) then
clk_3<=not clk_3;
end if;
end process;
process(clk_1,key)
begin
if rising_edge(clk_1) then
if key(3)='0' then
if miao="01011001" then
miao<="00000000";
if fen="01011001" then
fen<="00000000";
if shi="00100011" then
shi<="00000000";
elsif shi(3 downto 0)="1001" then
shi<=shi+"0111";
else shi<=shi+1;
end if;
elsif fen(3 downto 0)="1001" then
fen<=fen+"0111";
else fen<=fen+1;
end if;
elsif miao(3 downto 0)="1001" then
miao<=miao+"0111";
else miao<=miao+1;
end if;
end if;
if key="1110" then
miao<="00000000";
end if;
if key="1101" then
if fen="01011001" then
fen<="00000000";
elsif fen(3 downto 0)="1001" then
fen<=fen+"0111";
else fen<=fen+1;
end if;
end if;
if key="1011" then
if shi="00100011" then
shi<="00000000";
elsif shi(3 downto 0)="1001" then
shi<=shi+"0111";
else shi<=shi+1;
end if;
end if;
end if;
end process; --------计时电路进程结束-------
process(clk_2) --------数码管位说明------- begin
if rising_edge(clk_2) then
if wei="111" then
wei<="000";
else
wei<=wei+1;
end if;
end if;
end process; --------数码管位说明结束-------
process(wei,shi,fen,miao) --------显示进程------- begin
case wei is
when "000"=>
case miao(3 downto 0) is --------秒个位显示------- when "0000" =>duan<="0111111"; --------0--------
when "0001" =>duan<="0000110"; --------1--------
when "0010" =>duan<="1011011"; --------2--------
when "0011" =>duan<="1001111"; --------3--------
when "0100" =>duan<="1100110"; --------4--------
when "0101" =>duan<="1101101"; --------5--------
when "0110" =>duan<="1111101"; --------6--------
when "0111" =>duan<="0000111"; --------7--------
when "1000" =>duan<="1111111"; --------8--------
when others =>duan<="1101111"; --------9--------
end case;
when "001"=>
case miao(7 downto 4) is --------秒十位显示------- when "0000" =>duan<="0111111";
when "0001" =>duan<="0000110";
when "0010" =>duan<="1011011";
when "0011" =>duan<="1001111";
when "0100" =>duan<="1100110";
when "0101" =>duan<="1101101";
when "0110" =>duan<="1111101";
when "0111" =>duan<="0000111";
when "1000" =>duan<="1111111";
when others =>duan<="1101111";
end case;
when "010"=> duan<="1000000";
when "011"=>
case fen(3 downto 0) is --------分个位显示-------
when "0000" =>duan<="0111111";
when "0001" =>duan<="0000110";
when "0010" =>duan<="1011011";
when "0011" =>duan<="1001111";
when "0100" =>duan<="1100110";
when "0101" =>duan<="1101101";
when "0110" =>duan<="1111101";
when "0111" =>duan<="0000111";
when "1000" =>duan<="1111111";
when others =>duan<="1101111";
end case;
when "100"=>
case fen(7 downto 4) is --------分十位显示-------
when "0000" =>duan<="0111111";
when "0001" =>duan<="0000110";
when "0010" =>duan<="1011011";
when "0011" =>duan<="1001111";
when "0100" =>duan<="1100110";
when "0101" =>duan<="1101101";
when "0110" =>duan<="1111101";
when "0111" =>duan<="0000111";
when "1000" =>duan<="1111111";
when others =>duan<="1101111";
end case;
when "101"=> duan<="1000000";
when "110"=> --------时个位显示-------
case shi(3 downto 0) is
when "0000" =>duan<="0111111";
when "0001" =>duan<="0000110";
when "0010" =>duan<="1011011";
when "0011" =>duan<="1001111";
when "0100" =>duan<="1100110";
when "0101" =>duan<="1101101";
when "0110" =>duan<="1111101";
when "0111" =>duan<="0000111";
when "1000" =>duan<="1111111";
when others =>duan<="1101111";
end case;
when "111"=>
case shi(7 downto 4) is --------时十位显示-------
when "0000" =>duan<="0111111";
when "0001" =>duan<="0000110";
when "0010" =>duan<="1011011";
when "0011" =>duan<="1001111";
when "0100" =>duan<="1100110";
when "0101" =>duan<="1101101";
when "0110" =>duan<="1111101";
when "0111" =>duan<="0000111";
when "1000" =>duan<="1111111";
when others =>duan<="1101111";
end case;
when others=> null;
end case;
end process; --------显示进程结束-------
process(miao,fen) --------整点报时电路-------
begin
if fen="01011001" then
if (miao="01010000" or miao="01010010"
or miao="01010100" or miao="01010110"
or miao="01011000") then
bell<=clk_3;
elsif miao="00000000" then
bell<=clk_2;
else
bell<=not bell;
end if;
end if;
end process;
end time_1;
单片机电子时钟程序
程序开始 ORG 0000H AJMP MAIN ORG 000BH AJMP CLOCK ORG 0100H 主程序开始: MAIN: MOV SP,#70H MOV 6EH,#00H ;显示缓存器初始值设定 MOV 6DH,#00H MOV 6CH,#00H MOV 6BH,#00H MOV 6AH,#00H MOV 69H,#00H MOV 50H,#00H ；秒，分，小时初始值设定 MOV 51H,#00H MOV 52H,#00H MOV DPTR,#0F003H ；8255端口定义，PA,PB为输出 MOV A,#80H MOVX @DPTR,A MOV 4FH,#00H MOV TMOD,#01H ；定时器T0及TL0,TH0初始值设定 MOV TH0,#3CH MOV TL0,#0B0H SETB EA ；开总中断 SETB ET0 ；开定时器中断 SETB TR0 循环程序开始，并显示时间： START: MOV A,50H LCALL BCD MOV 6AH,A ；显示秒十位 MOV 69H,B ；显示秒个位 MOV A,51H LCALL BCD MOV 6CH,A ；显示分十位 MOV 6BH,B ；显示分个位 MOV A,52H LCALL BCD ；调用十六进制至BCD码转换子程序 MOV 6EH,A MOV 6DH,B LCALL DIS ；调用显示子程序 LCALL KEY ；调用键盘子程序 AJMP START ；主程序结束
BCD: MOV B,#0AH ；BCD码转换子程序 DIV AB RET CLOCK: PUSH ACC ；保护现场 PUSH PSW CLR TR0 MOV TH0,#3CH ；定时参数重新设置 MOV TL0,#0B0H SETB TR0 INC 4FH ；100ms单元加1 MOV A,4FH CJNE A,#0AH,D0 ；100ms单元=10，就秒单元加1 MOV 4FH,#00H ；100ms单元内容清0 MOV A,50H ADD A,#01H ；秒单元加1 MOV 50H,A CJNE A,#3CH,D0 ；秒单元内容=60，则秒单元清0 MOV 50H,#00H MOV A,51H ；分，时单元代码 ADD A,#01H MOV 51H,A CJNE A,#3CH,D0 MOV 51H,#00H MOV A,52H ADD A,#01H LCALL RING ；报警子程序 MOV 52H,A CJNE A,#18H,D0 MOV 52H,#00H D0: POP PSW ；出栈，退出中断子程序 POP ACC RETI RING: MOV R3,A CLR P1.0 LCALL DELL50 SETB P1.0 LCALL DELL50 DJNZ R3,RING RET 键盘子程序： KEY: JB P1.7,MSET ；秒设定子程序 LCALL DELL ；防抖动延时 JB P1.7,MSET INC 50H
vhdl课程设计(电子钟+闹铃)
数字钟的设计 一、系统功能概述 （一）、系统实现的功能： 1、具有“时”、“分”、“秒”的十进制数字显示（小时从00 ~ 23）。 2、具有手动校时、校分、校秒的功能。 3、有定时和闹钟功能，能够在设定的时间发出闹铃声。 4、能进行整点报时。从59分50秒起，每隔2秒发一次低音“嘟”的信号，连续5次， 最后一次为高音“嘀”的信号。 （二）、各项设计指标： 1、显示部分采用的6个LED显示器，从高位至低位分别显示时、分、秒。 2、有一个设置调闹钟定时时间、正常时间的按钮，选择调的对象。 3、有三个按钮分别调时、分、秒的时间。 4、有一个按钮用作开启/关闭闹铃。 5、另外需要两个时钟信号来给系统提供脉冲信号，使时钟和闹钟正常工作，分别为1Hz、 1kHz的脉冲。 二、系统组成以及系统各部分的设计 1、系统结构描述//要求：系统（或顶层文件）结构描述，各个模块（或子程序）的功能描述；（一）系统的顶层文件： 1、顶层文件图：（见下页） 2、各模块的解释： （1）、7个输入量clk_1khz、clk_1hz、key_slt、key_alarm、sec_set、min_set、hour_set：其中clk_1khz为闹铃模块提供时钟，处理后能产生“嘟”、“嘀”和变化的闹铃声音；clk_1hz为计时模块提供时钟信号，每秒计数一次；key_slt选择设置对象：定时或正常时间；key_alarm能够开启和关闭闹铃；sec_set、min_set、hour_set用于设置时间或定时，与key_slt相关联。各按键输出为脉冲信号。 （2）、CNT60_A_SEC模块： 这个模块式将clk_1hz这个时钟信号进行60进制计数，并产生一个分钟的触发信号。该模块能将当前计数值实时按BCD码的格式输出。将该输出接到两位LED数码后能时时显示秒的状态。通过alarm_clk可以选择设置对象为时间还是定时值。在设置时间模式上，key上的一个输入脉冲可以将clk的输入信号加一。在设置定时模式上，key 上的脉冲只修改定时值，不影响时间脉冲clk的状态。 同时该模块具有两个输出口out_do、out_di来触发整点报时的“嘟”、“嘀”声音。 （3）、CNT60_A_MIN模块： 这个模块式将CNT60_A_SEC的输出信号进行60进制计数，并产生一个时位的触发信号。该模块能将当前计数值实时按BCD码的格式输出。将该输出接到两位LED数码后能时时显示分的状态。通过alarm_clk可以选择设置对象为时间还是定时值。在设置时间模式上，key上的一个输入脉冲可以将clk的输入信号加一。在设置定时模式上，key上的脉冲只修改定时值，不影响时间脉冲clk的状态。 同时该模块具有三个输出口out_do、out_di、out_alarm来触发整点报时的“嘟”、“嘀”、闹铃声音。
vhdl数字时钟设计
数字时钟设计 一、题目分析 1、功能介绍 1）具有时、分、秒计数显示功能，以24小时循环计时。 2）时钟计数显示时有LED灯的花样显示。 3）具有调节小时、分钟及清零的功能。 4）具有整点报时功能。 2、总体方框图 3、性能指标及功能设计 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来
一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。 二、选择方案 1、方案选择 方案一：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。 方案二：根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制。 终上所述，考虑到试验时的简单性，故我选择了方案二。 三、细化框图 根据自顶向下的方法以及各功能模块的的功能实现上述设计方案应系统细化框图：
电子时钟单片机【完整版】
烟台南山学院 单片机课程设计题目电子时钟 姓名： 所在学院 所学专业： 班级： 学号： 指导教师： 完成时间：
随时代的发展，生活节奏的加快，人们的时间观念愈来愈强；随自动化、智能化技术的发展，机电产品的智能度愈来愈高，用到时间提示、定时控制的地方也会愈来愈多，因此，设计开发数字时钟具有良好的应用前景。 由于单片机价格的低成本、高性能，在自动控制产品中得到了广泛的应用。本设计利用Atmel公司的AT89S52单片机对电子时钟进行开发，设计了实现所需功能的硬件电路，应用汇编语言进行软件编程，并用实验板进行演示、验证。 在介绍本单片机的发展情况基础上，说明了本设计实现的功能，以及实验板硬件情况，并对各功能电路进行了分析。主要工作放在软件编程上，用实验板实现时间、日期、定时及它们的设定功能，详细对软件编程流程以及调试进行了说明，并对计时误差进行了分析及校正，提出了定时音与显示相冲突问题及解决方案。实验证明效果良好，可以投入使用。 本次仿真设计的目的就是让同学们在理论学习的基础上，通过完成一个涉及MCS—51单片机都种资源应用并具有综合功能的小系统目标板的设计与编程应用，使学生不但能够将课堂上学到的理论知识与实际应用结合起来，而且能够对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排版调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立进行某些单片机应用系统的开发设计工作打下一定的基础。在本学期的开始我们进行了计算机工程实践，在实践中我们以微机原理与接口技术课程中所学知识为基础，设计了电子时钟系统。本系统为多功能数字钟的系统。本设计以单片机AT89c51为控制核心，选用DS1302串行时钟芯片，RT1602液晶显示器实现液晶显示当前时间、日期、星期。本电子时钟具有日期、时、分、秒的显示、调整功能，采用的时间制式为24小时制，时间显示格式为时（十位、个位）、分（十位、个位）、秒（十位、个位）。 关键词：单片机 AT89S52 电子时钟汇编语言
VHDL数字钟设计报告
VHDL数字钟设计报告 一. 数字钟总体设计方案： 1.1设计目的 ①正确显示时、分、秒； ②可手动校时，能分别进行时、分的校正； ③整点报时功能； 1.2设计思路 数字钟的设计模块包括：分频器、去抖动电路、校时电路、“时、分、秒”计数器、校时闪烁电路、 整点报时和译码显示电路。 每一个功能模块作为一个实体单独进行设计，最后再用VHDL的例化语句将各个模块进行整合，生成 顶层实体top。 该数字钟可以实现3个功能：计时功能、设置时间功能和报时功能。 二．数字钟模块细节 2.1 分频器（fenpin） 本系统共需3种频率时钟信号（1024Hz、512Hz、1Hz）。为减少输入引脚，本系统采用分频模块，只需由外部提供1024Hz基准时钟信号，其余三种频率时钟信号由分频模块得到。 分频原理：为以1024Hz基准时钟经1024分频得到512Hz,1Hz频率时钟信号。 分频器管脚 代码：
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity fenpin is port(clk1024:in std_logic; clk1,clk512:out std_logic ); end fenpin ; architecture cml of fenpin is begin process (clk1024) variable count1: integer range 0 to 512; variable q1: std_logic; begin if clk1024' event and clk1024='1' then if count1=512 then q1:=not q1; count1:=0; else count1:=count1+1; end if; end if; clk1<=q1; end process; process(clk1024) variable count512: integer range 0 to 1; variable q512: std_logic; begin if clk1024' event and clk1024='1' then if count512=1 then q512:=not q512; count512:=0; else count512:=count512+1; end if; end if; clk512<=q512; end process; end cml; 2．2 校时电路（jiaoshi）
8位数码管显示电子时钟c51单片机程序
8位数码管显示电子时钟c51单片机程序 时间：2012-09-10 13:52:26 来源：作者： /* 8位数码管显示时间格式05—50—00 标示05点50分00秒 S1 用于小时加1操作 S2 用于小时减1操作 S3 用于分钟加1操作 S4 用于分钟减1操作 */ #include
VHDL多功能数字钟
基于VHDL语言 数 字 钟 设 计 学院：信息工程学院 专业： 姓名： 学号： 2010年6月15日
一、设计要求 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒。 二、设计目的 1.掌握各类计数器以及计数器的级联方式； 2.掌握数码管动态显示的原理与方法； 3.掌握用FPGA技术的层次化设计方法； 4.理解数字逻辑硬件和软件的设计思想； 三、设计环境：Quartus II CPLD-5型试验箱 四、系统功能描述 1、系统输入：系统状态及较时、定时转换的控制信号为enset、k、set； 时钟信号clk采用50MHz；校时复位信号为reset，输入信号均由按键信号产生。 2、系统输出：LED显示输出；蜂鸣器声音信号输出。 3、多功能数字电子钟系统功能的具体描述如下： （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，按下“enset”键，接着按下“k”键，进入“小时”待校准状态，若此时按下“set”键，小时开始校准；之后按上“k”键则进入“分”待校准状态；继续按下“k”键则进入“秒”待复零状态；再次按上“k”键数码管显示闹钟时间，并进入闹钟“小时”待校准状态；再次按下“k”键则进入闹钟“分”待校准状态；若再按上“k”键恢复到正常计时显示状态。若校时过程中按下“reset”键，则系统恢复到正常计数状态。 （1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管以2Hz 闪烁，并以2Hz的频率递增计数。 （2）“分”校准状态：在“分”校准状态下，显示“分”的数码管以2Hz闪烁，并以2Hz的频率递增计数。 （3）“秒”校准状态：在“秒复零”状态下，显示“秒”的数码管以2Hz闪烁，并以1Hz的频率递增计数。 （4）闹钟“小时”校准状态：在闹钟“小时”校准状态下，显示“小时”的数码管以2Hz闪烁，并以2Hz的频率递增计数。 （5）闹钟“分”校准状态：在闹钟“分”校准状态下，显示“分”的数码管以2Hz闪烁，并以2Hz的频率递增计数。 （三）整点报时：蜂鸣器在“59”分钟的第“51”、“53”、“55”、“57”秒发频率为500Hz的低音，在“59”分钟的第“59”秒发频率为1000Hz的高音，结束时为整点。 （四）显示：要求采用扫描显示方式驱动6个LED数码管显示小时、分、秒。（五）闹钟：闹钟定时时间到，蜂鸣器发出频率为1000Hz的高音，持续时间为60秒。
电子时钟程序代码
#include FPGA课程设计实验报告 题目：VHDL编写的数字钟设计 学院：电子信息学院 专业：电子与通讯工程 姓名：朱振军 基于FPGA的VHDL数字钟设计 一、功能介绍 1．在七段数码管上具有时--分--秒的依次显示。 2．时、分、秒的个位记满十向高位进一，分、秒的十位记满五向高位进一，小时按24进制计数，分、秒按60进制计数。 3．整点报时，当计数到整点时扬声器发出响声。 4．时间设置：可以通过按键手动调节秒和分的数值。此功能中可通过按键实现整体清零和暂停的功能。 5．LED灯循环显示：在时钟正常计数下，LED灯被依次循环点亮。 待增加功能： 1.实现手动调节闹铃时间，在制定时间使扬声器发声。 2.实现微妙的快速计数功能，可实现暂停、保存当前时间、继续计数的功能。 二、设计方案 本文数字钟的设计采用了自顶向下分模块的设计。底层是实现各功能的模块，各模块由vhdl语言编程实现：顶层采用原理图形式调用。其中底层模块包括秒、分、时三个计数器模块、按键去抖动模块、按键控制模块、时钟分频模块、数码管显示模块共7个模块。 设计框图如下： 图一数字钟系统设计框图 由图1可以清晰的看到数字钟系统设计中各功能模块间连接关系。系统时钟50MHZ经过分频后产生1秒的时钟信号，1秒的时钟信号作为秒计数模块的输入信号，秒计数模块产生的进位信号作为分计数模块的输入信号，分计数模块的进位信号作为时计数模块的输入信号。秒计数模块、分计数模块、时计数模块的计数输出分别送到显示模块。由于设计中要使用按键进行调节时间，而按键的动作过程中存在产生得脉冲的不稳定问题，所以就牵扯到按键去抖动的问题，对此系统中设置了按键去抖动模块，按键去抖动模块产生稳定的脉冲信号送入按键控制模块，按键控制模块根据按键的动作对秒、分、时进行调节。 #include VHDL编写的数字钟
可调电子时钟程序