基于合并单元装置的高精度时间同步技术方案

DOI :10.7500/AEPS20131008002

基于合并单元装置的高精度时间同步技术方案

姜一雷1,郑玉平2,艾淑云3,周华良1,谢一黎1

(1.

国电南瑞科技股份有限公司,江苏省南京市211106;2.南瑞集团公司(国网电力科学研究院),江苏省南京市211106;3.

中国电力科学研究院,北京市100192)摘要:智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的

对时和守时功能是智能变电站发展的现实需要三文中从授时源误差二晶振特性二守时算法二逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法三在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案三该方案以现场可编程门阵列(FPGA )

为控制核心,在FPGA 内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU 与FPGA 的相互配合实现精确的时间同步及良好的守时性能三合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求三

关键词:智能变电站;合并单元;时间同步;守时;恒温晶振;现场可编程门阵列(FPGA )

收稿日期:2013-10-08;修回日期:2014-03-03三

0一引言

智能变电站二次设备对时与守时性能的提高是智能变电站发展的必然趋势,很多智能变电站二次设备的性能甚至基本功能的实现都依赖于精确的时

间同步技术[1-3]

三以过程层设备合并单元为例,为实现变电站内不同间隔模拟采样值的同步,合并单元

使用秒脉冲信号作为采样脉冲的基准[1],同步情况下不同合并单元的秒脉冲信号保持严格对齐,守时状态下各合并单元的秒脉冲的相对偏差在规定时间

内不超出技术规范限定的范围,这样合并单元的采样值才能保证同步性,且不会影响间隔层设备对一次设备实时状态的准确监测与控制保护功能三鉴于时间同步技术在智能变电站运行中的重要作用,国家电网公司颁布的一系列智能变电站企业标准都涉

及了相关内容,其技术指标也都有明确要求[4-6]

三本文从影响对时与守时精度的因素出发,结合

工程应用中需解决的具体问题,阐述了合并单元时间同步系统的构成及工作原理,探讨了实现高精度对时与守时的设计方法三将该方法在某类型合并单元上实现了应用,并进行了大量的试验测试及验证三

1一技术需求分析

在智能变电站内部,间隔层中继电保护二测控二

录波或计量等装置的采样值均来源于合并单元,合

并单元对采样值的同步性有着非常高的具体要

求[

7]

三目前合并单元的对时及守时性能指标均按照文献[4]

的要求实现,即合并单元应能接收IEC 61588或IRIG -B 码同步对时信号三合并单元应能够实现采集器间的采样同步功能,采样的同步误差应不大于?1μs 三在外部同步信号消失后,至少能在10min 内继续满足4μs 同步精度要求三

智能变电站统一使用冗余的主二备时钟及其扩展装置作为全站唯一对时源,为所有需要时间同步的智能二次设备提供对时同步信号三随着智能变电站技术的发展,时钟授时装置在变电站系统中的作用愈加重要三目前,此类装置提供的对时精度在1μs 以内的对时方式包括IRIG -B 码二秒脉冲

(1PPS )二IEC 61588网络对时等方式,

其中IEC 61588网络对时方式是智能变电站时间同步技术发展的新趋势,但其在电力系统中的应用尚处于起步

阶段,仍有待进一步完善[8]

;秒脉冲方式必须结合串

口对时报文或简单网络时间协议(SNTP )

报文才能获得绝对时间;IRIG -B 码方式基于实时硬脉冲信号实现对时,包含时间信息较为全面,是目前应用最广

泛和成熟的方式[3]

,本文基于此方式讨论合并单元

时间同步技术的实现方法三

IRIG -B 码对时方式下需要对IRIG -B 码脉冲信号进行解码操作,这一操作以往是通过CPU 的专用IO 实现,IRIG -B 码信号的变化由专用IO 捕获,

CPU 使用脉宽计数器来判断IRIG -B 码码型,

完成IRIG -B 码信号的解析功能三使用CPU 实现对时功

09 第38卷一第14期2014年7月25

日Vol.38一No.14Jul y 25,2014