当前位置：文档库 › 高手进阶,终极内存技术指南——完整

高手进阶,终极内存技术指南——完整

高手进阶，终极内存技术指南——完整/进阶版发布日期：2002年12月17日作者/编辑：特约作者赵效民

警告：本文原载于《电脑高手》杂志2002年第12期，由《电脑高手》杂志授权PCPOP 网站转载，《电脑高手》杂志及作者拥有本文的独家版权，任何个人或媒体未经许可不得使用本文文字与图片！

注：您现在看到的版本是本专题的完整/进阶版，而非《电脑高手》杂志2002年第12期上的“精华版”，在这里您能看到专题的完整内容。

作为电脑中必不可少的三大件之一（其余的两个是主板与CPU），内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存……

不过，虽然内存对系统性能的至关重要，但长期以来，DIYer并不重视内存，只是将它看作是一种买主板和CPU时顺带买的“附件”，那时最多也就注意一下内存的速度。这种现象截止于1998年440BX主板上市后，PC66/100的内存标准开始进入普通DIYer的视野，因为这与选购有着直接的联系。一时间，有关内存时序参数的介绍文章大量出现（其中最为著名的恐怕就是CL参数）。自那以后，DIYer才发现，原来内存也有这么多的学问。接下来，始于2000年底/2001年初的VIA芯片组4路交错（4-Way Interleave）内存控制和部分芯片组有关内存容量限制的研究，则是深入了解内存的一个新开端。本刊在2001年第2期上也进行了VIA内存交错控制与内存与模组结构的详细介绍，并最终率先正确地解释了这一类型交错（内存交错有多种类型）的原理与容量限制的原因。从那时起，很多关于内存方面的深入性文章接踵而至，如果说那时因此而掀起了一股内存热并不夸张。大量的内存文章让更多的用户了解了内存，以及更深一层的知识，这对于DIY当然是一件好事情。然而，令人遗憾的是这些所谓的内存高深技术文章有不少都是错的（包括后来的DDR与RDRAM内存的介绍），有的甚至是很低级的错误。在这近两年的时间里，国内媒体上优秀的内存技术文章可谓是寥若晨星，有些媒体还编译国外DIY网站的大篇内存文章，但可惜的是，外国网站也不见得都是对的（这一点，似乎国内很多作者与媒体似乎都忽视了）。就这样，虽然打开了一个新的知识领域，可“普及”的效果并不那么好，很多媒体的铁杆读者高兴地被带入内存深层世界，但也因此被引向了新的误区。

不过，从这期间（2001年初至今）各媒体读者对这类文章的反映来看，喜欢内存技术的玩家大有人在且越来越多，这是各媒体“培养”的成果。这些用户已经不满足如何正确的使用内存，他们更渴望深入的了解这方面原来非常贫乏的知识，这些知识可能暂时不会对他们在使用内存过程中有什么帮助，但会大大满足他们的求知欲。在2001年初，我们揭开VIA芯片组4路交错内存控制和部分芯片组有关内存容量限制之迷时，还是主要围绕着内存使用的相关话题来展开，而且在这期间有关内存技术的话题，《电脑高手》也都是一笔带过。但在今天，在很多人希望了解内存技术而众多媒体的文章又“力不从心”时，我们觉得有必要再次站出来以正视听，也就是说，我们这次的专题不再以内存使用为中心，更多的是纯技术性介绍，并对目前现存的主要内存技术误区进行重点纠正。

在最后要强调的是，本专题以技术为主，由于篇幅的原因，不可能从太浅的方面入手，所以仍需要有一定的技术基础作保证，而对内存感兴趣的读者则绝不容错过，这也许是您最好的纠正错误认识的机会！

在本专题里，当讲完内存的基本操作之后，我们会给大家讲一个仓库的故事，从中相信您会更了解内存这个仓库是怎么工作的，希望您能喜欢。

虽然有关内存结构与时序的基础概念，在本刊2001年第2期的专题中就已有阐述，但在这里为了保证专题的可读性，我们需要再次加强这方面的系统认识。正确并深刻理解内存的基础概念，是阅读本专题的第一条件。因为即使是RDRAM，在很多方面也是与SDRAM 相似的，而至于DDR 与DDR-Ⅱ、QBM 等形式的内存更是与SDRAM 有着紧密的联系。

一、SDRAM 内存模组与基本结构

我们平时看到的SDRAM 都是以模组形式出现，为什么要做成这种形式呢？这首先要接触到两个概念：物理Bank

与芯片位宽。

PC133时代的168pin SDRAM DIMM

1、物理Bank

传统内存系统为了保证CPU 的正常工作，必须一次传输完CPU 在一个传输周期内所需要的数据。而CPU 在一个传输周期能接受的数据容量就是CPU 数据总线的位宽，单位是bit（位）。当时控制内存与CPU 之间数据交换的北桥芯片也因此将内存总线的数据位宽等同于CPU 数据总线的位宽，而这个位宽就称之为物理Bank（Physical Bank，下文简称P-Bank）的位宽。所以，那时的内存必须要组织成P-Bank 来与CPU 打交道。资格稍老的玩家应该还记得Pentium 刚上市时，需要两条72pin 的SIMM 才能启动，因为一条72pin -SIMM 只能提供32bit 的位宽，不能满足Pentium 的64bit 数据总线的需要。直到168pin-SDRAM DIMM 上市后，才可以使用一条内存开机。下面将通过芯片位宽的讲述来进一步解释P-Bank 的概念。

不过要强调一点，P-Bank 是SDRAM 及以前传统内存家族的特有概念，在RDRAM 中将以通道（Channel）取代，而对于像Intel E7500那样的并发式多通道DDR 系统，传统的P-Bank

概念也不适用。

2、芯片位宽

上文已经讲到SDRAM 内存系统必须要组成一个P-Bank 的位宽，才能使CPU 正常工作，那么这个P-Bank 位宽怎么得到呢？这就涉及到了内存芯片的结构。

每个内存芯片也有自己的位宽，即每个传输周期能提供的数据量。理论上，完全可以做出一个位宽为64bit 的芯片来满足P-Bank 的需要，但这对技术的要求很高，在成本和实用性方面也都处于劣势。所以芯片的位宽一般都较小。台式机市场所用的SDRAM 芯片位宽最高也就是16bit，常见的则是8bit。这样，为了组成P-Bank 所需的位宽，就需要多颗芯片并联工作。对于16bit 芯片，需要4颗（4×16bit=64bit）。对于8bit 芯片，则就需要8

颗了。

以上就是芯片位宽、芯片数量与P-Bank 的关系。P-Bank 其实就是一组内存芯片的集合，这个集合的容量不限，但这个集合的总位宽必须与CPU 数据位宽相符。随着计算机应用的发展，一个系统只有一个P-Bank 已经不能满足容量的需要。所以，芯片组开始可以支持多个P-Bank，一次选择一个P-Bank 工作，这就有了芯片组支持多少（物理）Bank 的说法。而在Intel 的定义中，则称P-Bank 为行（Row），比如845G 芯片组支持4个行，也就是说它支持4个P-Bank。另外，在一些文档中，也把P-Bank 称为Rank（列）。

回到开头的话题，DIMM 是SDRAM 集合形式的最终体现，每个DIMM 至少包含一个P-Bank 的芯片集合。在目前的DIMM 标准中，每个模组最多可以包含两个P-Bank 的内存芯片集合，虽然理论上完全可以在一个DIMM 上支持多个P-Bank，比如SDRAM DIMM 就有4个芯片选择信号（Chip Select，简称片选或CS），理论上可以控制4个P-Bank 的芯片集合。只是由于某种原因而没有这么去做。比如设计难度、制造成本、芯片组的配合等。至于DIMM 的面数与P-Bank 数量的关

系，在2001年2月的专题中已经明确了，面数≠P-Bank 数，只有在知道芯片位宽的情况下，才能确定P-Bank 的数量，大度256MB 内存就是明显一例，而这种情况在Registered 模组中非常普遍。有关内存模组的设计，将在后面的相关章节中继续探讨。

二、SDRAM 内存芯片的内部结构

1、逻辑Bank 与芯片位宽

讲完SDRAM 的外在形式，就该深入了解SDRAM 的内部结构了。这里主要的概念就是逻辑Bank。简单地说，SDRAM 的内部是一个存储阵列。因为如果是管道式存储（就如排队买票），就很难做到随机访问了。

阵列就如同表格一样，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）叫什么呢？它就是逻辑Bank（Logical Bank，下文简称

L-Bank）。

L-Bank 存储阵列示意图

由于技术、成本等原因，不可能只做一个全容量的L-Bank，而且最重要的是，由于SDRAM 的工作原理限制，单一的L-Bank 将会造成非常严重的寻址冲突，大幅降低内存效率（在后文中将详细讲述）。所以人们在SDRAM 内部分割成多个L-Bank，较早以前是两个，目前基本都是4个，这也是SDRAM 规范中的最高L-Bank

数量。到了RDRAM则最多达到了32个，在最新DDR-Ⅱ的标准中，L-Bank的数量也提高到了8个。

这样，在进行寻址时就要先确定是哪个L-Bank，然后再在这个选定的L-Bank 中选择相应的行与列进行寻址。可见对内存的访问，一次只能是一个L-Bank工作，而每次与北桥交换的数据就是L-Bank存储阵列中一个“存储单元”的容量。在某些厂商的表述中，将L-Bank中的存储单元称为Word（此处代表位的集合而不是字节的集合）。

从前文可知，SDRAM内存芯片一次传输率的数据量就是芯片位宽，那么这个存储单元的容量就是芯片的位宽（也是L-Bank的位宽），但要注意，这种关系有效，原因将在下文中说明。

也仅对SDRAM

2、内存芯片的容量

现在我们应该清楚内存芯片的基本组织结构了。那么内存的容量怎么计算呢？显然，内存芯片的容量就是所有L-Bank 中的存储单元的容量总合。计算有多少个存储单元和计算表格中的单元数量的方法一样：

存储单元数量=行数×列数（得到一个L-Bank 的存储单元数量）×L-Bank 的数量

在很多内存产品介绍文档中，都会用M×W 的方式来表示芯片的容量（或者说是芯片的规格/组织结构）。M 是该芯片中存储单元的总数，单位是兆（英文简写M，精确值是1048576，而不是1000000），W 代表每个存储单元的容量，也就是SDRAM 芯片的位宽（Width），单位是bit。计算出来的芯片容量也是以bit 为单位，但用户可以采用除以8的方法换算为字节（Byte）。比如8M×8，这是一个8bit 位宽芯片，有8M 个存储单元，总容量是

64Mbit（8MB）。

不过，M×W 是最简单的表示方法。下图则是某公司对自己内存芯片的容量

表示方法，这可以说是最正规的形式之一。

业界正规的内存芯片容量表示方法

我们可以计算一下，结果可以发现这三个规格的容量都是128Mbits，只是由于位宽的变化引起了存储单元的数量变化。从这个例子就也可以看出，在相同的总容量下，位宽可以采用多种不同的设计。

3、与芯片位宽相关的DIMM 设计

为什么在相同的总容量下，位宽会有多种不同的设计呢？这主要是为了满足不同领域的需要。现在大家已经知道P-Bank 的位宽是固定的，也就是说当芯片位宽确定下来后，一个P-Bank 中芯片的个数也就自然确定了，而前文讲过P-Bank 对芯片集合的位宽有要求，对芯片集合的容量则没有任何限制。高位宽的芯片可以让DIMM 的设计简单一些（因为所用的芯片少），但在芯片容量相同时，这种DIMM 的容量就肯定比不上采用低位宽芯片的模组，因为后者在一个P-Bank 中可以容纳更多的芯片。比如上文中那个内存芯片容量标识图，容量都是128Mbit，

合16MB。如果DIMM采用双P-Bank+16bit芯片设计，那么只能容纳8颗芯片，计128MB。但如果采用4bit位宽芯片，则可容纳32颗芯片，计512MB。DIMM容量前后相差出4倍，可见芯片位宽对DIMM设计的重要性。因此，8bit位宽芯片是桌面台式机上容量与成本之间平衡性较好的选择，所以在市场上也最为普及，而高于16bit位宽的芯片一般用在需要更大位宽的场合，如显卡等，至于4bit 位宽芯片很明显非常适用于大容量内存应用领域，基本不会在标准的Unbuffered模组设计中出现。

三、SDRAM的引脚与封装

内存芯片要想工作，必须要与内存控制器有所联系，同时对于一个电气元件，电源供应也是必不可少的，而且数据的传输要有一个时钟作为触发参考。因此，SDRAM在封装时就要留出相应的引脚以供使用。电源与时钟的引脚就不必多说了，现在我们可以想象一下，至少应该有哪些控制引脚呢？

我们从内存寻址的步骤缕下来就基本明白了，从中我们也就能了解内存工作的大体情况。这里需要说明的是，与DIMM一样，SDRAM有着自己的业界设计规范，在一个容量标准下，SDRAM的引脚/信号标准不能只考虑一种位宽的设计，而是要顾及多种位宽，然后尽量给出一个通用的标准，小位宽的芯片也许会空出一些引脚，但高位宽的芯片可能就全部用上了。不过容量不同时，设计标准也会有所不同，一般的容量越小的芯片所需要的引脚也就越小。

1、首先，我们知道内存控制器要先确定一个P-Bank的芯片集合，然后才对这集合中的芯片进行寻址操作。因此要有一个片选的信号，它一次选择一个

P-Bank的芯片集（根据位宽的不同，数量也不同）。被选中的芯片将同时接收或读取数据，所以要有一个片选信号。

2、接下来是对所有被选中的芯片进行统一的L-Bank的寻址，目前SDRAM 中L-Bank的数量最高为4个，所以需要两个L-Bank地址信号（22=4）。

3、最后就是对被选中的芯片进行统一的行/列（存储单元）寻址。地址线数量要根据芯片的组织结构分别设计了。但在相同容量下，行数不变，只有列数会根据位宽的而变化，位宽越大，列数越少，因为所需的存储单元减少了。

4、找到了存储单元后，被选中的芯片就要进行统一的数据传输，那么肯定要有与位宽相同数量的数据I/O通道才行，所以肯定要有相应数量的数据线引脚。

现在我们就基本知道了内存芯片的一些信号引脚，下图就是一个简单的SDRAM示意图，大家可以详细看看。

图注：128Mbit 芯片不同位宽的引脚图（NC

代表未使用，-表示与内侧位宽设计相同）根据SDRAM 的官方规范，台式机上所用的SDRAM 在不同容量下的各种位宽封装标准如下：

四、SDRAM 的内部基本操作与工作时序

上文我们已经了解了SDRAM 所用到的基本信号线路，下面就看看它们在SDRAM 芯片内部是怎么“布置”的，并从这里开始深入了解内存的基本操作与过程，在这一节中我们将接触到有天书之称的时序图，但不要害怕，根据文中的指导慢慢理解，您肯定可以看懂它。首先，我们先认识一下SDRAM 的内部结构，然

后再开始具体的讲述。

128Mbit（32M×4）SDRAM 内部结构图（点击放大）

1、芯片初始化

可能很多人都想象不到，在SDRAM 芯片内部还有一个逻辑控制单元，并且有一个模式寄存器为其提供控制参数。因此，每次开机时SDRAM 都要先对这个控制逻辑核心进行初始化。有关预充电和刷新的含义在下文有讲述，关键的阶段就在于模式寄存器（MR，Mode Register）的设置，简称MRS（MR Set），这一工作由北桥芯片在BIOS 的控制下进行，寄存器的信息由地址线来提供。

SDRAM

在开机时的初始化过程

SDRAM 模式寄存器所控制的操作参数：地址线提供不同的0/1信号来获得不同的参数。在设置到MR 之后，就开始了进入正常的工作状态，图中相关参数将结合下文具体讲述

2、行有效

初始化完成后，要想对一个L-Bank 中的阵列进行寻址，首先就要确定行（Row），使之处于活动状态（Active），然后再确定列。虽然之前要进行片选和L-Bank 的定址，但它们与行有效可以同时进行。

行有效时序图

从图中可以看出，在CS#、L-Bank定址的同时，RAS（Row Address Strobe，行地址选通脉冲）也处于有效状态。此时An地址线则发送具体的行地址。如图中是A0-A11，共有12个地址线，由于是二进制表示法，所以共有4096个行（212=4096），A0-A11的不同数值就确定了具体的行地址。由于行有效的同时也是相应L-Bank有效，所以行有效也可称为L-Bank有效。

3、列读写

行地址确定之后，就要对列地址进行寻址了。但是，地址线仍然是行地址所用的A0-A11（本例）。没错，在SDRAM中，行地址与列地址线是共用的。不过，读/写的命令是怎么发出的呢？其实没有一个信号是发送读或写的明确命令的，而是通过芯片的可写状态的控制来达到读/写的目的。显然WE#信号就是一个关

键。WE#无效时，当然就是读取命令。

SDRAM 基本操作命令（上表可点击放大）,通过各种控制/地址信号的组合来完成（H 代表高电平，L 代表低电平，X 表示高低电平均没有影响）。此表中，除了自刷新命令外，所有命令都是默认CKE 有效。对于自刷新命令，下文有详解

列寻址信号与读写命令是同时发出的。虽然地址线与行寻址共用，但CAS （Column Address Strobe，列地址选通脉冲）信号则可以区分开行与列寻址的不同，配合

A0-A9，A11（本例）来确定具体的列地址。

读写操作示意图，读取命令与列地址一块发出（当WE#为低电平是即为写命令）

然而，在发送列读写命令时必须要与行有效命令有一个间隔，这个间隔被定义为tRCD，即RAS to CAS Delay（RAS 至CAS 延迟），大家也可以理解为行选通周期，这应该是根据芯片存储阵列电子元件响应时间（从一种状态到另一种状态变化的过程）所制定的延迟。tRCD 是SDRAM 的一个重要时序参数，可以通过主板BIOS 经过北桥芯片进行调整，但不能超过厂商的预定范围。广义的tRCD 以时钟周期（tCK，Clock Time）数为单位，比如tRCD=2，就代表延迟周期为两个时钟周期，具体到确切的时间，则要根据时钟频率而定，对于PC100SDRAM，tRCD=2，代表20ns 的延迟，对于PC133则为

15ns。

tRCD=3的时序图

4、数据输出（读）

在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据I/O 通道（DQ）输出到内存总线上了。但是在CAS 发出之后，仍要经过一定的时间才能有数据输出，从CAS 与读取命令发出到第一笔数据输出的这段时间，被定义为CL（CAS Latency，CAS 潜伏期）。由于CL 只在读取时出现，所以CL 又被称为读取潜伏期（RL，Read Latency）。CL 的单位与tRCD 一样，为时钟周期数，具体耗时由时钟频率决定。

不过，CAS 并不是在经过CL 周期之后才送达存储单元。实际上CAS 与RAS 一样是瞬间到达的，但CAS 的响应时间要更快一些。为什么呢？假设芯片位宽为n 个bit，列数为c，那么一个行地址要选通n×c 个存储体，而一个列地址只需选通n 个存储体。但存储体中晶体管的反应时间仍会造成数据不可能与CAS 在同一上升沿触发，肯定要延后至少一个时钟周期。

由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过放大来保证其有效的识别性，这个放大/驱动工作由S-AMP 负责，一个存储体对应一个S-AMP 通道。但它要有一个准备时间才能保证信号的发送强度（事前还要进行电压比较以进行逻辑电平的判断），因此从数据I/O 总线上有数据输出之前的一个时钟上升沿开始，数据即已传向S-AMP，也就是说此时数据已经被触发，经过一定的驱动时间最终传向数据I/O 总线进行输出，这段时间我们称之为tAC （Access

Time from CLK，时钟触发后的访问时间）。tAC 的单位是ns，对于不同的频率各有不同的明确规定，但必须要小于一个时钟周期，否则会因访问时过长而使效率降低。比如PC133的时钟周期为7.5ns，tAC 则是5.4ns。需要强调的是，每个数据在读取时都有tAC，包括在连续读取中，只是在进行第一个数据传输的同时就开始了第二个数据的

tAC。

CL=2与tAC

示意图

CL 的数值不能超出芯片的设计规范，否则会导致内存的不稳定，甚至开不了机（超频的玩家应该有体会），而且它也不能在数据读取前临时更改。CL 周期在开机初始化过程中的MRS 阶段进行设置，在BIOS 中一般都允许用户对其调整，然后BIOS 控制北桥芯片在开机时通过A4-A6地址线对MR 中CL 寄存器的信息进行更改。

不过，从存储体的结构图上可以看出，原本逻辑状态为1的电容在读取操作后，会因放电而变为逻辑0。所以，以前的DRAM 为了在关闭当前行时保证数据的可靠性，要对存储体中原有的信息进行重写，这个任务由数据所经过的刷新放大器来完成，它根据逻辑电平状态，将数据进行重写（逻辑0时就不重写），由于这个操作与数据的输出是同步进行互不冲突，所以不会产生新的重写延迟。后来通过技术的改良，刷新放大器被取消，其功能由S-AMP 取代，因为在读取时它会保持数据的逻辑状态，起到了一个Cache 的作用，再次读取时由它直接发送即可，不用再进行新的寻址输出，此时数据重写操作则可在预充电阶段完成。

5、数据输入（写）

数据写入的操作也是在tRCD 之后进行，但此时没有了CL （记住，CL 只出现在读取操作中），行寻址与列寻址的时序图和上文一样，只是在列寻址时，WE#为有效状态。

数据写入的时序图

从图中可见，由于数据信号由控制端发出，输入时芯片无需做任何调校，只需直接传到数据输入寄存器中，然后再由写入驱动器进行对存储电容的充电操作，因此数据可以与CAS 同时发送，也就是说写入延迟为0。不过，数据并不是即时地写入存储电容，因为选通三极管（就如读取时一样）与电容的充电必须要有一段时间，所以数据的真正写入需要一定的周期。为了保证数据的可靠写入，都会留出足够的写入/校正时间（tWR，Write Recovery Time），这个操作也被称作写回（Write Back）。tWR 至少占用一个时钟周期或再多一点（时钟频率越高，tWR 占用周期越多），有关它的影响将在下文进一步讲述。

6、突发长

突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元（列）的数量就是突发长度（Burst Lengths，简称BL）。

在目前，由于内存控制器一次读/写P-Bank 位宽的数据，也就是8个字节，但是在现实中小于8个字节的数据很少见，所以一般都要经过多个周期进行数据的传输。上文讲到的读/写操作，都是一次对一个存储单元进行寻址，如果要连续读/写就还要对当前存储单元的下一个单元进行寻址，也就是要不断的发送列地址与读/写命令（行地址不变，所以不用再对行寻址）。虽然由于读/写延迟相同可以让数据的传输在I/O 端是连续的，但它占用了大量的内存控制资源，在数据进行连续传输时无法输入新的命令，效率很低（早期的FPE/EDO 内存就是以这种方式进行连续的数据传输）。为此，人们开发了突发传输技术，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。这样，除了第一笔数据的传输需要若干个周期（主要是之前的延迟，一般的是tRCD+CL）外，其后每个数据只需一个周期的即可获得。在很多北桥芯片的介绍中都有类似于X-1-1-1的字样，就是指这个意思，其中的X 代表就代表第一笔数据所用的周期数。

非突发连续读取模式：不采用突发传输而是依次单独寻址，此时可等效于BL=1。虽然

可以让数据是连续的传输，但每次都要发送列地址与命令信息，控制资源占用极大

突发连续读取模式：只要指定起始列地址与突发长度，寻址与数据的读取自动进行，而只要控制好两段突发读取命令的间隔周期（与BL 相同）即可做到连续的突发传输

至于BL 的数值，也是不能随便设或在数据进行传输前临时决定。在上文讲到的初始化过程中的MRS 阶段就要对BL 进行设置。目前可用的选项是1、2、4、

8、全页（Full Page），常见的设定是4和8。顺便说一下，BL 能否更改与北桥芯片的设计有很大关系，不是每个北桥都能像调整CL 那样来调整BL。某些芯片组的BL 是定死而不可改的，比如Intel 芯片组的BL 基本都为4，所以在相应的主板BIOS 中也就不会有BL 的设置选项。而由于目前的SDRAM 系统的数据传输是以64bit/周期进行，所以在一些BIOS 也把BL 用QWord（4字，即64bit）来表示。如4QWord 就是BL=4。

另外，在MRS阶段除了要设定BL数值之外，还要具体确定读/写操作的模式以及突发传输的模式。突发读/突发写，表示读与写操作都是突发传输的，每次读/写操作持续BL所设定的长度，这也是常规的设定。突发读/单一写，表示读操作是突发传输，写操作则只是一个个单独进行。突发传输模式代表着突发周期内所涉及到的存储单元的传输顺序。顺序传输是指从起始单元开始顺序读取。假如BL=4，起始单元编号是n，顺序就是n、n+1、n+2、n+3。交错传输就是打乱正常的顺序进行数据传输（比如第一个进行传输的单元是n，而第二个进行传输的单元是n+2而不是n+1），至于交错的规则在SDRAM规范中有详细的定义表，但在这此出于必要性与篇幅的考虑就不列出了。

7、预充电

由于SDRAM的寻址具体独占性，所以在进行完读写操作后，如果要对同一

L-Bank的另一行进行寻址，就要将原来有效（工作）的行关闭，重新发送行/列地址。L-Bank关闭现有工作行，准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动

进行预充电。实际上，预充电是一种对工作行中所有存储体进行数据重写，并对

行地址进行复位，同时释放S-AMP （重新加入比较电压，一般是电容电压的1/2，以帮助判断读取数据的逻辑电平，因为S-AMP 是通过一个参考电压与存储体位线电压的比较来判断逻辑值的），以准备新行的工作。具体而言，就是将S-AMP 中的数据回写，即使是没有工作过的存储体也会因行选通而使存储电容受到干扰，所以也需要S-AMP 进行读后重写。此时，电容的电量（或者说其产生的电压）将是判断逻辑状态的依据（读取时也需要），为此要设定一个临界值，一般为电容电量的1/2，超过它的为逻辑1，进行重写，否则为逻辑0，不进行重写（等于放电）。为此，现在基本都将电容的另一端接入一个指定的电压（即1/2电容电压），而不是接地，以帮助重写时的比较与判断。

现在我们再回过头看看读写操作时的命令时序图，从中可以发现地址线A10控制着是否进行在读写之后当前L-Bank 自动进行预充电，这就是上文所说的“辅助设定”。而在单独的预充电命令中，A10则控制着是对指定的L-Bank 还是所有的L-Bank（当有多个L-Bank 处于有效/活动状态时）进行预充电，前者需要提供L-Bank 的地址，后者只需将A10信号置于高电平。

在发出预充电命令之后，要经过一段时间才能允许发送RAS 行有效命令打开新的工作行，这个间隔被称为tRP（Precharge command Period，预充电有效周期）。和tRCD、CL 一样，tRP

的单位也是时钟周期数，具体值视时钟频率而定。

读取时预充电时序图：图中设定：CL=2、BL=4、tRP=2。自动预充电时的开始时间与此图一样，只是没有了单独的预充电命令，并在发出读取命令时，A10地址线要设为高电平（允许自动预充电）。可见控制好预充电启动时间很重要，它可以在读取操作结束后立刻进入新行的寻址，保证运行效率。

误区：读写情况下都要考虑写回延迟

有些文章强调由于写回操作而使读/写操作后都有一定的延迟，但从本文的介绍中写可以看出，即使是读后立即重写的设计，由于是与数据输出同步进行，并不存在延迟。只有在写操作后进行其他的操作时，才会有这方面的影响。写操作虽然是0延迟进行，但每笔数据的真正写入则需要一个足够的周期来保证，这段时间就是写回周期（tWR）。所以预充电不能与写操作同时进行，必须要在tWR 之后才能发出预充电命令，以确保数据的可靠写入，否则重写的数据可能是错的，这就造成了写回延迟。

数据写入时预充电操作时序图：注意其中的tWR 参数，由于它的存在，使预充电操作延后，从而造成写回延迟

8、刷新

之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是DRAM 最重要的操作。

刷新操作与预充电中重写的操作一样，都是用S-AMP 先读再写。但为什么有预充电操作还要进行刷新呢？因为预充电是对一个或所有L-Bank 中的工作行操作，并且是不定期的，而刷新则是有固定的周期，依次对所有行进行操作，以保留那些久久没经历重写的存储体中的数据。但与所有L-Bank 预充电不同的是，这里的行是指所有L-Bank 中地址相同的行，而预充电中各L-Bank 中的工作行地址并不是一定是相同的。

那么要隔多长时间重复一次刷新呢？目前公认的标准是，存储体中电容的数据有效保存期上限是64ms（毫秒，1/1000秒），也就是说每一行刷新的循环周期是64ms。这样刷新速度就是：行数量/64ms。我们在看内存规格时，经常会看到4096Refresh Cycles/64ms 或8192Refresh Cycles/64ms 的标识，这里的4096与8192就代表这个芯片中每个L-Bank 的行数。刷新命令一次对一行有效，发送间隔也是随总行数而变化，4096行时为15.625μs（微秒，1/1000毫秒），8192行时就为7.8125μs。

刷新操作分为两种：自动刷新（Auto Refresh，简称AR）与自刷新（Self Refresh，简称SR）。不论是何种刷新方式，都不需要外部提供行地址信息，因为这是一个内部的自动操作。对于AR，SDRAM 内部有一个行地址生成器（也称

刷新计数器）用来自动的依次生成行地址。由于刷新是针对一行中的所有存储体进行，所以无需列寻址，或者说CAS 在RAS 之前有效。所以，AR 又称CBR （CAS Before RAS，列提前于行定位）式刷新。由于刷新涉及到所有L-Bank，因此在刷新过程中，所有L-Bank 都停止工作，而每次刷新所占用的时间为9个时钟周期（PC133标准），之后就可进入正常的工作状态，也就是说在这9个时钟期间内，所有工作指令只能等待而无法执行。64ms 之后则再次对同一行进行刷新，如此周而复始进行循环刷新。显然，刷新操作肯定会对SDRAM 的性能造成影响，但这是没办法的事情，也是DRAM 相对于SRAM（静态内存，无需刷新仍能保留数据）取得成本优势的同时所付出的代价。

SR 则主要用于休眠模式低功耗状态下的数据保存，这方面最著名的应用就是STR（Suspend to RAM，休眠挂起于内存）。在发出AR 命令时，将CKE 置于无效状态，就进入了SR 模式，此时不再依靠系统时钟工作，而是根据内部的时钟进行刷新操作。在SR 期间除了CKE 之外的所有外部信号都是无效的（无需外部提供刷新指令），只有重新使CKE 有效才能退出自刷新模式并进入正常操作状态。

9、数据掩码

在讲述读/写操作时，我们谈到了突发长度。如果BL=4，那么也就是说一次就传送4×64bit 的数据。但是，如果其中的第二笔数据是不需要的，怎么办？还都传输吗？为了屏蔽不需要的数据，人们采用了数据掩码（Data I/O Mask，简称DQM）技术。通过DQM，内存可以控制I/O 端口取消哪些输出或输入的数据。这里需要强调的是，在读取时，被屏蔽的数据仍然会从存储体传出，只是在“掩码逻辑单元”处被屏蔽。DQM 由北桥控制，为了精确屏蔽一个P-Bank 位宽中的每个字节，每个DIMM 有8个DQM 信号线，每个信号针对一个字节。这样，对于4bit 位宽芯片，两个芯片共用一个DQM 信号线，对于8bit 位宽芯片，一个芯片占用一个DQM 信号，而对于16bit 位宽芯片，则需要两个DQM 引脚。

SDRAM 官方规定，在读取时DQM 发出两个时钟周期后生效，而在写入时，DQM

与写入命令一样是立即成效。

读取时数据掩码操作，DQM 在两个周期后生效，突发周期的第二笔数据被取消

内存型号说明

Samsung 具体含义解释主要含义：第1位——芯片功能K，代表是内存芯片。第2位——芯片类型4，代表DRAM。第3位——芯片的更进一步的类型说明，S代表SDRAM、H代表DDR、G代表SGRAM 、T代表DDR2 DRAM、D表示GDDR1（显存颗粒）。第4、5位——容量和刷新速率，容量相同的内存采用不同的刷新速率，也会使用不同的编号。64、62、63、65、66、67、6A代表64Mbit的容量；28、27、2A 代表128Mbit的容量；56、55、57、5A代表256Mbit的容量；51代表512Mbit 的容量。第6、7位——数据线引脚个数，08代表8位数据；16代表16位数据；32代表32位数据；64代表64位数据。第8位——为一个数字，表示内存的物理Bank，即颗粒的数据位宽，有3和4两个数字，分别表示4Banks和8Banks。对于内存而言，数据宽度×芯片数量＝数据位宽。这个值可以是64或128，对应着这条内存就是1个或2个bank。例如256M内存32×4格式16颗芯片：4×16=64，双面内存单bank；256M内存 16M×16格式 8颗芯片：16×8=128，单面内存双bank。所以说单或双bank和内存条的单双面没有关系。另外，要强调的是主板所能支持的内存仅由主板芯片组决定。内存芯片常见的数据宽度有4、8、16这三种，芯片组对于不同的数据宽度支持的最大数据深度不同。所以当数据深度超过以上最大值时，多出的部分主板就会认不出了，比如把256M认成128M就是这个原因，但是一般还是可以正常使用。第9位——由一个字符表示采用的电压标准，Q：SSTL-1.8V （1.8V，1.8V）。与DDR的2.5V电压相比，DDR2的1.8V是内存功耗更低，同时为超频留下更大的空间。第10位——由一个字符代表校订版本，表示所采用的颗粒所属第几代产品，M 表示1st，A-F表示2nd-7th。目前，长方形的内存颗粒多为A、B、C三代颗粒，而现在主流的FBGA颗粒就采用E、F居多。靠前的编号并不完全代表采用的颗粒比较老，有些是由于容量、封装技术要求而不得不这样做的。第11位——连线“-”。第12位——由一个字符表示颗粒的封装类型，有G，S：FBGA（Leaded）、Z，Y：FBGA（Leaded-Free）。目前看到最多的是TSOP和FBGA两种封装，而FBGA是主流（之前称为mBGA）。其实进入DDR2时代，颗粒的封装基本采用FBGA了，因为TSOP封装的颗粒最高频率只支持到550MHz，DDR最高频率就只到400MHz，像DDR2 667、800根本就无法实现了。第13位——由一个字符表示温控和电压标准，“C”表示Commercial Temp.( 0°C ~ 85°C) & Normal Power，就是常规的1.8V电压标准；“L”表示Commercial Temp.( 0°C ~ 85°C) & Low Power，是低电压版，适合超频，

内存数据库介绍

常用内存数据库介绍（一）博客分类：内存数据库数据结构Oracle企业应用网络应用设计模式（注：部分资料直接来源于Internet） 1. 内存数据库简介 1.1 概念一、什么是内存数据库传统的数据库管理系统把所有数据都放在磁盘上进行管理，所以称做磁盘数据库（DRDB:Disk-Resident Database）。磁盘数据库需要频繁地访问磁盘来进行数据的操作，由于对磁盘读写数据的操作一方面要进行磁头的机械移动，另一方面受到系统调用（通常通过CPU中断完成，受到CPU时钟周期的制约）时间的影响，当数据量很大，操作频繁且复杂时，就会暴露出很多问题。近年来，内存容量不断提高，价格不断下跌，操作系统已经可以支持更大的地址空间（计算机进入了64位时代），同时对数据库系统实时响应能力要求日益提高，充分利用内存技术提升数据库性能成为一个热点。在数据库技术中，目前主要有两种方法来使用大量的内存。一种是在传统的数据库中，增大缓冲池，将一个事务所涉及的数据都放在缓冲池中，组织成相应的数据结构来进行查询和更新处理，也就是常说的共享内存技术，这种方法优化的主要目标是最小化磁盘访问。另一种就是内存数据库 (MMDB:Main Memory Database，也叫主存数据库)技术，就是干脆重新设计一种数据库管理系统，对查询处理、并发控制与恢复的算法和数据结构进行重新设计，以更有效地使用CPU周期和内存，这种技术近乎把整个数据库放进内存中，因而会产生一些根本性的变化。两种技术的区别如下表：

内存数据库系统带来的优越性能不仅仅在于对内存读写比对磁盘读写快上，更重要的是，从根本上抛弃了磁盘数据管理的许多传统方式，基于全部数据都在内存中管理进行了新的体系结构的设计，并且在数据缓存、快速算法、并行操作方面也进行了相应的改进，从而使数据处理速度一般比传统数据库的数据处理速度快很多，一般都在10倍以上，理想情况甚至可以达到1000倍。而使用共享内存技术的实时系统和使用内存数据库相比有很多不足，由于优化的目标仍然集中在最小化磁盘访问上，很难满足完整的数据库管理的要求，设计的非标准化和软件的专用性造成可伸缩性、可用性和系统的效率都非常低，对于快速部署和简化维护都是不利的。 2. 内存数据库历史和发展一、雏形期从上个世纪60年代末到80年代初。在这个时期中，出现了主存数据库的雏形。1969年IBM公司研制了世界上最早的数据库管理系统------基于层次模型的数据库管理系统IMS，并作为商品化软件投入市场。在设计IMS时，IBM考虑到基于内存的数据管理方法，相应推出了IMS/VS Fast Path。Fast Path是一个支持内存驻留

笔记本内存条安装图解(超详细)

笔记本内存安装详细图解笔记本内存安装之所以显得那么神秘，主要是因为大家接触得太少的缘故。相信只要装过一次，大家就会熟悉起来。安装笔记本的内存，请在断电情况下进行，并先拆掉电池，如果在冬天，手摸水管或洗手放掉静电。因各笔记本构造不尽相同，本文仅供参考，请根据自己笔记本情况判断是否适合，因安装不当，造成的一切后果，与本人无关。温馨小贴士：内存现有SDR,DDR,DDR2,DDR3之分，各种内存不能混用，购买前请确定自己的机器是用的什么类型内存，如果不能确定，可以用CPU-Z这个软件检测一下,如果你没有这软件,可以上百度搜一下后自行下载。内存条内存条小常识： PC 2100是DDR 266内存 PC 2700是DDR 333内存 PC 3200是DDR 400内存 PC2 4200是DDR2 533内存 PC2 4300是DDR2 533内存 PC2 5300是DDR2 667内存 PC3 6400是DDR2 800内存 PC3 8500是DDR3 1066内存 PC3 10700是DDR3 1333内存

PC3 12800是DDR3 1600内存一代DDR、二代DR2、三代DDR3内存互不通用，插槽插不进去内存就是型号不对，切忌霸王硬上弓！拔插内存请一定要先切断电源，释放静电，稍等几分钟，开机前确认已经插好内存。目前笔记本内存安装位置主要有两个地方，主要在机身底部或者键盘下方，其中又以底部最为常见，笔者的本本正好是前面一种。位于机身底部的内存插槽一般都用一个小盖子保护着，只要拧开这个内存仓盖上面的螺丝，就可以方便地安装内存；而位于键盘下方的内存插槽，在安装内存时需要先把键盘拆下来，虽然复杂一些，但只要耐心把固定机构找出来，也可以很快完成添加内存操作。下面将以机身底部的安装方式为例加以说明。 1、准备一支大小合适的十字螺丝刀，假如是键盘下面的安装方式还可能用到一字螺丝刀。简单的工具与内存

内存数据库(sqllite)使用介绍

内存数据库(sqllite)使用介绍数据库的发展数据库技术的发展，已经成为先进信息技术的重要组成部分，是现代计算机信息系统和计算机应用系统的基础和核心。数据库技术最初产生于20世纪60年代中期，根据数据模型的发展，可以划分为三个阶段：第一代的网状、层次数据库系统；第二代的关系数据库系统；第三代的以面向对象模型为主要特征的数据库系统。第一代数据库的代表是1969年IBM公司研制的层次模型的数据库管理系统IMS和70年代美国数据库系统语言协商CODASYL下属数据库任务组DBTG提议的网状模型。层次数据库的数据模型是有根的定向有序树，网状模型对应的是有向图。这两种数据库奠定了现代数据库发展的基础。这两种数据库具有如下共同点：1.支持三级模式（外模式、模式、内模式）。保证数据库系统具有数据与程序的物理独立性和一定的逻辑独立性； 2.用存取路径来表示数据之间的联系； 3.有独立的数据定义语言； 4.导航式的数据操纵语言第二代数据库的主要特征是支持关系数据模型（数据结构、关系操作、数据完整性）。关系模型具有以下特点：1.关系模型的概念单一，实体和实体之间的连系用关系来表示； 2.以关系数学为基础； 3.数据的物理存储和存取路径对用户不透明； 4.关系数据库语言是非过程化的。第三代数据库产生于80年代，随着科学技术的不断进步，各个行业领域对数据库技术提出了更多的需求，关系型数据库已经不能完全满足需求，于是产生了第三代数据库。主要有以下特征：1.支持数据管理、对象管理和知识管理；2.保持和继承了第二代数据库系统的技术；3.对其它系统开放，支持数据库语言标准，支持标准网络协议，有良好的可移植性、可连接性、可扩展性和互操作性等。第三代数据库支持多种数据模型（比如关系模型和面向对象的模型），并和诸多新技术相结合（比如分布处理技术、并行计算技术、人工智能技术、多媒体技术、模糊技术），广泛应用于多个领域（商业管理、GIS、计划统计等），由此也衍生出多种新的数据库技术。分布式数据库允许用户开发的应用程序把多个物理分开的、通过网络互联的数据库当作一个完整的数据库看待。并行数据库通过cluster 技术把一个大的事务分散到cluster中的多个节点去执行，提高了数据库的吞吐和容错性。多媒体数据库提供了一系列用来存储图像、音频和视频对象类型，更好地对多媒体数据进行存储、管理、查询。模糊数据库是存储、组织、管理和操纵模糊数据库的数据库，可以用于模糊知识处理。内存数据库的起因，分类一、雏形期从上个世纪60年代末到80年代初。在这个时期中，出现了主存数据库的雏形。1969年IBM 公司研制了世界上最早的数据库管理系统------基于层次模型的数据库管理系统IMS，并作为商品化软件投入市场。在设计IMS时，IBM考虑到基于内存的数据管理方法，相应推出了IMS/VS Fast Path。Fast Path是一个支持内存驻留数据的商业化数据库，但它同时也可以很好地支持磁盘驻留数据。在这个产品中体现了主存数据库的主要设计思想，也就是将需要频繁

DDR3内存的PCB仿真与设计说明

本文主要使用时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计。 1 概述当今计算机系统DDR3存储器技术已得到广泛应用，数据传输率一再被提升，现已高达1866Mbps。在这种高速总线条件下，要保证数据传输质量的可靠性和满足并行总线的时序要求，对设计实现提出了极大的挑战。本文主要使用了Cadence公司的时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计，提升信号质量使其可靠性和安全性大大提高。 2 DDR3介绍 DDR3存与DDR2存相似包含控制器和存储器2个部分，都采用源同步时序，即选通信号(时钟)不是独立的时钟源发送，而是由驱动芯片发送。它比DR2有更高的数据传输率，最高可达1866Mbps；DDR3还采用8位预取技术，明显提高了存储带宽；其工作电压为1.5V，保证相同频率下功耗更低。 DDR3接口设计实现比较困难，它采取了特有的Fly-by拓扑结构，用“Write leveling”技术来控制器件部偏移时序等有效措施。虽然在保证设计实现和信号的完整性起到一定作用，但要实现高频率高带宽的存储系统还不全面，需要进行仿真分析才能保证设计实现和信号质量的完整性。 3 仿真分析对DDR3进行仿真分析是以结合项目进行具体说明：选用PowerPC 64位双核CPU模块，该模块采用Micron公司的MT41J256M16HA—125IT为存储器。Freescale公司P5020为处理器进行分析，模块配置存总线数据传输率为 1333MT/s，仿真频率为666MHz。 3.1仿真前准备在分析前需根据DDR3的阻抗与印制板厂商沟通确认其PCB的叠层结构。在高速传输中确保传输线性能良好的关键是特性阻抗连续，确定高速PCB信号线的阻抗控制在一定的围，使印制板成为“可控阻抗板”，这是仿真分析的基础。DDR3总线单线阻抗为50Ω，差分线阻抗为100Ω。设置分析网络终端的电压值；对分析的器件包括无源器件分配模型；确定器件类属性；确保器件引脚属性(输入＼输出、电源＼地等)……

【内存数据库】内存数据库的原理及应用

内存数据库的原理及应用摘要近年来，数据库系统在各种领域中扮演了关键角色，但传统的基于磁盘的关系数据库系统却不能满足上述应用高性能、实时/近实时数据访问的要求，内存数据库系统则可以很好地满足各种应用系统的实时数据管理需求，本文主要阐述了内存数据库的基本概念，并对其和传统基于磁盘的数据库进行了比较，此外对其在内存中的数据管理方式有一定的介绍。 1.内存数据库概述以及内存数据库技术的发展内存数据库，也称主存数据库，是一个较新的研究领域，目前对内存数据库尚无一定义。内存数据库的本质特征是其主拷贝或“工作版本”常驻内存。相对于磁盘，内存的数据读写速度要高出几个数量级，将数据保存在内存中相比从磁盘上访问能够极大地提高应用的性能。同时，内存数据库抛弃了磁盘数据管理的传统方式，基于全部数据都在内存中重新设计了体系结构，并且在数据缓存、快速算法、并行操作方面也进行了相应的改进，所以数据处理速度比传统数据库的数据处理速度要快很多。内存数据库与磁盘数据库之间主要区别在于:内存数据库主数据库常驻内存，体系结构设计的优化目标是提高内存和CPU使用效率由于事务处理无需进行磁盘访问，使用内存数据库的应用系统性能得到极大提高。随着电子技术的快速发展，计算机内存已越来越便宜，这使得计算机上配置的内存容量变得越来越大。现在一些商用的系统已配置几GB甚至更多的主存，另外，随着计算机及操作系统从32位向64位的发展，使理论上计算机可配置内存总数达B。从前，利用虚拟内存或内存交换技术来使大于地址空间或大于物理内存的程序可以运行，这些技术在当时乃至现在都具有重要的意义，然而，现在的问题是如何充分利用大内存，使程序运行更快。随着计算机应用领域不断扩大和应用程度不断加深，人们对数据库技术提出了新的更高的要求。主存数据库技术，是随着存储技术的发展和现代应用的高性能需求产

笔记本内存安装与测试兼容性全程图解

笔记本内存安装与测试兼容性全程图解笔记本内存买到后，忍不住要动手了安装了吧！不过笔者还要提醒下在动手之前，虽然现在绝大多数笔记本厂商都考虑到用户自行升级问题，加内存不会影响保修。但也有极个别品牌，自行升级内存会影响保修的，所以动手前最好咨询下厂商客服人员，问清保修政策。然后再可以亮出心爱的螺丝刀杀向笔记本。在阅读本文前，建议您先查看另两篇文章“笔记本内存升级指南你的内存够用吗”“笔记本内存选购指南教你最省钱的升级方法”，以确保浏览的连贯性。工具准备：螺丝刀与螺丝盒很多时候，我们只需要准备一把磁性十字螺丝刀就够了，可是如惠普 NC4000 系列等机型，需要拆卸键盘才能扩展内存，这时还需要一把六角螺丝刀（小知识：通常拆卸笔记本硬盘也需要六角螺丝刀），如下图所示：准备好螺丝刀，还要找一个金属器皿。比如润喉糖盒子，眼镜盒等，装拆下来的螺丝，以免搞丢。接着最好是将身上的静电释放掉，一般可以洗手，用手接触金属自来水管、暖气片，金属门窗以达到目的。虽然这步常常被乎略，但是为了保护娇贵的集成电路芯片，释放静电非常必要。尤其是在北方冬天，风比较大，空气干燥容易积累静电，那么很有可能你身上积累的静电的瞬间放电就有可能将内存条击坏。最后应该找一块软布、麂皮、大张纸巾等垫在台面上，将笔记本底朝上的放置，注意不要划伤笔记本的顶盖。然后就要动用合适的螺丝刀将后盖开启，就可以看到裸露的内存插槽。

这类型的笔记本升级内存最为简单，在笔记本底部有一盖板，下面就是内存插槽的位置，这时你要做的就是，用螺丝刀拧开盖板，如上图从这个角度我们可以很清楚的看到内存所成的 30 度角。将笔记本内存对准缺口卡入齿位，两个手指捏住内存两边凹陷处成 30 度夹角将笔记本内存送入内存槽。然后稍微用力按压，将内存推入卡槽中，当听到十分清脆的“咔哒”声。这就表明大功告成，内存已经被安放好了。

SDRAM-高手进阶,终极内存技术指南——完整进阶版

序：不得不说的话（高手进阶，终极内存技术指南——完整/进阶版）作为电脑中必不可少的三大件之一（其余的两个是主板与CPU），内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存…… 不过，虽然内存对系统性能的至关重要，但长期以来，DIYer并不重视内存，只是将它看作是一种买主板和CPU时顺带买的“附件”，那时最多也就注意一下内存的速度。这种现象截止于1998年440BX主板上市后，PC66/100的内存标准开始进入普通DIYer的视野，因为这与选购有着直接的联系。一时间，有关内存时序参数的介绍文章大量出现（其中最为著名的恐怕就是CL参数）。自那以后，DIYer才发现，原来内存也有这么多的学问。接下来，始于2000年底/2001年初的VIA芯片组4路交错（4-Way Interleave）内存控制和部分芯片组有关内存容量限制的研究，则是深入了解内存的一个新开端。本刊在2001年第2期上也进行了VIA内存交错控制与内存与模组结构的详细介绍，并最终率先正确地解释了这一类型交错（内存交错有多种类型）的原理与容量限制的原因。从那时起，很多关于内存方面的深入性文章接踵而至，如果说那时因此而掀起了一股内存热并不夸张。大量的内存文章让更多的用户了解了内存，以及更深一层的知识，这对于DIY当然是一件好事情。然而，令人遗憾的是这些所谓的内存高深技术文章有不少都是错的（包括后来的DDR 与RDRAM内存的介绍），有的甚至是很低级的错误。在这近两年的时间里，国内媒体上优秀的内存技术文章可谓是寥若晨星，有些媒体还编译国外DIY网站的大篇内存文章，但可惜的是，外国网站也不见得都是对的（这一点，国内很多作者与媒体似乎都忽视了）。就这样，虽然打开了一个新的知识领域，可“普及”的效果并不那么好，很多媒体的铁杆读者高兴地被带入内存深层世界，但也因此被引向了新的误区。不过，从这期间（2001年初至今）各媒体读者对这类文章的反映来看，喜欢内存技术的玩家大有人在且越来越多，这是各媒体“培养”的成果。这些用户已经不满足如何正确的使用内存，他们更渴望深入的了解这方面原来非常贫乏的知识，这些知识可能暂时不会对他们在使用内存过程中有什么帮助，但会大大满足他们的求知欲。在2001年初，我们揭开VIA芯片组4路交错内存控制和部分芯片组有关内存容量限制之迷时，还是主要围绕着内存使用的相关话题来展开，而且在这期间有关内存技术的话题，《电脑高手》也都是一笔带过。但在今天，在很多人希望了解内存技术而众多媒体的文章又“力不从心”时，我们觉得有必要再次站出来以正视听，也就是说，我们这次的专题不再以内存使用为中心，更多的是纯技术性介绍，并对目前现存的主要内存技术误区进行重点纠正。在最后要强调的是，本专题以技术为主，由于篇幅的原因，不可能从太浅的方面入手，所以仍需要有一定的技术基础作保证，而对内存感兴趣的读者则绝不容错过，这也许是您最好的纠正错误认识的机会！在本专题里，当讲完内存的基本操作之后，我们会给大家讲一个仓库的故事，从中相信您会更了解内存这个仓库是怎么工作的，希望您能喜欢。 SDRAM内存模组的物理Bank与芯片位宽虽然有关内存结构与时序的基础概念，在本刊2001年第2期的专题中就已有阐述，但在这里为了保证专题的可读性，我们需要再次加强这方面的系统认识。正确并深刻理解内存的基础概念，是阅读本专题的第一条件。因为即使是RDRAM，在很多方面也是与SDRAM相似的，而至于DDR与DDR-Ⅱ、QBM等形式的内存更是与SDRAM有着紧密的联系。 SDRAM内存模组与基本结构

内存数据库

内存数据库实时交易系统的催化剂现在，支持实时应用程序（如证券交易系统）的基础架构软件已经面市。内存数据库（IMDB）是这种基础架构的核心部分。与IMDB 所替代的各种定制产品不同，基于IMDB技术的商用产品不仅仅具有高性能，还增加了消息处理接口、符合行业标准的API、事务处理、容错故障切换和恢复、事件发布和与后台RDBMS的连接。今天，精简的开发团队有足够的能力处理应用程序级的更改。他们已不再需要在“应用程序底层”编写代码，而且与当今经过证实的可选商用方案相比，这也不再是一个审慎的策略。引言：对速度的需求永无止境对于证券交易系统来说，持续的熊市并未减少交易处理量。当然，货币交易量大大减少了，这是因为美国市场在采用十进制最小报价单位之后平均价差变小了。但系统依旧忙于买卖盘传递、对盘和跟踪交易订单。事实上，纳斯达克报告的统计数据表明当前的股票交易量与2000年底股市动荡时期的交易量大致持平（参见图1）。造成这种现象的原因是交易策略和习惯发生了某些重大改变，包括对冲基金的迅猛普及和程式交易的惊人增长。很多投资者采取短期买进卖出策略，这反映了股市的不稳定性。交易执行的速度和交易价格成为了最重要的问题。因此，处理投资者业务的交易系统的速度和质量也成为了最重要的方面。

联想扬天系列电脑一体机更换、增加内存条(笔记本内存条)

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.联想扬天系列电脑一体机更换、增加内存条（笔记本内存条） 1.首先要说明一下此机不足，内存插槽就一个，只能换不能增加。如果有2个内存插槽，就不需要这么浪费了。我一次更换了公司的4台内存条，换下来的不好处理，我是卖呢还是不卖呢~！作者：风来了.呆狐狸 2.在拆之前先打电话给联想售后，确定撕毁该封条是否有保修期问题。我这边已经打过电脑，确定没问题。只是说拆机过程中，损坏内部元器件不保修。当然如果你不放心，可以联系售后帮你增加更换内存 3.拆之前准备工作十字螺丝刀2把，其中一把备用。内存条一个（这边用的是金士顿4G 笔记本内存条）旧的银行卡一张（或者类似的，这边没找到，用的是薄铁片，不推荐使用薄铁片，容易把一体机外壳弄划痕） 4.先拆入下图中1的 5.接着拆途中2 6.接着图中3 此处螺丝是拧不下来的，估计拧到8/10左右 9.用废旧银行卡沿着机箱缝隙慢慢翘边上都有卡口，看另一张图，就知道开口在哪了。 10.看如下图，商用一体机虽然贵（贵的要死，同样的价格我给公司配的DIY机，就是高配），里面的各种挡板还是非常好的，质量非常好。拧下图中8 的螺丝 11. 拧下图中9 的螺丝 12. 图中10 就是内存条，只有一个插槽，无法增加内存条，只有更换图中11 就是硬盘 13.更换内存条把jd买的4G内存换上去就OK了内存条换法： 1）两边有金属卡条，两边往外侧拉少许，内存条自动斜立 2）拔出即可 3）把新内存条斜插入内存条卡槽，看好内存条卡口和内存条卡槽卡口是否对应 4）斜立的内存条，向下按，和金属卡条持平，松手，至此更换完成 14.按倒叙的步骤，把螺丝装回原位。 1

开源内存数据库的调研与分析

一、内存数据库具备的一些基本功能 1）：数据的管理，内存数据库机制是支持永久数据的管理的，包括数据库的的定义、存储、维护等功能。 2）：数据的操作，内存数据库支持对数据进行增，删，改，查，数据完整性校验等一些基本功能。 3）：事务管理，内存数据库支持调度，进程间、线程间的一些并发等操作。 4）：数据恢复备份机制，内存数据库支持在线备份和系统崩溃后的自动恢复。

二、FastDB FastDB是一个高效率的内存数据库系统，在磁盘上的数据库文件和使用该数据库的每一个应用程序占用的虚拟内存空间相映射，这样取消了数据文件和缓冲池中的数据传输。再将整个文件数据读入内存，并且使用了高性能的锁工具实现了只读模式线程间、单个更改模式线程和多个只读模式线程间的并发执行。FastDB通过位图实现对内存进行分配，最小单位块是分配量子（16字节）。如此大大提高了数据引用的局部性（对象数据尽可能分配在连续的内存区域），最小化了修改页的数目和减少了事务提交时间。事务提交协议基于一个影子根页算法，对数据库执行原子更新操作，恢复效率很高，在存储数据结构上可以采用T-tree结构（T-tree和A VL-tree相似，只是T-tree中每个节点中顺序存储了多个值），对于大量相似重复性数据的查询性能相当高；也可以采用Hash存储，这是用关键字段定位表中记录的最好办法（采用等号进行查询）。影子根页算法概述：FastDB数据库中每条对象都具有唯一的标识符（OID），用作一个数组（对象索引）的下标，元素值表示对象的一个句柄，在FastDB数据库中存在两个索引（当前索引和影子索引），当某个对象第一次被修改时，它会创建一个副本，当前索引中的对象句柄被修改指向副本，影子索引仍然包含一个指向该对象原始版本的句柄。所有更改发生在副本上，FastDB在对象索引的一个特殊位图页上标记出哪个索引包含修改过的对象句柄。当一个事务被提交时，FastDB首先检查对象索引的尺寸的大小，若增长了，还会重新为对象索引的影子副本重新分配内存，然后释放“旧对象”占用的内存，释放后，将修改过的所有位图页flush到磁盘上，然后FastDB将改变数据库头部中的当前对象索引指示符，以切换对象索引的角色。当前对象索引将变成影子索引之后，FastDB 把修改过的所有句柄从新的对象索引中复制到先前是影子的、现在已成为当前的对象索引中。此时，两个索引都得到了同步。优点：具备实时能力及便利的C++接口。FastDB针对应用程序通过控制读访问模式作了优化。通过降低数据传输的开销和非常有效的锁机制提供了高速的查询。对每一个使用数据库的应用数据库文件被影射到虚拟内存空间中。因此查询在应用的上下文中执行而不需要切换上下文以及数据传输。 fastdb中并发访问数据库的同步机制通过原子指令实现，几乎不增加查询的开销。fastdb假定整个数据库存在于RAM中，并且依据这个假定优化了查询算法和接口。此外，fastdb 没有数据库缓冲管理开销，不需要在数据库文件和缓冲池之间传输数据。 Fastdb支持事务、在线备份以及系统崩溃后的自动恢复。事务提交协议依据一个影子根页面算法来自动更新数据库。恢复可以执行得非常快，为临界应用提供了高可用性。此外，取消事务日志改进了整个系统的性能，并且使得可以更有效的利用系统资源。 fastdb是一个面向应用的数据库，数据库表通过应用程序的类信息来构造。fastdb支持自动的模式评估。

如何为数据库服务器配置存储和内存

服务器管理,本文介绍在设计数据库服务器系统地存储与内存时应该注意地一些基本原则. 随着服务器硬件地功能变得越来越强大，而价格一路急剧下跌，许多公司（尤其是小公司）发现如今购买数据库服务器面临众多选择.这意味着，经验相对欠缺地数据库管理员们也被要求设计功能越来越强大地系统.在为大型系统设计数据库系统时，能够买到有许多硬盘和充足内存地大型数据库服务器.以下是在设计系统时应当遵守地一些基本原则.文档来自于网络搜索存储系统人们在设计磁盘阵列时最常犯下地错误就是，只计算所需地闲置容量.闲置容量只是设计存储子系统时要考虑地一部分而已；另一个部分就是存储系统需要支持地输入输出操作次数.文档来自于网络搜索应当遵守地一条基本原则就是，写操作频繁地数据库最好使用阵列，而读操作频繁地数据库通常最好使用阵列.原因在于，如果把数据写到阵列，性能会受到影响.由于把数据写到阵列上，存储系统必须在写数据之前计算出奇偶检验位，而算出奇偶检验位需要相当长地时间，这意味着写到阵列上地性能会降低.文档来自于网络搜索由于这种性能影响，我们总是建议你应当把事务日志放到阵列上.事务日志是写操作始终很频繁地文件，不管数据库是以读操作为主地数据库，还是以写操作为主地数据库.数据库也应当放在阵列上，具体来说放在与事务日志文件所在阵列不同地另一个阵列上.文档来自于网络搜索对每个磁盘阵列进行分区时，应当确保分区正确对齐.默认情况下，及以下版本没有正确对齐分区，这会导致磁盘子系统地性能达不到最理想水平.可以通过使用实用程序（中地）创建分区来解决这个问题.这样创建地每个分区其对齐偏移量应为；在默认情况下，创建地每个分区其对齐偏移量为. 在默认情况下创建地分区其对齐偏移量为.文档来自于网络搜索物理数据库构建微软最近开始推荐使用地一项比较新地技术就是，针对两个至四个核心当中地每个核心，数据库应当有一个物理数据库文件.应当为数据库里面地每个文件组做到这一点.文档来自于网络搜索如果你地服务器有两个四核，那么共有八个核心.我们假定数据库有两个文件组，一个名为，另一个名为.那么每个文件组都应当有两个至四个物理文件.这项技术让可以对磁盘输入输出进行优化.可能地话，你应当尽量分散文件，以便位于每个存储阵列上地文件尽可能少.文档来自于网络搜索数据库地配置应有点不同.配置数据库时，建议针对每个核心，数据库应当有一个物理文件.这样系统就可以为数据库尽量加快输入输出操作.与用户数据库一样，放在每个磁盘阵列上地文件也应当尽可能少.文档来自于网络搜索你在数据库里面应当始终至少有两个文件组.第一个文件组包括表，第二个组包括索引.你需要让它们位于不同地文件组，那样查询索引时，装入到表地操作不会受到影响，反之亦然.文档来自于网络搜索系统内存在过去，购买只安装了数内存地数据库服务器相当常见.那是因为内存地价格还很昂贵. 如今，内存价格相当便宜；只要你能承受得了，应当购买尽量多地内存.内存越多，数据库地运行速度几乎总是越快.例外情况就是，如果你安装地内存超过了数据库地大小.举例来说，如果你有大小地数据库，但安装了内存，那么为服务器添加更多内存对提升数据库地性能没有帮助，因为可能已经能把整个数据库装入到内存中.文档来自于网络搜索在决定为分配多大内存时，绝对不要让把所有内存都分配给它.因为操作系统需要内存

网友教您如何自己动手升级笔记本内存

网友教您如何自己动手升级笔记本内存 2010年12月15日01:44IT168我要评论(0) 字号：T|T 笔记本电脑最常升级的两个部件就是内存和硬盘，尤其是内存，在windows vista发布以后，操作系统以及各种软件对于内存容量的要求越来越大，要想流畅运行，2GB内存容量是基础，并且升级内存技术难度较小，很多笔记本D面内存处都预留了方便拆卸的挡板，用户自行购买合适的内存插在接口上即可。现在市面上单条2GB DDR3笔记本内存价格在250元左右，DDR2 667在150元左右，升级成本还是比较划算。但是如果去厂家的售后服务中心升级的话那费用就比较高了，拿索尼来说，升级一条2GB内存价格约为800元，如果用户自行升级的话可以节省一大笔钱。接下来转载一篇本友会文章，以升级索尼笔记本内存为例，为大家讲解一下如何自行升级笔记本内存。在升级之前首先需要确定笔记本的内存类型和插槽个数，这些信息可以在BIOS中查看，也可在操作系统中借助everest、鲁大师、CPU Z等软件查看。之后就是购买相应型号的内存，一般情况下，内存的兼容性很好，不一定非要购买和您笔记本上品牌型号相同的内存，如果可以买到当然更好，买不到也没关系。不过要注意的是，您能升级的最大内存容量，对于32位系统而言，其最大的寻址空间为2的32次方，理论上能使用3.25GB的内存，建议最大3GB为宜，而64位则可支持4GB以上的内存容量。接下我们正式开始。第一步：将笔记本电源关闭，切断交流电源适配器，将笔记本翻转放在桌面上，将电池取出，D面找到内存挡板。红圈内为内存挡板螺丝第二步：拧松红圈中地方的那一颗镙丝即可。(注：索尼这款笔记本内存盖的螺丝和挡

WHO 数据完整性指南：良好的数据和记录规范(最终版)中文版--实例部分

WHO 数据完整性指南：良好的数据和记录规范（最终版）中文版--实例部分附件1 在纸质和电子系统中实施ALCOA(+)的期望和详细风险管理考虑的实例为了保证记录和数据在他们整个使用期间即数据生命周期内的准确、完整、一致和可靠企业应该遵循良好文件规范（GDocP）。原则上要求文件应该有可追溯、清晰、同步记录、原始和准确的属性（有时候也称作ALCOA）。在此附件中的表格提供了纸质和电子记录和系统的常规ALCOA要求实施的进一步的指导。另外，详细的风险管理的实例以及几个例证演示了这些措施是如何典型实施的。这些例证提供来帮助理解概念和如何达到基于风险的成功实施。这些例子不应该作为新的规范要求。可追溯的。可追溯的意思是在记录中获取信息以便此信息是唯一可以确定执行者的数据（如人员、计算机系统）。为了确保行为和记录可以追溯到唯一的个人控制方面详细的风险管理考虑 1) 对于有法律约束的签名，在唯一、可识别的（实际）人员签名和签名的事件之间应该有一个可验证的、安全的联系。签名应该永久性地链接至被签的记录。使用一个应用程序用于签文件另一个用来储存签发的文件的系统应该确保两个保持链接以确保其属性不被破坏。 2) 签名和个人印章应该在审核或执行被记录的事件或行为的同时进行。

3) 使用个人印章去签署文件需要额外的风险管理控制，比如手写日期和要求印章储存在安全的地方访问权限仅仅限制给指定的人员或有其他避免潜在被滥用的其他方法的程序。 4) 使用个人手写签名的数字图片签署文件通常是不接受的。当这些储存的图片没有保存在只允许指定的人员访问的地方或者没有其他预防滥用的措施和没有放置在文档和邮件中它们就能很容易地被复制和被其他人重复使用，这种行为在这些签名的真实性方面的信心就会大打折扣。有法规约束的、手写签名应该在签名的同时签日期，电子签名应该包含签名的时间/日期标记来记录签署的事件的同时发生的性质。 5) 不鼓励使用混合系统，但是在有原有遗留系统等待替换的地方，现场应该有（风险）降低措施。应该避免使用共享和通用的登录凭证以确保在电子记录中记录的行为可以追溯到唯一的个人。这个适用于人员可能实施行为的软件应用层级和所有适用的网络环境（如工作站和服务器操作系统）。在没有技术控制或不可行的地方，比如，在原有遗留的电子系统中或登录将终止应用程序或停止过程运行的地方，应该使用纸质和电子记录的组合来满足追溯行为到相关个人的要求。在这种情况下，在GXP活动的过程中产生的原始记录必须是完整的，必须在记录保留期间以允许完全重现GXP活动的方式维护。 6)当系统缺乏电子签名的可行性时提供足够的安全保护的情况下混合的方法可以例外地用来签署电子记录。这种混合的方法可能比完全的电子方法更繁冗；因此推荐尽可能使用电子签名。例如，执行和归属使用手写签名附件的电子记录可以通过一个简单的方法来执行，为系统使用和数据审核创建一个与书面程序相关联的单页的受控表格。这个文件应该列出审核的电子数据集和提交审核的任何元数据，和将要提供给数据集创建人、审核人和/或批准人去插入手写签名的域的清单。带有手写签名的纸质记录应该是安全并可追踪地链接至点击数据集，无论是通过程序化的方法，比如使用详细的检索索引，还是技术方法，比如将签名页的真实副本的扫描图片放入电子数据集中。 7)应该优先替换混合系统。 8) 使用记录员代替另一个操作人员记录的行为仅仅考虑在特殊情况和仅仅发生在以下情况： --记录行为发生在对产品或活动有风险的地方，比如无菌区操作人员记录生产线的干扰活动； --为了适应文化或者降低员工的读写/语言能力的不足；比如，由操作人员执行操作，但由主管或指挥者来见证和记录。在这两种情况下，监督者的记录必须是与执行的任务同步的，并应该明确执行被观察任务的人员和完成记录的人员。如果可能执行被观察任务的人员应该在记录上确认签名，尽管这个确认签名的步骤是回顾式的也是可以接受的。监督（代写）文件完成的过程应该描述在批准的程序中，规定哪些过程的哪些行为可以。清晰、可追踪和永久的

内存数据库技术白皮书

前言随着移动互联网的飞速发展，信息系统的互动性日益增强、用户规模不断攀升，催生出一大批高并发、低时延的新兴应用，这些应用需求对传统系统的性能提出了新的挑战，基于磁盘存储的数据库管理系统由于磁盘读写的速度限制，已经很难满足这类新应用的扩展性和时延要求。主要依靠内存来存储数据的数据库管理系统，也称为内存数据库，成为了解决高并发、低时延数据管理需求的技术路线。近年来，随着动态随机存储器（DRAM）容量的上升和单位价格的下降，使大量数据在内存中的存储和处理成为可能，Redis、Memcached 等内存数据库管理软件逐渐成熟，应用范围越来越广。未来几年，随着非易失性存储器件（NVM）逐步投入商用，新硬件将会给内存数据库带来更大的发展机遇。本白皮书阐述了内存数据库的概念，梳理了内存数据库的发展历史和核心属性，分析了在电商、直播和电信行业的典型应用场景，并对主流的内存数据库进行了介绍和对比。白皮书还从技术和管理两个角度提出了产品选型和硬件选型建议，并总结了内存数据库的发展趋势。本白皮书的编写得到了 Redis 中国用户组的大力支持，在此表示感谢！

目录版权声明............................................................ I 前言............................................................. I II 图表目录........................................................ V 一、什么是内存数据库 (1) （一）内存数据库概述 (1) （二）内存技术的成熟与突破 (1) （三）内存数据库的发展历程 (4) （四）内存数据库的优势与挑战 (7) 二、内存数据库的分类及应用场景 (9) （一）内存数据库的分类 (9) （二）内存数据库的使用场景 (10) 三、内存数据库的选型建议 (14) （一）内存数据库产品现状 (14) （二）内存数据库选型建议 (15) （三）硬件选型建议 (17) 四、内存数据库技术演进趋势 (18) （一）内存数据库和传统数据库混合使用将成为主要模式 (18) （二）软硬件深度整合为内存数据库开辟新的技术方向 (18) （三）协议创新将进一步提升分布式内存数据库的一致性能力 (21) （四）与容器技术结合为内存数据库提供更强的弹性扩展能力 (22) 五、总结与展望 (24) 参考文献 (25) 附件：缩略语 (26)

笔记本各个部件拆解详细教程

图文并茂！笔记本各个部件拆解详细教程{Y}年{M}月{D}日来源：IT168 编辑：洋溢【我要评论】拆卸笔记本电脑是有风险的，几乎每一个品牌都会提醒你，因自行拆卸造成的故障均不保修范围内。这是因为笔记本电脑体积小巧，构造非常精密，如果贸然拆卸，很可能会导致笔记本电脑不能工作或者损坏部件。但是学会拆卸笔记本电脑也有好处，第一它可以帮助你判断笔记本电脑的质量。笔者拆过一些笔记本电脑，但凡一线品牌的笔记本电脑，内部总是整整齐齐，各种部件和走线都透着精致，而其他一些品牌，要么连线飞渡南北，要么做工粗糙。质量的高下，由此可见一斑。第二通过拆卸笔记本电脑，了解笔记本的结构，有助于打破对笔记本电脑的神秘感。笔记本需要简单的升级或者遇到一些小故障，就不必假手于人。另外拆开笔记本电脑后，你就会发现它虽然精密，但是在结构上与台式机并无二致，如果里面的各种部件能够在市场上出售，相信自己组装一台笔记本电脑绝对不是难事。拆机前的准备工作——收集资料如果你对要拆的这款笔记本了解的并不多，拆解前，首先应该研究笔记本各个部件的位置。建议先查看随机带的说明手册，一般手册上都会标明各个部件位置的标明。少数笔记本厂商的官方网站，提供拆机手册供用户下载，这些手册对拆机有莫大的帮助。拆机前的准备工作——看懂标识符在拆机前，我们还要了解下笔记本底部的各种标识符，这样想拆下哪些部件就能一目了然！

先上一张Pavilion tx1000的底部图片作示例，点击图片查看大图只要拨动电池标识边上的卡扣，就可以拆卸电池

固定光驱的螺丝，拧下后才可以拆卸光驱某些光驱是卡扣固定，只要扳动卡扣就可以拆卸光驱。此类光驱多支持热揷拔，商用笔记本多支持此技术内存标识，通常内存插槽有两颗螺丝固定

高手进阶,终极内存技术指南——完整

高手进阶，终极内存技术指南——完整/进阶版发布日期：2002年12月17日作者/编辑：特约作者赵效民警告：本文原载于《电脑高手》杂志2002年第12期，由《电脑高手》杂志授权PCPOP 网站转载，《电脑高手》杂志及作者拥有本文的独家版权，任何个人或媒体未经许可不得使用本文文字与图片！注：您现在看到的版本是本专题的完整/进阶版，而非《电脑高手》杂志2002年第12期上的“精华版”，在这里您能看到专题的完整内容。作为电脑中必不可少的三大件之一（其余的两个是主板与CPU），内存是决定系统性能的关键设备之一，它就像一个临时的仓库，负责数据的中转、暂存…… 不过，虽然内存对系统性能的至关重要，但长期以来，DIYer并不重视内存，只是将它看作是一种买主板和CPU时顺带买的“附件”，那时最多也就注意一下内存的速度。这种现象截止于1998年440BX主板上市后，PC66/100的内存标准开始进入普通DIYer的视野，因为这与选购有着直接的联系。一时间，有关内存时序参数的介绍文章大量出现（其中最为著名的恐怕就是CL参数）。自那以后，DIYer才发现，原来内存也有这么多的学问。接下来，始于2000年底/2001年初的VIA芯片组4路交错（4-Way Interleave）内存控制和部分芯片组有关内存容量限制的研究，则是深入了解内存的一个新开端。本刊在2001年第2期上也进行了VIA内存交错控制与内存与模组结构的详细介绍，并最终率先正确地解释了这一类型交错（内存交错有多种类型）的原理与容量限制的原因。从那时起，很多关于内存方面的深入性文章接踵而至，如果说那时因此而掀起了一股内存热并不夸张。大量的内存文章让更多的用户了解了内存，以及更深一层的知识，这对于DIY当然是一件好事情。然而，令人遗憾的是这些所谓的内存高深技术文章有不少都是错的（包括后来的DDR与RDRAM内存的介绍），有的甚至是很低级的错误。在这近两年的时间里，国内媒体上优秀的内存技术文章可谓是寥若晨星，有些媒体还编译国外DIY网站的大篇内存文章，但可惜的是，外国网站也不见得都是对的（这一点，似乎国内很多作者与媒体似乎都忽视了）。就这样，虽然打开了一个新的知识领域，可“普及”的效果并不那么好，很多媒体的铁杆读者高兴地被带入内存深层世界，但也因此被引向了新的误区。不过，从这期间（2001年初至今）各媒体读者对这类文章的反映来看，喜欢内存技术的玩家大有人在且越来越多，这是各媒体“培养”的成果。这些用户已经不满足如何正确的使用内存，他们更渴望深入的了解这方面原来非常贫乏的知识，这些知识可能暂时不会对他们在使用内存过程中有什么帮助，但会大大满足他们的求知欲。在2001年初，我们揭开VIA芯片组4路交错内存控制和部分芯片组有关内存容量限制之迷时，还是主要围绕着内存使用的相关话题来展开，而且在这期间有关内存技术的话题，《电脑高手》也都是一笔带过。但在今天，在很多人希望了解内存技术而众多媒体的文章又“力不从心”时，我们觉得有必要再次站出来以正视听，也就是说，我们这次的专题不再以内存使用为中心，更多的是纯技术性介绍，并对目前现存的主要内存技术误区进行重点纠正。