RTC晶振精度

1晶振与精度

时钟是电能分时计量的基础，实时时钟芯片的时间准确度，将直接影响多费率电表费率时段切换的准确度。时钟晶振的准确度及稳定度是影响时间准确度的主要因素之一；而晶振的温漂是造成其准确度偏差主要原因。由于电表成本限制，不可能选用价格昂贵的温补晶振、或恒温晶振；

解决方案：

鼎隆RTC都需要配备32.768khz的晶体。HYM1302和HYM1380/1381在内部集成了6pf的匹配电容，推荐使用负载电容参数为6pf的晶振，不需要在外部接匹配电容，直接连接晶振。如果使用的是12pf的晶振，X1,X2脚上需要外接两个到地的匹配电容（12pf左右），如果不接匹配电容，会造成时钟偏快现象；HYM8563和HYM1307需要配备晶体的负载电容参数一般要求为12.5pf，晶体的两脚直接和两个振荡管脚相连，另外在HYM8563的振荡输入管脚上并一个调整电容到地用来调整时钟精度，调整电容的取值一般在5－21pf之间。

2RTC的晶振处PCB布线

时钟不走或走时不准，晶振停振。

解决方案：

由于RTC的晶振输入电路具有很高的输入阻抗（大约109Ω），因此，它与晶振的连线犹如一个天线，很容易耦合系统其余电路的高频干扰。而干扰信号被耦合到晶振引脚将导致时钟数的增加或减少。考虑到线路板上大多数信号的频率高于32.768kHz，所以，通常会产生额外的时钟脉冲计数。因此，晶振应尽可能靠近X1、X2引脚安装，同时晶振、X1/X2引脚的下方最好布成地平面。对于那些会产生明显的射频辐射的元件，设计时应加以屏蔽，并使其远离晶振，特别是低功耗晶振，它对邻近的射频干扰非常敏感，往往会导致时钟加快。另外，与振荡器启动时间、晶振的性能以及线路板的布局有关。实际上，较大的等效串联电阻（ESR）和过大的电容负载都会延长振荡器的启动时间，而且，ESR较大时，还会造成较大的功率损耗。

3例：HYM1302晶振管脚连接2个30PF电容，每天大约慢4秒，如何进一步提高精度？解决方案：

时钟每天慢4秒是因为晶振的外部负载电容过大，即30PF电容过大。如果使用的晶振的负载电容参数为12PF，在PCB板没有分布电容影响的情况下，推荐在晶振管脚上接2个12PF

的匹配电容到地（一边一个），这样可以保证较高的时钟精度。一般情况下，外接匹配电容来调节时钟精度的原则是：如果时钟偏快，则加大电容值；如果时钟偏慢，则减小电容值。

1302不起振，读出秒寄存器的数值为0X80？

4例：使用HYM

HYM1302

解决方案：

HYM1302在内部有一个起振控制位CH，它就是秒寄存器的最高位（位7）。CH=1时禁止振荡电路振荡；CH=0时使能振荡电路振荡。在HYM1302每次上电的时该位默认为1，振荡电路不起振，即读出的秒寄存器的数值为0X80。所以用户在应用时需要设置起振位CH=0，这样HYM1302的时钟才能正常走动（起振）。

5例：有时候能写，有时候能读，有时候什么都不可以，读出来的都是FF，换了几个晶振，1302总会出现这种问题，会是什么原因呢？

也换了一片HYM

HYM1302

解决方案：

这个是MCU和HYM1302通信不稳定造成，如果HYM1302的串行通信线不加上拉电阻直接和C51单片机的I/O连接，则可能会有通信不稳定的现象，建议出现这个问题时在串行线上加上拉电阻（1k－10k）。

石英晶振设计电路,Oscillation Circuit Design Overview

Oscillation Circuit Design Overview Oscillation Circuit Design Key Parameters DRIVE LEVEL (DL), OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL), OSCILLATION ALLOWANCE, FREQUENCY-TEMPERATURE CURVE DRIVE LEVEL (DL) The drive level of a crystal unit is shown by the level of the operating power or the current consumption (see Figures 9,10, and 11). Operating the crystal unit at an excessive power level will result in the degradation of its characteristics, which may cause frequency instability or physical failure of the crystal chip. Design your circuit within absolute maximum drive level. OSCILLATION FREQUENCY AND LOAD CAPACITANCE (CL) The load capacitance (CL) is a parameter for determining the frequency of the oscillation circuit. The CL is represented by an effective equivalent capacitance that is loaded from the oscillation circuit to both ends of the crystal unit (see Figure 12). The oscillation frequency varies depending upon the load capacitance of the oscillation circuit. In order to obtain the desirable frequency accuracy, matching between the load capacitances of the oscillation circuit and the crystal unit is required. For the use of the crystal unit, match the load capacitances of the oscillation circuit with the load capacitances of the crystal

RTC晶振设计指南

RTC (实时时钟) 晶振设计指南 翻译: 陈其龙(香港商鼎盛国际有限公司总经理) （适用于FM31 系列，FM3808,FM30C256所有的RTC芯片） 总体概述 FM31 系列，FM3808,FM30C256 集成了处理器外围器件，它集成了FRAM 非易失性存储器和实时时钟于一体。实时时钟在VDD 掉电以后自动切换到后备电源。在使用后备电源的情况下，实时时钟耗电量很少以便其可以长期工作。本应用笔记提醒系统设计者在使用实时时钟时应注意的问题。 振荡器和晶体 任何实时时钟的核心都是晶振，它为分频计数器提供精确的与低功耗的时基信号，它可以用于产生秒、分、时、日等信息。为了确保时钟长期的准确性，晶振必须工作正常，不能受到干扰。 除了晶体之外，所有必须的元件都被集成在器件之内。如果有额外的诸如电容和电阻等元件被连接到X1和X2引脚，晶振将不能正常工作。这种情况下，直流工作点将发生偏移，晶振频率也会偏移，甚至在上电时，晶振不能正常起振。具有10pF电容和10M阻抗的被动示波器探针也会影响晶振正常工作。所有的32.768KHZ 晶体都有等效电容。市场上最为普遍的32KHZ 晶体有两种类型：6pF 和12.5pF。在操作时，晶体必须符合推荐的容性特性。那就是说，X1/X2引脚的容性负载必须为6pF。所有的FRAM实时时钟都设计使用6pF 类型的晶体。 以上简化的晶振示意图显示了穿孔晶振与芯片内的C1和C2的连接。芯片内的这两个电容值

为12pF，它们和晶体一起工作。因此CLOAD值为C1*C2/(C1+C2)或6pF.。两个电阻每个为1千欧，它可以调整相位以提高晶振的工作稳定性。所有带有实时时钟的Ramtron 外围器件都选择6pF 晶体以在使用后备电源时实现最低功耗。一个12pF 的晶体晶振的功耗是6pF 晶体晶振的两倍。值得注意的是：晶振内的150nA 电流源为电路提供一个低值的直流偏置电流。晶振可能由于噪音和X1/X2 引脚上额外负载的影响而引起工作晶振32.768KHZ 频率不能被直接监控。不能在X1 和X2 引脚上增加电容，也不可以用探头直接接触。以下推荐几种检测晶振频率的方法：2、在实时时钟控制寄存器中，（在FM30C256和FM3808 中为Flages 寄存器），将CAL 位设置为1。这一操作将CAL:引脚（FM3808 中的INT）变为512Hz 的监控器。512Hz 是晶振频率的64 分3、可使用频率计数器或其他精确频率测量仪器测量晶振频率（可使用数码示波器观察十个周期以上，而不是只观察一个周期）。你希望读到512Hz 这一精确频率值，但只要测量值在 511.975-512.025Hz 之间，我们就可以认为晶振工作正常。CAL(4:0)寄存器位能够使实时时钟误差率小于2ppm。0.025Hz 晶振误差大约引起50ppm的时钟误差. 尽管50ppm 的时钟误差距离精确值比较远，但它在校准设置功能可纠正能力范围之内。为了进一步测试晶振，系统微控制器可进入或退出校准状态。为确保频率的准确性，可以连续监控512Hz 的频率输出。如果频率改变较大，那么晶振有可能受到噪音的影响。如果你采用推荐的电路布局，实时时钟晶振的工作性能将极大提高。重点提示：校准设置CAL(4:0)不会影响到512Hz 输出。改变CAL(4:0)位，CAL(INT)引脚上512Hz 频率不会改变。实时时钟的校准是通过对64 分频计数器的输出进行数字调整，不能通过改变晶体频率进行校正 布局推荐 X1 和X2 晶体引脚均为高阻引脚，必须小心处理。需确保晶体与X1,X2 引脚之间的连线距离最短，必须小于5mm。2. 确保VDD引脚具有良好的退藕性。（VDD与地之间连接一个0.1uF电容）3. 即使信号位于板内层，也不能允许信号线靠近X1 和X2 引脚。在晶体引脚周围使用接地保护环。在内部或板反面使用接地保护敷铜。 图三：X1 和X2 引脚周围的保护环 目前有很多表面封装晶体可用。图三为FM31系列和SMD晶体的布局示图。应当注意：通过图中示意的孔将保护环与地相连。Abracon, Citizen,Epson, Raltron, and Saronix 制造32kHz 6pF表面晶体。推荐的6pF晶体将保证晶振以32.768Hz的频率正常工作。

有源晶振的EMC设计

有源晶振的EMC设计 有源晶振的电路设计常见有两种： (1)、 (2)、 原理图设计要点： (1)、晶振电源去耦非常重要，建议加磁珠，去耦电容选三个，容值递减。 (2)、时钟输出管脚加匹配，具体匹配阻值，可根据测试结果而定。

(3)、图二中加了一个电容，容值要小(加大了有什么结果，你可以试一试)，构成了一级低通滤波，电阻、电容的选择，根据具体测试结果而定。 PCB设计要点： (1)、在PCB设计是，晶振的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽外来的干扰。 (2)、晶振下面要铺地，可以防止干扰其他层。因为有些人在布多层板的时候，顶层和底层不铺地，但是建议晶振所在那一块铺上地。 (3)、晶振底下不要布线，周围5mm的范围内不要布线和其他元器件(有的书是建议300mil范围内，大家可以参考)，主要是防止晶振干扰其他布线和器件。 (4)、晶振不要布在板子的边缘，因为为了安全考虑，板卡的地和金属外壳或者机械结构常常是连在一起的，这个地我们暂且叫做参考接地板，如果晶振布在板卡的边缘，晶振与参考接地板会形成电场分布，而板卡的边缘常常是有很多线缆，当线缆穿过晶振和参考接地板的电场是，线缆被干扰了。而晶振布在离边缘远的地方，晶振与参考接地板的电场分布被PCB板的GND分割了，分布到参考接地板电场大大减小了(可以参考《EMC电磁兼容设计与测试案例分析》第二版) (5)、当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路，那就布短吧。 还有一点，关于晶振的选择，如果你的系统能工作在25M，就尽量不要选50M的晶振。时钟频率高，是高速电路，时钟上升沿陡也是高速电路。在最近的几次板卡设计中，我的晶振波形，基本上没有过冲，公司资料保密，这里就不贴图了。欢迎大家指点！

晶体振荡器电路+PCB布线设计指南

AN2867 应用笔记 ST微控制器振荡器电路 设计指南 前言 大多数设计者都熟悉基于Pierce(皮尔斯)栅拓扑结构的振荡器，但很少有人真正了解它是如何工 作的，更遑论如何正确的设计。我们经常看到，在振荡器工作不正常之前，多数人是不愿付出 太多精力来关注振荡器的设计的，而此时产品通常已经量产；许多系统或项目因为它们的晶振 无法正常工作而被推迟部署或运行。情况不应该是如此。在设计阶段，以及产品量产前的阶 段，振荡器应该得到适当的关注。设计者应当避免一场恶梦般的情景：发往外地的产品被大批 量地送回来。 本应用指南介绍了Pierce振荡器的基本知识，并提供一些指导作法来帮助用户如何规划一个好的 振荡器设计，如何确定不同的外部器件的具体参数以及如何为振荡器设计一个良好的印刷电路 板。 在本应用指南的结尾处，有一个简易的晶振及外围器件选型指南，其中为STM32推荐了一些晶 振型号(针对HSE及LSE)，可以帮助用户快速上手。

目录ST微控制器振荡器电路设计指南目录 1石英晶振的特性及模型3 2振荡器原理5 3Pierce振荡器6 4Pierce振荡器设计7 4.1反馈电阻R F7 4.2负载电容C L7 4.3振荡器的增益裕量8 4.4驱动级别DL外部电阻R Ext计算8 4.4.1驱动级别DL计算8 4.4.2另一个驱动级别测量方法9 4.4.3外部电阻R Ext计算 10 4.5启动时间10 4.6晶振的牵引度(Pullability) 10 5挑选晶振及外部器件的简易指南 11 6针对STM32?微控制器的一些推荐晶振 12 6.1HSE部分12 6.1.1推荐的8MHz晶振型号 12 6.1.2推荐的8MHz陶瓷振荡器型号 12 6.2LSE部分12 7关于PCB的提示 13 8结论14

晶振电路设计

模拟电路部分晶振设计 1. 振荡器原理 振荡器是一个没有输入信号的带选频网络的正反馈放大器。从能量的角度来说，正弦波振荡器是通过自激方式把直流电能转换为特定频率和幅度的正弦交变能量的电路。 对于任何一个带有反馈的放大电路，都可以画成下图所示结构： 图4 振荡器 当增益满足1≥?a f ，且相位条件满足πβα2=+时，构成正反馈环路，起振条件得以满足。上图即构成一个振荡器。 2. 晶振原理 当在晶体两端加上一定的交变电场,晶片就会产生机械形变, 石英晶体振荡器是利用石英晶体的压电效应制的一种谐振器件, 若在石英晶体的两个电极上加一电场,晶片就会产生机械变形。同时这个机械形变又会产生相应的交变电压,并且其特征频率下的振幅比其他频率点的振幅大得多。根据这个特点,为了得到低的起振电压和短的起振时间,在晶体两端施加的交变电压的频谱能量应主要集中在晶体的特征频率附近。 在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振。石英晶体振荡器的等效电路如图5 所示。当用石英晶体组成并联谐振电路时,晶体表现为 感性,其等效品质因数Q 值很高。等效阻抗2频率特性如图6所示。

图5 晶振等效电路 图6 晶振等效阻抗 图6中，Fr 为串联谐振点。在频率为)2/(1LC F r π=时，图2中串联的L 、C 谐振，串联支路等效为一个纯电阻。Fa 为并联谐振点，此时串联支路等效为电感，与并联的C0谐振，0/1C C F F r a +=。此时等效阻抗趋于无穷大。通常这两个频率点之间的差值很小。 总的来说，可以认为晶振在串联谐振时表现为电阻，在并联谐振时表现为电感。这里建议设计时采用并联谐振。

晶振设计参考资料搜集word文档

晶振设计 1.振荡器类型 振荡方式 低功耗振荡LP（Low Power） 标准晶体振荡XT（Crystal/Resonator） 高速晶体振荡HS (High Speed) 阻容振荡 RC（Resistor/Capacitor） 1.1典型的外部并行谐振振荡电路. 74AS04反相器以来实现振荡器所需的180°相移，4.7KΩ的电阻用来提供负反馈给反相器，10KΩ的电位器用来提供偏压，从而使反相器74AS04工作在线性范围内。 1.2典型的外部串行谐振振荡电路. 74AS04反相器用来提供振荡器所需的180°相移， 330Ω的电阻用来提供负反馈，同时偏置电压。

1.3 RC振荡： 如果R EXT低于2.2KΩ，振荡器将处于不稳定工作状态，甚至停振。而R EXT大于1M[时，振荡器又易受噪声、湿度、漏电流的干扰。因此，电阻R EXT取值最好在3KΩ~100KΩ范围内。在不接外部电容时，振荡器仍可工作，但为了抗干扰及保证稳定性，建议接一20PF以上的电容。 其中，EN 为势能信号，其 Active 为“1”，振荡频率取决于 R C 的值，经验近似估算值为 T=2.2RC,在实际IC DESIGN 时，常常把 R C 都做在 IC 内部，但是，留两个PAD在外面，可以通过调整并联在外的电阻值来微调频率。 此为单稳态形振荡器，必须输入一个触发信号VIN，“HIGH”PULSE，其宽度要求大于门延迟（GATE DELAY）一倍以上即可，之后便可以一直振荡下去，除非VIN输入端为固定高电平时才停止振荡

有 GATE 的传输延迟形成自激振荡，这样，只要能调整延迟时间的大小，就可控制振荡频率。 振荡器基本上是一个具负反馈的放大器，由于 Loop Gain 在大小上大于“1”，而相位等于 360 度时，此时不需要外界的信号，自然就造成一稳定的振荡信号，因此振荡器的结构必须包括： A、在振荡频率下具有功率增益的主动元件。 B、振荡频率的决定元件。 C、振荡振幅的限制、稳定元件。 2.常见问题分析 2.1：如何选择晶体？ 对于一个高可靠性的系统设计，晶体的选择非常重要，尤其设计带有睡眠唤醒(往往用低电压以求低功耗)的系统。这是因为低供电电压使提供给晶体的激励功率减少，造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不特别明显，原因时上电时电路有足够的扰动，很容易建立振荡。在睡眠唤醒时，电路的扰动要比上电时小得多，起振变得很不容易。 在振荡回路中，晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。晶体的选择至少必须考虑：谐振频点，负载电容，激励功率，温度特性，长期稳定性。 Clock Source Accuracy Advantages Disadvantages Crystal Medium to High Low cost Sensitive to EMI, vibration, damp Drive circuit matching Crystal Oscillator Module Medium to High Insensitive to EMI, damp. No additional components or matching issues. High cost High power consumption Sensitive to Vibration Large size Ceramic Resonator Medium Lower cost Sensitive to EMI, vibration, damp Drive circuit matching Silicon Oscillator Low to Medium Insensitive to EMI, vibration, damp Fast startup Small size/no additional components or matching issues. Temperature sensitivity generally worse than crystal and ceramic resonator types. High supply current with some types. RC Oscillator Very Low Lowest cost Usually sensitive to EMI, vibration,

晶体振荡电路设计

在该应用手册中，我们将讨论我们推荐给您的晶振电路设计方案，并解释电路中的各个元器件的具体作用，并且在元器件数值的选择上提供指导。最后，就消除晶振不稳定和起振问题，我们还 将给出一些建议措施。 图1所示为晶振等效电路。R 为ESR(串联等效阻抗)。L 和C 分别是晶振等效电感和等效电容。C P 是晶振的伴生电容，其极性取决于晶振的极性。图2所示为晶振的电抗频谱线。当晶振在串联谐振状态下工作时，线路表现为纯阻性，感抗等于容抗(XL = XC)。串联谐振频率由下式给出 LC f S π21= 当晶振工作在并联谐振模式时，晶振表现为感性。该模式的工作频率由晶振的负载决定。对于并联谐振状态的晶振，晶振制造商应该指定负载电容C L 。在这种模式下，振动频率由下式给出 P L P L C C C C L fa += π21 图 1. 晶振等效电路. 图 2. 晶振的电抗频谱线.

在并联谐振模式下，电抗线中fs 到fa 的斜线区域内，通过调整晶振的负载，如图2，晶振都可以振荡起来。MX-COM 所有的晶振电路都推荐使用并联谐振模式的晶振。 图3所示为推荐的晶振振荡电路图。这样的组成可以使晶振处于并联谐振模式。反相器在芯片内体现为一个AB 型放大器，它将输入的电量相移大约180° 后输出；并且由晶振，R1，C1和C2组成的π型网络产生另外180°的相移。所以整个环路的相移为360°。这满足了保持振荡的一个条件。其它的条件，比如正确起振和保持振荡，则要求闭环增益应≥1。 反相器附近的电阻Rf 产生负反馈，它将反相器设定在中间补偿区附近，使反相器工作在高增益线性区域。电阻值很高，范围通常在500K ? ~2M ?内。MXCOM 的有些芯片内置有电阻，对于具体的芯片，请参考其外部元器件选用说明书。 对晶振来讲，C1和C2组成负载电容。和晶振来匹配最好的电容(C L )，晶振厂家都有说明。C1和C2的计算式为 S L C C C C C C ++?=2 121 这里C S 是PCB 的漂移电容（stray capacitance ），用于计算目的时，典型值为5pf 。现在C1和C2选择出来满足上面等式。通常选择的C1和C2是大致相等的。C1和/或C2的数值较大，这提高了频率的稳定性，但减小了环路增益，可能引发起振问题。 R1是驱动限流电阻，主要功能是限制反相器输出，这样晶振不会被过驱动（over driven ）。R1、C1组构成分压电路，这些元器件的数值是以这样的方式进行计算的：反相器的输出接近rail-to-rail 值，输入到晶振的信号是rail-to-rail 的60%，通常实际是令R1的电阻值和的C1容抗值相等，即R1 ≈ XC1。这使晶振只取得反相器输出信号的一半。要一直保证晶振消耗的功率在厂商说明书规定范围内。过驱动会损坏晶振。请参考晶振厂商的建议。 理想情况下，反相器提供180°相移。但是，反相器的内在延迟会产生额外相移，而这个额外相移与内在延迟成比例。为保证环路全相移为n360°，π 型网络应根据反相器的延迟情况，提供小于180°的相移。R1的调整可以满足这一点。使用固定大小的C1和C2，闭环增益和相位可随R1变化。如果上述两个条件均得到了满足，在一些应用中，R1可以忽略掉。 图 3. 晶振电路

晶振的作用与原理

晶振的作用与原理 一，晶振的作用 (1)晶振是石英振荡器的简称，英文名为Crystal，它是时钟电路中最重要的部件，它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳定会造成相关设备工作频率不稳定，自然容易出现问题。 (2)晶振还有个作用是在电路产生震荡电流,发出时钟信号.晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（VCO）。 (3)晶振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据电路设计，在某个时刻专门完成特定的任务，如果没有一个时序控制的标准时刻，整个数字电路就会成为“聋子”，不知道什么时刻该做什么事情了。 (4)晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。

如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。 (5)电路中，为了得到交流信号，可以用RC、LC谐振电路取得，但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高品质因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到10^(-9)至10^(-11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。石英晶振不分正负极, 外壳是地线，其两条不分正负 二，晶振的原理； 石英晶体振荡器是利用石英晶体（二氧化硅的结晶体）的压电效应制成的一种谐振器件，它的基本结构大致是从一块石英晶体上按一定方位角切下薄片（简称为晶片，它可以是正方形、矩形或圆形等），在它的两个对应面上涂敷银层作为电极，在每个电极上各焊一根引线接到管脚上，再加上封装外壳就构成了石英晶体谐振器，简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。

晶振布局指南(Best Practices for the PCB layout of crystal)

A V R18R186 6:晶振布局指南Best Practices for the PCB layout of Oscillators 1.简介 我们通常所使用的振荡器是皮尔斯振荡器（Pierce 个带宽很窄的选频滤波器组成．放大器集成在芯片内部，滤波器则是由晶振或陶瓷谐振腔(ceramic resonator)构成，如图1： 图1M i c r oc oco 翻译:地球仪 diqiuyi2010@https://www.wendangku.net/doc/cf11281581.html, https://www.wendangku.net/doc/cf11281581.html, 该系统的输入阻抗在谐振频率上很低使它更容易受到周围电路的干扰．此外,1V以下,这进一步降低了其抗干扰的能力．

8128A–AVR–03/08 2.描述 为了增强振荡器抗干扰的能力，PCB 布局十分重要．如图2： 图2.PCB 布局实例. 晶振/Cout 接地点 2 A VR VR1818186 6

AV 1866 AVR R18 3.设计指南 为降低由振荡器引发问题的风险，我们建议您遵循如下设计指南： ?晶振或谐振腔对于寄生电容和其它信号带来的干扰十分敏感．因此布局时要远离高速信号 线，以降低Xin与Xout管脚和其它信号线之间的容性耦合. ?晶振的线路与数字信号线越远越好,尤其是时钟信号线或频繁改变状态的信号线.信号之间 的串扰会影响振荡器的波形． ?负载电容的接地点需要足够的短，以避免来自USB,RS232,LIN,PWM与电源线的返回电流. ?负载电容的漏电流要小，热稳定性要好(如NPO或COG型号). ?两个负载电容需要挨的很近。 ?负载电容中的Cin优先靠近GND和Xin管脚． ?寄生电容会降低增益裕度.因此要尽可能的降低寄生电容,下面给出寄生电容的典型值: –Xin对地:1pF –Xout对地:2pF –Xin对Xlout:0.5pF 这些数值与元件的封装也有少许关联． ?为降低Xin与Xout两管脚之间的寄生电容，就要使其引出的两条线离得越远越好. ?在晶振下方需要铺地，并与振荡器的地相连. ?将晶振和陶瓷谐振腔所需要的外部电容与晶振外壳一同接地(该条附原文:Connect the external capacitors needed for the crystal and the ceramic resonator operation as well as the crystal housing to the ground plane). ?如果是单层板,建议在振荡器电路各元件周围设置一保护环（guard ring），并将其连接 到相应的接地引脚． 3

RTC (实时时钟) 晶振设计指南

RTC (实时时钟) 晶振设计指南（适用于FM31系列，FM3808,FM30C256） 总体概述 FM31系列，FM3808,FM30C256集成了处理器外围器件，它集成了FRAM非易失性存储器和实时时钟于一体。实时时钟在VDD掉电以后自动切换到后备电源。在使用后备电源的情况下，实时时钟耗电量很少以便其可以长期工作。 本应用笔记提醒系统设计者在使用实时时钟时应注意的问题。 振荡器和晶体 任何实时时钟的核心都是晶振，它为分频计数器提供精确的与低功耗的时基信号，它可以用于产生秒、分、时、日等信息。为了确保时钟长期的准确性，晶振必须工作正常，不能受到干扰。 Figure 1. Crystal Hookup to RTC 除了晶体之外，所有必须的元件都被集成在器件之内。如果有额外的诸如电容和电阻等元件被连接到X1和X2引脚，晶振将不能正常工作。这种情况下，直流工作点将发生偏移，晶振频率也会偏移，甚至在上电时，晶振不能正常起振。具有10pF电容和10M阻抗的被动示波器探针也会影响晶振正常工作。 所有的32.768KHZ晶体都有等效电容。市场上最为普遍的32KHZ晶体有两种类型：6pF和12.5pF。在操作时，晶体必须符合推荐的容性特性。那就是说，X1/X2引脚的容性负载必须为6pF。所有的FRAM 实时时钟都设计使用6pF类型的晶体。 Figure 2. Simplified Oscillator Circuit 以上简化的晶振示意图显示了穿孔晶振与芯片内的C1和C2的连接。芯片内的这两个电容值为 12pF，它们和晶体一起工作。因此CLOAD值为 C1*C2/(C1+C2)或６ｐＦ.。两个电阻每个为１千欧，它可以调整相位以提高晶振的工作稳定性。　 所有带有实时时钟的Ramtron外围器件都选择6pF晶体以在使用后备电源时实现最低功耗。一个12pF的晶体晶振的功耗是6pF晶体晶振的两倍。值得注意的是：晶振内的150nA电流源为电路提供一个低值的直流偏置电流。晶振可能由于噪音和X1/X2引脚上额外负载的影响而引起工作异常。 晶振频率测量 晶振32.768KHZ频率不能被直接监控。不能在X1和X2引脚上增加电容，也不可以用探头直接接触。以下推荐几种检测晶振频率的方法： 1、上电后将OSCEN位设为0。 2、在实时时钟控制寄存器中，（在FM30C256和FM3808中为Flages寄存器），将CAL位设置为1。这一操作将CAL:引脚（FM3808中的INT）变为512Hz的监控器。512Hz是晶振频率的64分频。 3、可使用频率计数器或其他精确频率测量仪器测量晶振频率（可使用数码示波器观察十个周期以上，而不是只观察一个周期）。你希望读到512Hz这一精确频率值，但只要测量值在511.975-512.025Hz之间，我们就可以认为晶振工作正常。CAL(4:0)寄存器位能够使实时时钟误差率小于2ppm。0.025Hz晶振误差大约引起50ppm 的时钟误差。.

CMOS石英晶振最优起振条件分析与电路设计(增益和nyquist)

CMOS石英晶振最优启振条件分析与电路 设计 摘要：本文基于自动控制原理，对Pierce CMOS晶振电路的启振条件作了详细的分析，对电路中影响石英晶振起振的各种寄生参数作了深入研究，结合Matlab对理论分析作了验证，并以15Mhz晶振为例，设计了一个保证晶振可靠起振的最优反相器，最后通过HSPICE模拟进一步验证了理论分析的正确性。 关键词：CMOS；石英晶振；启振条件 The optimum start-up conditions analysis and Circuit design of CMOS Crystal Oscillator Jiang Renjie (School of Computer Science, National University of Defense Technology) Abstract：This paper investigates the start-up conditions in Pierce CMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified further. Key words：CMOS, Crystal oscillator, Start-up condition I . 引言 在现代电子系统中，Pierce CMOS晶振电路，作为时钟发生器，得到越来越广泛的应用[1][2][8][10]。基于CMOS反相器的石英晶体振荡器是一种常用的结构，然而，以前的分析直接从电路结构入手，没有把晶振电路作为一个控制系统来分析，也没有很好的关注晶振中寄生参数对振荡器起振的影响[8][10]，只是说明了反相器在某一尺寸可以起振，并没有说明怎样设计一个反相器，使其尺寸在一个范围内都能使晶振电路可靠起振，以及怎么使其快速起振。晶振电路在固定偏置下，即使环路增益满足“巴克豪森准则”，振荡器似乎能够振荡，而实际上如果环路增益太大，电路也不能起振。本文针对这些问题，把晶振电路从控制系统的角度，结合自动控制原理进行理论分析，详细说明了各种参数对电路性能的影响，得到使晶振电路起振的环路增益的范围，并结合Matlab 得到一个最优值，最后以15MHz晶振电路设计为例，在SMIC 130nm CMOS工艺下，通过Spice 模拟验证理论分析的正确性。 II . 原理 石英谐振器简称晶体，是晶体振荡的核心原件，它由石英晶体片、电极、支架及其他辅助装置组成，是利用石英晶体的压电效应原理制成的电、机械振荡系统。如图1是石英晶振的等效电路。 图1. 石英晶振等效电路 Fig. 1. crystal equivalent circuit

石英晶振的原理与电路组成设计

教育理论研究 石英晶振的原理与电路组成设计 吴　琦 (苏州大学,江苏苏州　215007) 摘　要:石英晶振是一种高精度、高稳定度的振荡器,是利用石英晶体的压电效应而制成的谐振组件,以取代LC 选频电路,频率稳定度高达10-9-10-11,广泛应用于各类电子产品的振荡电路中,如通信系统中的频率发生器等。作用:为数据处理设备产生时钟信号,提供系统振荡脉冲,稳定频率,选择频率。本文将对石英晶振的基本特性、稳频条件、及电路设计方面做简单介绍。 关键词:压电效应;稳频;石英谐振器 中图分类号:O738　文献识别码:A 文章编号:1008-7508(2010)04-0044-02 一、水晶材料基本特性石英晶体振荡器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片,在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳,就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振。其产品一 般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。 石英晶体谐振器结构 石英晶体在压力作用下产生形变,同时产生电极化。其极化强度与压力成正比,这种现象就称“正压电效应”。反之,在电场作用下,晶体产生形变,其形变大 小与电场强度成正比,这种现象称“逆压电效应”。 (a )压电效应(b )正压电效应(c )逆压电效应 在二十多类具有压电效应的晶体中,石英晶体是无线通讯设备中最为满意的材料之一。它的机械强度高,物理化学性能稳定,内损耗低等,用它制成的器件被广泛用在频率控制和频率选择电路中。石英片的取向不同,其压电特性、弹性特性和强度特性就不同,用它来制造的谐振器的性能也不一样,现已发现了几十种有用的切割方式。 二、石英谐振器的稳频条件 石英晶振的频率稳定度与以下三方面有关:负载电容、激励电平和频率温度特性。 1、负载电容 。石英谐振器一般作为电感组件在振 荡电路中起稳频作用 ,而电路的其它组件均可等效为一个负载电容与石英谐振器的等效参数及频率稳定度带来影响。 从石英晶振元件两脚向振荡电路方向看进去的所有有效电容,就是该振荡电路加给石英晶振的负载电容。负载电容同石英晶振共同决定电路的工作频率。通过调整负载电容,就可以将振荡电路的工作频率调整到标称值。负载电容选用要合理,电容太大时,杂散电容影响减小,但微调率下降;容值太小时,微调率增加,但杂散电容影响增加、负载谐振电阻增加,甚至起振 困难。 ? 44?第一价值网（ＩＣ网络超市）

晶振电路设计

晶振电路中，在2个24pf的起振电容的接地端之间串上一个1M欧姆的电阻有什么作用？应该是反馈作用，稳定振荡效果 匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。负载电容是指在电路中跨接晶体两端的总的外界有效电容。他是一个测试条件，也是一个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。 3．一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高4．负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和，可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振，负载电容不一定相同。因为石英晶体振荡器有两个谐振频率，一个是串联揩振晶振的低负载电容晶振：另一个为并联揩振晶振的高负载电容晶振。所以，标称频率相同的晶振互换时还必须要求负载电容一至，不能冒然互换，否则会造成电器工作不正常。 晶振旁的电阻（并联与串联） 一份电路在其输出端串接了一个22K的电阻，在其输出端和输入端之间接了一个10M的电阻，这是由于连接晶振的芯片端内部是一个线性运算放大器，将输入进行反向180度输出，晶振处的负载电容电阻组成的网络提供另外180度的相移，整个环路的相移360度，满足振荡的相位条件，同时还要求闭环增益大于等于1，晶体才正常工作。 晶振输入输出连接的电阻作用是产生负反馈，保证放大器工作在高增益的线性区，一般在M 欧级，输出端的电阻与负载电容组成网络，提供180度相移，同时起到限流的作用，防止反向器输出对晶振过驱动，损坏晶振。和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以讲drive level调整用。用来调整drive level和发振余裕度。 Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?电阻的作用是将电路内部的反向器加一个反馈回路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化都不会影响输出频率。过去，曾经试验此电路的稳定性时，试过从100K～20M都可以正常启振，但会影响脉宽比的。晶体的Q值非常高,Q值是什么意思呢？晶体的串联等效阻抗是Ze=Re+jXe,Re<<|jXe|,晶体一般等效于一个Q很高很高的电感，相当于电感的导线电阻很小很小。Q一般达到10^-4量级。避免信号太强打坏晶体的。电阻一般比较大，一般是几百K。串进去的电阻是用来限制振荡幅度的，并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右，主要用与微调频率和波形，并影响幅度，并进去的电阻就要看IC spec了，有的是用来反馈的，有的是为过EMI的对策，可是转化为并联等效阻抗后，Re越小，Rp就越大，这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的，于是，降低了Rp值-----＞增大了Re- ----＞降低了Q

晶振的工作原理设计word文档

晶振的工作原理设计 一、什么是晶振? 晶振是石英振荡器的简称，英文名为Crystal，它是时钟电路中最重要的部件，它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率，它就像个标尺，工作频率不稳定会造成相关设备工作频率不稳定，自然容易出现问题。晶振还有个作用是在电路产生震荡电流,发出时钟信号. 晶振是晶体振荡器的简称。它用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。高级的精度更高。有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（VCO）。 晶振在数字电路的基本作用是提供一个时序控制的标准时刻。数字电路的工作是根据电路设计，在某个时刻专门完成特定的任务，如果没有一个时序控制的标准时刻，整个数字电路就会成为“聋子”，不知道什么时刻该做什么事情了。 晶振的作用是为系统提供基本的时钟信号。通常一个系统共用一个晶振，便于各部分保持同步。有些通讯系统的基频和射频使用不同的晶振，而通过电子调整频率的方法保持同步。 晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。 电路中，为了得到交流信号，可以用RC、LC谐振电路取得，但这些电路的振荡频率并不稳定。在要求得到高稳定频率的电路中，必须使用石英晶体振荡电路。石英晶体具有高品质因数，振荡电路采用了恒温、稳压等方式以后，振荡频率稳定度可以达到10^(-9)至10^(-11)。广泛应用在通讯、时钟、手表、计算机……需要高稳定信号的场合。 石英晶振不分正负极, 外壳是地线，其两条不分正负 二、晶振的使用 晶振，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，电工学上这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数变化很大，这个振荡器的频率也不会有很大的变化。 晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。

STM32芯片+8M+32.768Khz晶振的设计思路

STM32芯片+8M+32.768Khz晶振的设计思路、参考方案 意法半导体(STMicro Electronics)集团于1987年6月成立，是由意大利的SGS微电子公司和法国Thomson半导体公司合并而 成。自1999年起，ST始终是世界十大半导 体公司之一。 STM32系列产品是ST在2007年推出的基于ARM@Cortex-M 内核的高性能、低成本、低功耗MCU。STM32F1系列是最早推出的一个产品系列，也是目前用的最多的一个产品系列。 本文主要讲解STM32系列MCU匹配晶振的推荐选型及注意事项等。 --STM32F103一般来说MCU需要接入一个主频和一个时钟频率，STM32F1系列也不例外。其中主频4~16MHZ居多，一般搭配常用的8MHZ 晶振；时钟频率即是最常见的32.768KHZ晶振。 如图所示：

一、8MHZ的主频晶振 可供选择的范围很广泛，但是随着电子产品小型化越来越成为主流，因此电路板上提供给各位研发设计人员的空间越来越小，因此对晶振的选择也是以小体积的贴片封装为主，本文推荐两颗极具性价比的8MHZ晶振，即上海唐辉电子代理的日本KDS大真空公司推出的DSX321G和DSX320G/DSX320GE系列产品。 1、工业级、消费类产品用DSX321G8MHZ，如下图： 该型号产品封装为3.2mm*2.5mm，体积不到传统49S封装的

1/5，精度可达到20PPM，工作温度达到-40—+85°C的工业级，完全能够满足客户的要求。 2、汽车电子、工控类产品用DSX320G/DSX320GE，如下图： 该型号产品封装统一为3.2*2.5mm，精度可做到100ppm和50ppm，除了温度能满足客户要求的-40-+125°C、-40-+150°C外，还符合AEC-Q200标准。

ST 晶振设计指南

AN2867 Application note Oscillator design guide for ST microcontrollers Introduction Most designers are familiar with oscillators (Pierce-Gate topology), but few really understand how they operate, let alone how to properly design an oscillator. In practice, most designers do not even really pay attention to the oscillator design until they realize the oscillator does not operate properly (usually when it is already being produced). This should not happen. Many systems or projects are delayed in their deployment because of a crystal not working as intended. The oscillator should receive its proper amount of attention during the design phase, well before the manufacturing phase. The designer would then avoid the nightmare scenario of products being returned. This application note introduces the Pierce oscillator basics and provides some guidelines for a good oscillator design. It also shows how to determine the different external components and provides guidelines for a good PCB for the oscillator. This document finally contains an easy guideline to select suitable crystals and external components, and it lists some recommended crystals (HSE and LSE) for STM32? and STM8A/S microcontrollers in order to quick start development. April 2010Doc ID 15287 Rev 31/23 https://www.wendangku.net/doc/cf11281581.html,