集成电路工艺原理(期末复习资料)
第一章概述
1、集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电
阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路
设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好
3、摩尔定律：芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度
5、功能多样化的“More Than Moore”：指的是用各种方法给最终用户提供附
加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC
设计公司；
第二章：硅和硅片的制备
7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和
机械性能
8、CZ法生长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂
成n或p型的固体硅锭；
9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂
质引入；其关键参数：拉伸速率和晶体旋转速度
10、区熔法特点：纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况
11、亚微米CMOS IC 制造厂典型的硅片流程模型
第四章氧化
12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到
一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表
面形成一层
薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致
密，均匀性、重复性好，与光刻胶的粘附性好.
水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。
15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英 2、良好的电绝
缘材料(作介质层3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。5、对杂质阻挡特性好 6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数
17、氧化层厚度与消耗掉的硅厚度的关系
18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛
物线性模型；
t ox 为硅片经过t 时间后SiO2的生长厚度(μm ) B 为抛物线速率系数(μm2/h) B/A 为线性速率系数(μm/h) t0 为初始氧化层厚度(μm)为生成初始氧化层to (μm)所用的时间(h) 氧化层足够薄时tox很小氧化层足够厚时tox值大
各种氧化工艺：
19、局部氧化工艺－LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容；2. 缺
陷增加浅槽隔离技术－STI（Shallow TrenchIsolation）工艺。
优点：消除了鸟嘴现象；表面积显著减少；超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容
第五章淀积－表面薄膜的形成
20、（1）化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。
（3）氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。在STI工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。膨胀系数差别比SiO2大，故需要薄的垫氧;多晶硅:通常用LPCVD方法淀积。在MOS器件中，掺杂的多晶硅作为栅电极。通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺
21、等离子增强CVD－Plasma-Enhanced CVD
1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。
优点：淀积温度低，如LPCVD淀积Si3N4温度800－900 ℃，PECVD仅需350℃。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。HDPCVD具有更好的填隙能力，因而在0.25μm及以后技术节点取代PECVD
22、高密度等离子CVD-HDPCVD
优点：反应温度低: 300 ℃－400℃；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、质量传输限制淀积速率
HDPCVD 工艺的基本步骤:离子诱导淀积; 溅射刻蚀; 再次淀积;
2、反应速度限制淀积速率--解决折方法：可以通过加温、加压提高反应速度。；为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布
23、介质及其性能－介电常数
遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。
解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。
低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。
高k介质：在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；
特征尺寸缩小，使栅氧厚度减小到几nm，
出现问题:
栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底；控制栅氧厚度在几纳米的难度较大
第六章：金属化
24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和
集成电路的孔填充塞的过程。
互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。接触：芯片内部的器件与第一金属层间在硅片表面的连接；通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。充薄膜：填充通孔以便在两层金属间形成电连接。
24、纯铝系统
优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无需粘附层。能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产生腐蚀
缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅PN结退化甚至穿通。高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。3SiO2+4Al －> 3Si+2Al2O3铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。
25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的
原子离开原来的位置。电迁移在金属中的小丘
改进措施：Al-Cu（4%）合金或Al-Si（1~2%）-Cu（2~4%）合金；采用溅射工艺以确保金属膜合金成分与靶一致。
26、克服铝系统缺点的措施：在铝中掺铜（2~4%），可以有效减缓电迁移；
在铝中掺硅（1~2%），使硅在铝膜中达到饱和，
可以克服铝对硅的溶解；采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，可以避免铝膜的擦伤；Al –TiW – Pt – Si 互连系统
27、铜互联的好处：1. 低电阻率2. 功耗低－减少了线的宽度，降低了功耗
3. 更高的集成密度－更窄的线宽更少的金属层
4. 抗电迁移，比铝高四个数量级，
更高的功率密度（电流密度）－铜不需要考虑电迁徙问题5. 更少的工艺步骤－用大马士革方法处理铜具有减少工艺步骤20到30%的潜力
28采用铜互连的３个挑战：1. 扩散到氧化区和有源区。（重金属杂质）2. 刻蚀困难（干法刻蚀难以形成挥发性物质）铜不容易形成图形。3. 铜在较低温度下(<200C)极易氧化，且不能生成保护层来阻止进一步的氧化。
29、解决办法：双大马士革中采用CMP，无需刻蚀铜;钨填充希望被用作
局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒” ；用于多层金属中的其它金属连线用铜。双大马士革金属化：sio2沉积；siN刻蚀阻挡层沉积；确定通孔图形和刻蚀；沉积保留介质的Sio2；确定互连图形；刻蚀互连槽和通孔；沉积阻挡金属；沉积铜种子层；沉积铜填充；用CMP清除额外的铜；优点：避免金属刻蚀；在刻蚀好的金属线之间不再需要填充介质间隙，
第八章光刻
光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形；
暗场掩膜版：其石英版上大部分被铬援盖亮场掩膜版：有大面积透明的石英，只有很细的铬图形
30、数值孔径(NA)：透镜收集衍射光的能力。
31、分辨率的计算R=K入/NA
31、影响分辨光刻胶上几何图形的能力的参数：波长、数值孔径和工艺因子。
刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。
目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。
刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。湿法腐蚀具有各向同性，造成侧向腐蚀。限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。刻蚀的主要材料：Silicon、Dielectric、Metal
有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。如：栅、金属互连线、通孔、接触孔和沟槽。
无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI氮化硅剥离和用于制备晶体管注入侧墙的硅化物
工艺后钛的剥离)。
干法刻蚀与湿法刻蚀的比较：
优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。
缺点：干法刻蚀对下层材料的差的刻蚀选择比、等离子体引起器件损伤和昂贵的设备。
第十一章
扩散：掺杂总量及浓度分布受扩散时间和温度影响；形成特征尺寸较大；扩散温度较高，需氧化物或氮化物作为掩膜。离子注入：杂质总量及浓度分布受注入剂量、能量和推结时间及温度决定。适于小特征尺寸的芯片。注入温度较低，常用光刻胶作为掩膜。
离子注入的优点：离子注入能精确控制掺杂的浓度分布和掺杂深度，易制作极低浓度和浅结注入温度一般不超过400℃，退火温度也较低(650)℃，避免了高温过程带来的不利（如结的推移、热缺陷等）离子注入可选出单一的杂质离子，保证了掺杂的纯度离子注入扩大了杂质的选择范围；掩蔽膜可用SiO2、金
属膜或光刻胶剂量在1011~1017离子/cm2较宽的范围内，同一平面内杂质分布的均匀性无固溶度限制。
高温退火：激活杂质(950℃)，修复晶格损伤(500℃)
退火方法：高温炉退火：800-1000度退火30分钟，导致杂质的再扩散快速热退火：1000℃下短暂时间退火，减小瞬时增强扩散。
沟道效应：离子沿某些方向渗入的速度比其它方向大，使离子峰值在Si片更深处或呈现双峰值的杂质分布。
控制沟道效应的方法：注入时，倾斜硅片；掩蔽氧化层；硅预非晶化；使用质量较大的原子
倒掺杂阱：注入杂质浓度峰值在硅片表面下一定深度处，改进晶体管抵抗闩锁效应和穿通的能力穿通：漏耗尽区向轻掺杂沟道区扩展，与源耗尽区连通的现象。防穿通注入的杂质位于临近源漏区的有源沟道下。
LDD：LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，以防止产生热载流子。
S/D注入：形成重掺杂区。As注入通常用来形成nMOS的源漏区；B或BF2注入用来形成pMOS的源漏区
多晶硅栅掺杂：在源漏区注入时，对多晶硅栅进行掺杂，以减小电阻。影响光刻线宽控制
方法：低：填充高：去掉（磨削
传统平坦化技术：反刻玻璃回流；旋涂膜层
CMP技术的优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖不使用危险气体；减薄表面材料去除表面缺陷。
CMP技术的缺点：工艺难度稍大；引入新缺陷；设备昂贵。
图形密度效应：图形间距窄的区域，即高图形密度区域，通常比宽图形间距区域的抛光速度快；侵蚀：指在图形区域氧化物和金属被减簿，即抛光前后氧化层厚度的差。