第一章计算机系统概论
5. 冯?诺依曼计算机的特点是什么?
解:冯?诺依曼计算机的特点是:P8
●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成;
●指令和数据以同同等地位存放于存储器内,并可以按地址访问;
●指令和数据均用二进制表示;
●指令由操作码、地址码两大部分组成,操作码用来表示操作的性质,地址码用来表示操
作数在存储器中的位置;
●指令在存储器中顺序存放,通常自动顺序取出执行;
●机器以运算器为中心(原始冯?诺依曼机)。
第3章系统总线
1. 什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?答:P41.总线是多个部件共享的传输部件。
总线传输的特点是:某一时刻只能有一路信息在总线上传输,即分时使用。
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
2. 2.总线如何分类?什么是系统总线?系统总线又分几类?它们各有何作用?是单向的还是双向的?它们与机器字长、存储字长、存储单元有何关系?
①分类:按数据传输方式,可分为并行传输总线和串行传输总线。
按使用范围,可分为计算机总线,控制总线,网络通信总线。
按连接部件,可分为片内总线,系统总线,通信总线。
②系统总线指CPU,主存,I/O 各大部件之间的信息传输线。
按系统总线传输信息的不同,分为数据总线,地址总线,控制总线。
数据总线:用来传输各功能部件之间的数据信息,是双向传输总线,其位数与机器字长,存储字长有关,一般为8 位,16 位或32 位。
地址总线:用来指出数据总线上的源数据或目的数据在贮存单元的地址,是单向传输的,其位数与存储单元的个数有关
4. 为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?
答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;
特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。
7.画图说明异步通信中请求与回答有那几种互锁关系?
不互锁、半互锁、全互锁
14. 设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线的带宽是多少?
解:总线宽度= 16位/8 =2B
总线带宽= 8MHz×2B =16MB/s
15. 在一个32位的总线系统中,总线的时钟频率为66MHz,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。若想提高数据传输率,可采取什么措施?
解答:总线工作频率= 66MHz/4 =16.5MHz
总线最大数据传输率=16.5MHz×4B =66MB/s
若想提高总线的数据传输率,可提高总线的时钟频率,或减少总线周期中的时钟个数,或增加总线宽度
第四章
4. 说明存取周期和存取时间的区别。
解:存取周期和存取时间的主要区别是:存取时间仅为完成一次操作的时间,而存取周期不仅包含操作时间,还包含操作后线路的恢复时间。即:
存取周期 = 存取时间 + 恢复时间
5. 什么是存储器的带宽?若存储器的数据总线宽度为32位,存取周期为200ns,则存储器的带宽是多少?
解:存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒
注意:字长32位,不是16位。(注:1ns=10-9s)
9. 什么叫刷新?为什么要刷新?说明刷新有几种方法。
解:刷新:对DRAM定期进行的全部重写过程;
刷新原因:因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:集中式、分散式、异步式。
集中式:在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间。
分散式:在每个读/写周期之后插入一个刷新周期,无CPU访存死时间。
异步式:是集中式和分散式的折衷。
17. 写出1100、1101、1110、1111对应的汉明码。
解:有效信息均为n=4位,假设有效信息用b4b3b2b1表示
校验位位数k=3位,(2k>=n+k+1)
设校验位分别为c1、c2、c3,则汉明码共4+3=7位,即:c1c2b4c3b3b2b1
校验位在汉明码中分别处于第1、2、4位
c1=b4⊕b3⊕b1
c2=b4⊕b2⊕b1
c3=b3⊕b2⊕b1
当有效信息为1100时,c3c2c1=011,汉明码为1110100。
当有效信息为1101时,c3c2c1=100,汉明码为0011101。
当有效信息为1110时,c3c2c1=101,汉明码为1011110。
当有效信息为1111时,c3c2c1=010,汉明码为0110111。
18. 已知收到的汉明码(按配偶原则配置)为1100100、1100111、1100000、1100001,检查上述代码是否出错?第几位出错?
解:假设接收到的汉明码为:c1’c2’b4’c3’b3’b2’b1’
纠错过程如下:
P1=c1’⊕b4’⊕b3’⊕b1’
P2=c2’⊕b4’⊕b2’⊕b1’
P3=c3’⊕b3’⊕b2’⊕b1’
如果收到的汉明码为1100100,则p3p2p1=011,说明代码有错,第3位(b4’)出错,有效信息为:1100
如果收到的汉明码为1100111,则p3p2p1=111,说明代码有错,第7位(b1’)出错,有效信息为:0110
如果收到的汉明码为1100000,则p3p2p1=110,说明代码有错,第6位(b2’)出错,有效信息为:0010
如果收到的汉明码为1100001,则p3p2p1=001,说明代码有错,第1位(c1’)出错,有效信息为:0001
28. 设主存容量为256K字,Cache容量为2K字,块长为4。
(1)设计Cache地址格式,Cache中可装入多少块数据?
(2)在直接映射方式下,设计主存地址格式。
(3)在四路组相联映射方式下,设计主存地址格式。
(4)在全相联映射方式下,设计主存地址格式。
(5)若存储字长为32位,存储器按字节寻址,写出上述三种映射方式下主存的地址格式解:(1)cache地址长度为11位,块内地址长度为2位。主存地址位数为18位
(2)直接映射方式
(3)四路组相连
(4)全相连
直接映射方式
四路组相连
全相连
32. . 设某机主存容量为4MB,Cache容量为16KB,每字块有8个字,每字32位,设计一个四路组相联映象(即Cache每组内共有4个字块)的Cache组织,要求:
(1)画出主存地址字段中各段的位数;
(2)设Cache的初态为空,CPU依次从主存第0、1、2……99号单元读出100个字(主存一次读出一个字),并重复按此次序读8次,问命中率是多少?
(3)若Cache的速度是主存的6倍,试问有Cache和无Cache相比,速度提高多少倍?
答:
(1)由于容量是按字节表示的,则主存地址字段格式划分如下:
8 7 2 3 2
(2)由于题意中给出的字地址是连续的,故(1)中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时,将主存0号字块(0~7)调入Cache(0组x号块),主存读8号字单元时,将1号块(8~15)调入Cache(1组x号块)…… 主存读96号单元时,将12号块(96~103)调入Cache(12组x号块)。? 共需调100/8 13次,就把主存中的100个数调入Cache。除读第1遍时CPU需访问主存13次外,以后重复读时不需再访问主存。则在800个读操作中:
访Cache次数=(100-13)+700=787次
? 0.98 ? Cache命中率=787/800 98%
(3)设无Cache时访主存需时800T(T为主存周期),加入Cache后需时:
(131.167+13)T?T/6+13T′787
144.167T?
5.55倍?则:800T/144.167T
有Cache和无Cache相比,速度提高4.55倍左右。
38. 磁盘组有六片磁盘,每片有两个记录面,存储区域内径22厘米,外径33厘米,道密度为40道/厘米,内层密度为400位/厘米,转速2400转/分,问:
(1)共有多少存储面可用?
(2)共有多少柱面?
(3)盘组总存储容量是多少?
(4)数据传输率是多少?
解:
(1)若去掉两个保护面,则共有:
6 × 2 - 2 = 10个存储面可用;
(2)有效存储区域
=(33-22)/ 2 = 5.5cm
柱面数= 40道/cm × 5.5= 220道
=p (3)内层道周长=22 69.08cm
道容量=400位/cm×69.08cm
= 3454B
面容量=3454B × 220道
= 759,880B
盘组总容量= 759,880B × 10面
= 7,598,800B
(4)转速= 2400转/ 60秒
= 40转/秒
数据传输率= 3454B × 40转/秒
= 138,160 B/S
注意:
1)计算盘组容量时一般应去掉上、下保护面;
的精度选取不同将引起答案不同,一般取两位小数;p2)
盘组总磁道数(=一个盘面上的磁道数)13)柱面数
4)数据传输率与盘面数无关;
5)数据传输率的单位时间是秒,不是分。
39. 某磁盘存储器转速为3000转/分,共有4个记录盘面,每毫米5道,每道记录信息12 288字节,最小磁道直径为230mm,共有275道,求:
(1)磁盘存储器的存储容量;
(2)最高位密度(最小磁道的位密度)和最低位密度;
(3)磁盘数据传输率;
(4)平均等待时间。
解:
(1)存储容量= 275道×12 288B/道×4面= 13 516 800B
(2)最高位密度= p12 288B/230
= 17B/mm = 136位/mm(向下取整)
最大磁道直径
=230mm+275道/5道×2
= 230mm + 110mm = 340mm
p 最低位密度= 12 288B / 340
= 11B/mm = 92位/ mm (向下取整)
(3)磁盘数据传输率
= 12 288B × 3000转/分
=12 288B × 50转/秒=614 400B/S
(4)平均等待时间= 1/50 / 2 = 10ms
讨论:
1、本题给出的道容量单位为字节,
因此算出的存储容量单位也是字节,而不是位;
2、由此算出的位密度单位最终应转换成bpm(位/毫米);
3、平均等待时间是磁盘转半圈的时间,与容量无关。
第五章
1. I/O有哪些编址方式?各有何特点?
解:常用的I/O编址方式有两种:I/O与内存统一编址和I/O独立编址;
特点:I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式,I/O设备和主存占用同一个地址空间,CPU可像访问主存一样访问I/O设备,不需要安排专门的I/O指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码,此时I/O地址
与主存地址是两个独立的空间,CPU需要通过专门的I/O指令来访问I/O地址空间。
讨论:I/O编址方式的意义:
I/O编址方式的选择主要影响到指令系统设计时I/O指令的安排,因此描述其特点时一定要说明此种I/O 编址方式对应的I/O指令设置情况。
′ I/O与内存统一编址方式将I/O地址看成是存储地址的一部分,占用主存空间;
问题:确切地讲,I/O与内存统一编址的空间为总线空间,I/O所占用的是内存的扩展空间。
I/O独立编址方式有明显的I/O地址标识,′ 而I/O与内存统一的编址方式没有;
问题:无论哪种编址方式,I/O地址都是由相应的指令提供的,而地址本身并没有特殊的标识。
3.
11.简述I/O接口的功能和基本组成
答:接口的功能有:1)选址功能2)传送命令的功能3)传送数据的功能4)反映设备状态的功能
接口的组成有:设备选择电路、命令寄存器和命令译码器、数据缓冲寄存器、设备状态标记和控制逻辑电路
20.试比较单重中断和多重中断服务程序的流程,说明它们不同的原因
单重中断:保护现场、中断服务、恢复现场、开中断、中断返回。
多重中断:保护现场、开中断、中断服务、恢复现场、中断返回。
多重中断在中断服务前,开中断,允许级别更高的中断打断中断服务程序,转到响应的中断服务程序去执行,而单重中断在中断返回前开中断,在中断服务过程中,不允许其他中断中断现有服务程序。
26. 30. 什么是多重中断?实现多重中断的必要条件是什么?
解:多重中断是指:当CPU执行某个中断服务程序的过程中,发生了更高级、更紧迫的事件,CPU暂停现行中断服务程序的执行,转去处理该事件的中断,处理完返回现行中断服务程序继续执行的过程。
实现多重中断的必要条件是:在现行中断服务期间,中断允许触发器为1,即开中断。
补充题:
一、某CRT显示器可显示64种ASCII字符,每帧可显示72字×24排;每个字符字形采用7×8点阵,即横向7点,字间间隔1点,纵向8点,排间间隔6点;帧频50Hz,采取逐行扫描方式。假设不考虑屏幕四边的失真问题,且行回扫和帧回扫均占扫描时间的20%,问:
1)显存容量至少有多大?
2)字符发生器(ROM)容量至少有多大?
3)显存中存放的是那种信息?
4)显存地址与屏幕显示位置如何对应?
5)设置哪些计数器以控制显存访问与屏幕扫描之间的同步?它们的模各是多少?
6)点时钟频率为多少?
解:1)显存最小容量=72×24×8 =1728B
2)ROM最小容量=64×8行×8列
= 512B(含字间隔1点)
3)显存中存放的是ASCII码信息。
4)显存每个地址对应一个字符显示位置,显示位置自左至右,从上到下,分别对应缓存地址由低到高。
5)设置点计数器、字计数器、行计数器、排计数器控制显存访问与屏幕扫描之间的同步。
它们的模计算如下:
点计数器模= 7+1 = 8
行计数器模= 8 + 6 = 14
字、排计数器的模不仅与扫描正程时间有关,而且与扫描逆程时间有关,因此计算较为复杂。
列方程:(72+x)× 0.8 = 72
(24+y)× 0.8 = 24
解方程得:x = 18,y = 6,则:
字计数器模= 72 + 18 = 90
排计数器模= 24 + 6 = 30
6)点频= 50Hz × 30排× 14行× 90字× 8点= 15 120 000Hz
= 15.12MHz
讨论:
1、VRAM、ROM容量应以字或字节为单位,不能以位为单位;
2、字模点阵在ROM中按行存放,一行占一个存储单元;
3、显存中存放的是ASCII码而不是像素点;
4、计算计数器的模及点频时应考虑回扫时间。
二、有一编码键盘,其键阵列为8行×16列,分别对应128种ASCII码字符,采用硬件扫描方式确认按键信号,问:
1)扫描计数器应为多少位?
2)ROM容量为多大?
3)若行、列号均从0开始编排,则当第5行第7列的键表示字母“F”时,CPU从键盘读入的二进制编码应为多少(设采用奇校验)?
4)参考教材图5.15,画出该键盘的原理性逻辑框图;
5)如果不考虑校验技术,此时ROM是否可省?
解:1)扫描计数器= 7位
(与键的个数有关)
2)ROM容量= 128 × 8 = 128B
(与字符集大小有关)
3)CPU从键盘读入的应为字符“F”的ASCII码= 01000110 (46H),其中最高位为奇校验位(注:不是位置码)。
4)该键盘的原理性逻辑框图见下页,与教材图5.15类似,主要需标明参数。
5)如果不考虑校验技术,并按ASCII码位序设计键阵列(注意),则ROM编码表可省,此时7位计数器输出值(扫描码或键位置码)即为ASCII码。
该键盘的原理性逻辑框图如下:
三、一针式打印机采用7列×9行点阵打印字符,每行可打印132个字符,共有96种可打印字符,用带偶校验位的ASCII码表示。问:
1)打印缓存容量至少有多大?
2)字符发生器容量至少有多大?
3)列计数器应有多少位?
4)缓存地址计数器应有多少位?
解:
1)打印缓存最小容量= 132×8
= 132B
(考虑偶校验位)
2)ROM最小容量= 96×7列×9行
= 672×9位
3)列计数器= 3位
(7列向上取2的幂)
4)缓存地址计数器= 8位
(132向上取2的幂)
讨论:
1、由于针打是按列打印,所以ROM一个存储单元中存一列的9个点,则容量为672×9位;
2、列计数器是对列号进行计数,所以模=7,3位(模不等于位数);
3、同样缓存地址计数器模=132,8位。
第七章
6. 某机指令字长16位,每个操作数的地址码为6位,设操作码长度固定,指令分为零地址、一地址和二地址三种格式。若零地址指令有M条,一地址指令有N种,则二地址指令最多有几种?若操作码位数可变,则二地址指令最多允许有几种?
解:1)若采用定长操作码时,二地址指令格式如下:
设二地址指令有K种,则:K=2-M-N
当M=1(最小值),N=1(最小值)时,二地址指令最多有:Kmax=16-1-1=14种
1)若采用变长操作码时,二地址指令格式仍如1)所示,但操作码长度可随地址码的个数而变。此时,K= 24 -(N/26 + M/212);
当(N/26 + M/212)≤1时(N/26 + M/212向上取整),K最大,则二地址指令最多有:Kmax=16-1=15种(只留一种编码作扩展标志用。)
16. 某机主存容量为4M?16位,且存储字长等于指令字长,若该机指令系统可完成108种操作,操作码位数固定,且具有直接、间接、变址、基址、相对、立即等六种寻址方式,试回答:(1)画出一地址指令格式并指出各字段的作用;
(2)该指令直接寻址的最大范围;
(3)一次间址和多次间址的寻址范围;
(4)立即数的范围(十进制表示);
(5)相对寻址的位移量(十进制表示);
(6)上述六种寻址方式的指令哪一种执行时间最短?哪一种最长?为什么?哪一种便于程序浮动?哪一种最适合处理数组问题?
(7)如何修改指令格式,使指令的寻址范围可扩大到4M?
(8)为使一条转移指令能转移到主存的任一位置,可采取什么措施?简要说明之。
解:(1)单字长一地址指令格式:
OP为操作码字段,共7位,可反映108种操作;
M为寻址方式字段,共3位,可反映6种寻址操作;
A为地址码字段,共16-7-3=6位。
(2)直接寻址的最大范围为26=64。
(3)由于存储字长为16位,故一次间址的寻址范围为216;若多次间址,需用存储字的最高位来区别是否继续间接寻址,故寻址范围为215。
(4)立即数的范围为-32——31(有符号数),或0——63(无符号数)。
(5)相对寻址的位移量为-32——31。
(6)上述六种寻址方式中,因立即数由指令直接给出,故立即寻址的指令执行时间最短。间接寻址在指令的执行阶段要多次访存(一次间接寻址要两次访存,多次间接寻址要多次访存),故执行时间最长。变址寻址由于变址寄存器的内容由用户给定,而且在程序的执行过程中允许用户修改,而其形式地址始终不变,故变址寻址的指令便于用户编制处理数组问题的程序。相对寻址操作数的有效地址只与当前指令地址相差一定的位移量,与直接寻址相比,更有利于程序浮动。
(7)方案一:为使指令寻址范围可扩大到4M,需要有效地址22位,此时可将单字长一地址指令的格式改为双字长,如下图示:
方案二:如果仍采用单字长指令(16位)格式,为使指令寻址范围扩大到4M,可通过段寻址方案实现。安排如下:
硬件设段寄存器DS(16位),用来存放段地址。在完成指令寻址方式所规定的寻址操作后,得有效地址EA(6位),再由硬件自动完成段寻址,最后得22位物理地址。即:物理地址=(DS)?26 + EA
注:段寻址方式由硬件隐含实现。在编程指定的寻址过程完成、EA产生之后由硬件自动完成,对用户是透明的。
方案三:在采用单字长指令(16位)格式时,还可通过页面寻址方案使指令寻址范围扩大到4M。安排如下:
硬件设页面寄存器PR(16位),用来存放页面地址。指令寻址方式中增设页面寻址。当需要使指令寻址范围扩大到4M时,编程选择页面寻址方式,则:EA =(PR)‖A (有效地址=页面地址“拼接”6位形式地址),这样得到22位有效地址。
(8)为使一条转移指令能转移到主存的任一位置,寻址范围须达到4M,除了采用(7) 方案一中的双字长一地址指令的格式外,还可配置22位的基址寄存器或22位的变址寄存器,使EA = (BR) + A (BR为22位的基址寄存器)或EA =(IX)+ A(IX为22位的变址寄存器),便可访问4M存储空间。还可以通过16位的基址寄存器左移6位再和形式地址A相加,也可达到同样的效果。
总之,不论采取何种方式,最终得到的实际地址应是22位。
第八章
20.
21.
23.
25. 某机有五个中断源L0、L1、L2、 L3、L4,按中断响应的优先次序由高向低排序为L0→L1→L2→L3→L4,根据下示格式,现要求中断处理次序改为L1→L4→L2→L0→L3,根据下面的格式,写出各中断源的屏蔽字。
解:各中断源屏蔽状态见下表:
表中:设屏蔽位=1,表示屏蔽;屏蔽位=0,表示中断开放。
26. 设某机配有A 、B 、C 三台设备,其优先顺序按A →B →C 降序排列,为改变中断处理次序,它们的中断屏蔽字设置如下:
请按下图所示时间轴给出的设备请求中断的时刻,画出CPU 执行程序的轨迹。设A 、B 、C 中
断服务程序的执行时间均为20μ s 。
解:A 、B 、C 设备的响应优先级为A 最高、B 次之、C 最低,处理优先级为A 最高、C 次之、B 最低。CPU 执行程序的轨迹图如下:
B 程序
第 九 章
3. 什么是指令周期、机器周期和时钟周期?三者有何关系? 解:CPU 每取出并执行一条指令所需的全部时间叫指令周期;机器周期是在同步控制的机器中,执行指令周期中一步相对完整的操作(指令步)所需时间,通常安排机器周期长度=主存周期;时钟周期是指计算机主时钟的周期时间,它是计算机运行时最基本的时序单位,对应完成一个微操作所需时间,通常时钟周期=计算机主频的倒数。
5. 设机器A 的主频为8MHz ,机器周期含4个时钟周期,且该机的平均指令执行速度是0.4MIPS ,试求该机的平均指令周期和机器周期,每个指令周期中含几个机器周期?如果机器B 的主频为12MHz ,且机器周期也含4个时钟周期,试问B 机的平均指令执行速度为多少MIPS? 解:先通过A 机的平均指令执行速度求出其平均指令周期,再通过主频求出时钟周期,然后进一步求出机器周期。B 机参数的算法与A 机类似。 计算如下:
A 机平均指令周期=1/0.4MIPS=2.5μs A 机时钟周期=1/8MHz=125ns A 机机器周期
=125ns×4=500ns=0.5μs 83ns B 机机器周期 =83ns×4 =332ns?A 机每个指令周期中含机器周期个数 =2.5μs÷0.5μs=5个 B 机时钟周期 =1/12MHz 设B 机每个指令周期也含5个机器周期,则: B 机平均指令周期=332ns×5=1.66μs B 机平均指令执行速度
=1/1.66μs =0.6MIPS 结论:主频的提高有利于机器执行速度的提高。
6. 设某机主频为8MHz,每个机器周期平均含2个时钟周期,每条指令平均有2.5个机器周期,试问该机的平均指令执行速度为多少MIPS?若机器主频不变,但每个机器周期平均含4个时钟周期,每条指令平均有5个机器周期,则该机的平均指令执行速度又是多少MIPS?由此可得出什么结论?解:先通过主频求出时钟周期,再求出机器周期和平均指令周期,最后通过平均指令周期的倒数求出平均指令执行速度。计算如下:
时钟周期=1/8MHz=0.125×10-6 =125ns 机器周期=125ns×2=250ns 平均指令周期=250ns×2.5=625ns 平均指令执行速度=1/625ns=1.6MIPS 当参数改变后:机器周期= 125ns×4=500ns=0.5μs 平均指令周期=0.5μs×5=2.5μs 平均指令执行速度=1/2.5μs=0.4MIPS 结论:两个主频相同的机器,执行速度不一定一样。
7. 某CPU的主频为8MHz,若已知每个机器周期平均包含4个时钟周期,该机的平均指令执行速度为
0.8MIPS,试求该机的平均指令周期及每个指令周期含几个机器周期?若改用时钟周期为0.4μs的CPU芯片,则计算机的平均指令执行速度为多少MIPS?若要得到平均每秒40万次的指令执行速度,则应采用主频为多少的CPU芯片?
解:先通过主频求出时钟周期时间,再进一步求出机器周期和平均指令周期。时钟周期
=1/8MHz=0.125×10-6 =125ns 机器周期=125ns×4=500ns=0.5μs 平均指令周期=1/0.8MIPS =1.25 ×10-6=1.25μs 每个指令周期所含机器周期个数= 1.25μs/0.5μs=2.5个
当芯片改变后,相应参数变为:机器周期=0.4μs×4=1.6μs 平均指令周期
=1.6μs×2.5=4μs 平均指令执行速度=1/4μs =0.25MIPS 若要得到平均每秒40万次的指令执行速度,则应采用的主频为:平均指令周期=1/0.4MIPS =2.5 ×10-6=2.5μs 机器周期=2.5μs÷2.5=1μs 时钟周期= 1μs÷4=0.25μs 主频=1/0.25μs=4MHz
8. 某计算机的主频为4MHz,各类指令的平均执行时间和使用频度如下表所示,试计算该机的速度(单位用MIPS表示),若上述CPU芯片升挡为6MHz,则该机的速度又为多少?s ms 0.8m指令类别存取加、减、比较、转移乘除其他平均指令执行时间0.6 s 使用频
度35% 50% 5% 10%ms 1.4m 10
解: (1)指令平均运行时间= (0.6×0.35+0.8×0.5+10×0.05+1.4×0.1)
μs = 1.25μs 机器平均运行速度= 1/1.25μs = 0.8MIPS (2) 解法一:时钟周期= 1/4MHz = 0.25μs 指令平均运行周期数= 1.25μs
÷0.25μs = 5CPI 时钟周期= 1/6MHz ≈ 0.167μs 指令平均运行时间= 0.167μs×5 ≈ 0.833μs 机器平均运行速度=
1/0.833μs ≈ 1.2MIPS
第十章