当前位置：文档库 › CPU设计实验报告

CPU设计实验报告

实验中央处理器的设计与实现

一、实验目的

1、理解中央处理器的原理图设计方法。

2、能够设计实现典型MIPS的11条指令。

二、实验要求

1、使用Logisim完成数据通路、控制器的设计与实现。

2、完成整个处理器的集成与验证。

3、撰写实验报告，并提交电路源文件。

三、实验环境

VMware Workstations Pro + Windows XP + Logisim-win-2.7.1

四、操作方法与实验步骤

1、数据通路的设计与实现

数据通路主要由NPC、指令存储器、32位寄存器文件、立即数扩展部件、ALU、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的ROM和RAM元件直接完成，其余部件的设计如图所示：

图1.1 NPC

图1.2 32位寄存器

图1.3 立即数扩展部件

图1.4 ALU

2、控制器的设计与实现

控制器的主要设计思想如图所示

图2.1 控制器设计思想

通过列真值表得到控制器的两部分电路，真值表如下：

输入000000 001101 100011 101011 000100 000010

111 0010 sub 110

111 0100 and 000

111 0101 or 001

111 1010 slt 111

010 xxxx ori 001

000 xxxx Lw/sw 010

011 xxxx beq 110

表2.1 控制器设计真值表

图2.2 控制器

3、处理器的集成与验证

集成：将各个部件按要求链接，具体方式如图所示：

图3.1 CPU

验证：将指令的16进制表示输入指令存储器，运行后记录寄存器中的数据与标准值进行对照：

图3.2 寄存器对照值

图3.3 寄存器实际运行值

由上两图对照可得CPU的功能实现成功。

工程测量实验报告

实验报告课程名称：工程测量实验报告专业班级：D测绘131 姓名学号：戴峻2013132911 测绘工程学院实验报告一、精密角度测量一、实验名称：精密角度测量二、实验性质：综合性实验三、实验地点：淮海工学院苍梧校区时间：2016.6.02 四、实验目的： 1. 掌握精密经纬仪（DJ1或DJ2）的操作方法。 2. 掌握方向法观测水平角水平角的观测顺序，记录和计算方法。五、仪器和工具：全站仪一台，三脚架一个，记录板一块，自备铅笔，记录手薄和观测目标物。

六、实验内容及设计：在实验之前，需要做的工作是：了解实验内容，以及读数的多种限差，并选择好实验地点，大略知道实验数据的处理。 1．实验步骤：（1）架设全站仪，完成对中、整平；（2）调清楚十字丝,选择好起始方向，消除视差；（3）一个测站上四个目标一测回的观测程序 2. 度盘配置: 设共测4个测回,则第i个测回的度盘位置略大于(i-1)180/4. 3. 一测回观测: （1）盘左。选定一距离较远、目标明显的点（如A点）作为起始方向，将平读盘读数配置在稍大于0 o处，读取此时的读数；松开水平制动螺旋，顺时针方向依次照准B、C、D三目标读数；最后再次瞄准起始点A并读数，称为归零。

以上称为上半侧回。两次瞄准A点的读数之差称为“归零差”，检核是否超限，超限及时放弃本测回，重新开始本测回。（2）盘右。先瞄准起始目标A,进行读数；然后按逆时针放线依次照准D、C、B、A各目标，并读数。以上称之为下半测回，其归零差仍要满足规范要求。上、下半测回构成了一个测回，检核本测回是否满足各项限差，如超限，重新开始本测回，合限，进行下一测回工作。 4.记录、计算（1）记录。参考本指南所附的本次实验记录表格。盘左各目标的读数按从上往下的顺序记录，盘右各目标读数按从下往上的顺序记录。（2）两倍照准误差2C的计算。按照下式计算2C 对于同一台仪器，在同一测回内，各方向的2C值应为一个定值。若有变化，其变化值不超过表1.1中规定的范围表1.1 水平角方向观测法的技术要求

精简8位cpu设计报告

精简8位cpu实验设计报告实验介绍：实验分为两个部分，第一部分为16*8 ROM 设计与仿真第二部分为SAP-1 设计与仿真实验流程： ①16*8 ROM 的设计与仿真 Rom16_8.VHDL LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ROM16_8 is PORT( DATAOUT :OUT STD_LOGIC_VECTOR(7 DOWNTO 0); --Data Output ADDR :IN STD_LOGIC_VECTOR(3 DOWNTO 0); --ADDRESS CE :IN STD_LOGIC --Chip Enable ); END ROM16_8; ARCHITECTURE a OF ROM 16_8 IS BEGIN DATA<=“00001001”WHEN ADDR=“0000”AND CE=‘0’--LDA 9H “00011010”WHEN ADDR=“0001”AND CE=‘0’ELSE --ADD AH “00011011”WHEN ADDR=“0010”AND CE=‘0’ELSE --ADD BH “00101100”WHEN ADDR=“0011”AND CE=‘0’ELSE --SUB CH “11100000”WHEN ADDR=“0100”AND CE=‘0’ELSE --OUT “11110000”WHEN ADDR=“0101”AND CE=‘0’ELSE --HLT “00010000”WHEN ADDR=“1001”AND CE=‘0’ELSE “00010100”WHEN ADDR=“1010”AND CE=‘0’ELSE “00011000”WHEN ADDR=“1011”AND CE=‘0’ELSE

数据通路实验报告

非常简单CPU数据通路设计实验报告非常简单CPU数据通路设计【实验目的】 1. 掌握CPU的设计步骤 2. 学会芯片的运用及其功能【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计【实验内容】非常简单CPU的寄存器:一个8位累加器AC，一个6位的地址寄存器绘制 AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器 (自行设计) 6位计数器 (自行设计) 8位寄存器 (可选择74系列宏函数74273) 8位计数器 (由两个74161构成) 2位寄存器 (由D触发器构成，自行设计) 6三态缓冲器 (自行设计，可由74244内部逻辑修改而成) 8三态缓冲器 (选择74系列宏函数74244，或作修改) alu模块 (自行设计，限于时间，其内部逻辑不作要求) 2、选择器件，加入数据通路顶层图 8位累加器AC:选择8位计数器 6位地址寄存器AR:reg6 6位的程序计数器PC:cou6

8位的数据寄存器DR:选择8位寄存器 2位的指令寄存器IR:选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、(选做)编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说明及顶层的“非常简单CPU”数据通路图。实验报告一、实验步骤基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下: (1)、AC累加器原理图如下:

《土木工程实验(一)》实验报告

姓名：肖龙报名编号：T0759202101411509000002 学习中心：福建省厦门电子职业中专学校奥鹏学习中心[25] 层次：高起专专业：建筑工程技术实验一：水泥实验一、实验目的： 1、学习水泥性质检验方法； 2、熟悉水泥的主要技术性质； 3、检验水泥是否合格。二、实验内容：第1部分：水泥标准稠度用水量、凝结时间测定实验仪器、设备：水泥净浆搅拌机（符合GB3350.8要求）；维卡仪；净浆标准稠度测定仪；凝结时间测定仪；圆台试模；初凝时间试针；终凝时间试针；水泥湿气养护箱；天平，量筒；其他工具：小刀、小铲。 1、水泥标准稠度用水量（1）实验原理：水泥标准稠度净浆对标准试杆（或试锥）的沉入具有一定阻力。通过试验不同含水量水泥净浆的穿透性，以确定水泥标准稠度净浆中所需加入的水量。本实验采用代用法测定水泥标准稠度用水量，并采用不变用水量法，量取拌用水142.5ml，根据实验结果换算得出最终标准稠度用水量。（2）实验数据及结果

2、水泥凝结时间测定（1）实验原理：凝结时间以试针沉入水泥标准稠度净浆至一定深度所需的时间表示。（2）实验数据及结果第2部分：水泥胶砂强度检验 1、实验依据： GB17671—1999水泥胶砂强度检验方法（ISO法）。 2、实验仪器、设备：行量式胶砂搅拌机；振实台；水泥抗折强度试验机；水泥抗压强度试验机；专用夹具；试模；大小括料器，金属刮平尺；养护箱、养护池；天平，量筒。 3、实验数据及结果水泥检验项目合格性评定：

（1）水泥的凝结时间是否符合要求，是如何判定的？答：水泥的凝结时间符合要求。依据GB175-2007《通用硅酸盐水泥》对P.042.5水泥的技术要求：凝结时间：初凝时间不早于45分钟，该试验初凝时间为140.2分钟，终凝时间不迟于600分钟，该试验终凝时间为203.22分钟,所以符合要求。（2）水泥胶砂强度是否符合要求，是如何判定的？答：符合要求。依据胶砂强度：28天抗折强度9.28≥6.5、抗压强度51.15≥42.5（实验数据结果不小于以下表中数据）。实验二：土的压缩试验一、实验目的：通过土的压缩实验得到试样在侧限与轴向排水条件下的孔隙比与压力的关系，即压缩曲线——e~p曲线，并以此计算土的压缩系数a1-2，判断土的压缩性，为土的沉降变形计算提供依据。二、实验原理： 1、计算公式（1 + W0）Gs Pw （1）试样初始孔隙比：e0﹦____________________________________ ___ 1 P0 （2）各级压力下试样固结变形稳定后的孔隙比： (1 + e0) e i = e0－_____________________________ △ hi h0 e1 –e2 △ e （3）土的压缩系数：a1-2 = ___________________ ＝ - __________________________ P2–p1 △ p

计算机硬件课程设计报告(cpu设计)

计算机硬件课程设计设计报告学号: 姓名：成绩：学号: 姓名：成绩：东南大学计算机科学与工程系二0 10 年11 月

一、设计名称： My CPU的设计二、本设计的主要特色： 1、熟悉挂总线的逻辑器件的特性和总线传送的逻辑实现方法。 2、掌握半导体静态存储器的存取方法。三、设计方案： 1. 数据格式——8位二进制定点表示 2. 指令系统——CPU的指令格式尽量简单规整，这样在硬件上更加容易实现。 7条基本指令：输入/输出，数据传送，运算，程序控制。指令格式：Array 7 6 5 4 3 2 1 0 两种寻址方式：寄存器寻址Array 7 6 5 4 3 2 1 0 直接地址寻址，由于地址要占用一个字节，所以为双字节指令。 7条机器指令：

IN R目：从开关输入数据到指定的寄存器R目。 OUT R源：从指定的寄存器R源中读取数据送入到输出缓冲寄存器，显示灯亮。 ADD R目，R源：将两个寄存器的数据相加，结果送到R目。 JMP address : 无条件转移指令。 HALT : 停机指令。 LD R目，address : 从内存指定单元中取出数据，送到指定寄存器R 目。 ST address , R 源: 从指定的寄存器R源中取出数据，存入内存指定单元。

Address（内存地址） 3. CPU内部结构 4.数据通路设计根据指令系统，分析出数据通路中应包括寄存器组、存储器、运算器、多路转换器等，采用单总线结构。通用寄存器组：

运算器：存储器：多路转换器：

输出缓冲器： 5．控制器设计控制通路负责整个CPU的运行控制，主要由控制单元和多路选择器MUX 完成。在每一个时钟周期的上升沿指令寄存器IR 从内存中读取指令字后，控制单元必须能够根据操作码，为每个功能单元产生相应主控制信号，以及对ALU 提供控制信号。对于不同的指令，同一个功能单元的输入不同，需要多路选择器MUX 来对数据通路中功能单元的输入进行选择。

8位CPU的设计与实现

实验题目 8位CPU的系统设计学号 1115106046 姓名魏忠淋班级 11电子B 班指导老师凌朝东

华侨大学电子工程系 8位CPU的系统设计一、实验要求与任务完成从指令系统到CPU的设计，编写测试程序，通过运行测试程序对CPU设计进行正确性评定。具体内容包括：典型指令系统（包括运算类、转移类、访存类）设计；CPU结构设计；规则文件与调试程序设计；CPU调试及测试程序运行。 1.1设计指标能实现加减法、左右移位、逻辑运算、数据存取、有无条件跳转、内存访问等指令； 1.2设计要求画出电路原理图、仿真波形图；二、CPU的组成结构

三、元器件的选择 1.运算部件(ALU) ALU181的程序代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ALU181 IS PORT ( S : IN STD_LOGIC_VECTOR(3 DOWNTO 0 ); A : IN STD_LOGIC_VECTOR(7 DOWNTO 0); B : IN STD_LOGIC_VECTOR(7 DOWNTO 0); F : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); M : IN STD_LOGIC; CN : IN STD_LOGIC; CO,FZ: OUT STD_LOGIC ); END ALU181; ARCHITECTURE behav OF ALU181 IS SIGNAL A9 : STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL B9 : STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL F9 : STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN A9 <= '0' & A ; B9 <= '0' & B ;

计算机组成原理实验报告单周期cpu的设计与实现

1个时钟周期 Clock 电子科技大学计算机科学与工程学院标准实验报告（实验）课程名称：计算机组成原理实验电子科技大学教务处制表电子科技大学实验报告学生姓名：郫县尼克杨学号： 2014 指导教师：陈虹实验地点：主楼A2-411 实验时间：12周-15周一、实验室名称：主楼A2-411 二、实验项目名称：单周期CPU 的设计与实现。三、实验学时： 8学时四、实验原理：（一）概述单周期（Single Cycle ）CPU 是指CPU 从取出1条指令到执行完该指令只需1个时钟

周期。一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。（二）单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。（三） MIPS 指令格式化 MIPS 指令系统结构有MIPS-32和MIPS-64两种。本实验的MIPS 指令选用MIPS-32。以下所说的MIPS 指令均指MIPS-32。 MIPS 的指令格式为32位。下图给出MIPS 指令的3种格式。本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。下图列出了本实验的所涉及到的9条MIPS 指令。五、实验目的 1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、26 31 221 216 15 11 1 6 5 0 op rs rt rd sa func R 型指令 26 31 221 216 15 0 op rs rt immediate I 型指令 26 31 20 op address J 型指令

机械工程测试实验报告----白云静

机械工程测试技术实验指导书学院：机械与动力工程学院专业：车辆工程班级： 11010141 学号： 1101014125 姓名：赵艳峰

实验一用应变仪测量电阻应变片的灵敏度一实验目的 1、掌握在静载荷下使用电阻应变仪测量方法； 2、掌握桥路连接和电阻应变仪工作原理； 3、了解影响测量误差产生的因素。二、实验仪器及设备等强度梁编号；天平秤；砝码；yd-15型动态电阻应变仪；游标卡尺；千分尺（0～25㎜）；DY-15型直流24伏电源；三、实验原理电测法的基本原理是：将电阻应变片粘贴在被测构件的表面，当构件发生变形时，应变片随着构件一起变形（ΔL/L ），应变片的电阻值将发生相应的变化，通过电阻应变仪，可测量出应变片中电阻值的变化（ΔR/R ），并换算成应变值，或输出与应变成正比的模拟电信号（电压或电流），用记录仪记录下来，也可用计算机按预定的要求进行数据处理，得到所需要的应变或应力值。电阻应变片的灵敏度是构件单位应变所引起应变片电阻值的变化量，用K 来表示， K= L/L R/R ??=ε R/R ? yd-15动态电阻应变仪主要技术参数 1、测量点数：4点 8点 2、测量范围： 10000微应变 3、标定应变： 50， 100， 300， 1000， 3000微应变，标定误差不超过 1%，最小 1微应变 4、灵敏系数：k=2.00 5、灵敏度：0.25mA/με(12Ω及2Ω负载) 0.093 5mA/με(16Ω负载) 0.025mA/με(20Ω负载) 0.01mA/με(50Ω负载) 0.01伏/με(1k 负载) 6、电阻应变片：按120Ω设计，100～600Ω可用。 7、线性输出范围：0 30mA(12Ω及2Ω负载)

CPU课程设计报告

课程设计报告课程片上计算机系统题目 CPU模型机设计班级专业学生学号指导教师 2014年7 月 3 日目录： 1．课程设计的目的及要求 (3) 2．处理器的设计思想和设计内容 (3)

3．设计处理器的结构和实现方法 (3) 4．模型机的指令系统 (4) 5．处理器的状态跳转操作过程 (4) 6. CPU的Verilog代码 (7) 7. 模型机在Quartus II环境下的应用 (19) 8. 仿真波形 (19) 9. 课程设计的总结 (21) 一．课程设计的目的及要求： (一)目的： 1.掌握RISC CPU与内存数据交换的方法。 2.学会指令格式的设计与用汇编语言编写简易程序。 3.能够使用VHDL硬件描述语言在QuartusⅡ软件环境下完成CPU模型机的设计。

(二)要求： 1.以《计算机组成与设计》书中123页的简化模型为基础更改其指令系统，形成设计者的CPU， 2.在Quartus II环境下与主存连接，调试程序，观察指令的执行是否达到设计构想。二．处理器的设计思想和设计内容：处理器的字长为16b；包括四种指令格式，格式1、格式2、格式3的指令字长度为8b，格式4的指令字长度为16b；处理器内部的状态机包括七个状态。（一）关于修改后的CPU：一共设计25条指令，主要包括空操作指令、中断指令、加法指令、减法指令、加法指令、四种逻辑运算指令、比较、算术移位操作指令、逻辑移位操作指令、加减1指令、加减2指令、数据传输指令、转移类指令、读写指令、特权指令等等。（二）关于RAM：地址线设置成8bits，主存空间为4096words。三．设计处理器的结构和实现方法：（指令格式）格式1：寄存器寻址方式 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OP Rx Ry 空白格式2：寄存器变址寻址方式 OP Ry 空白格式3：立即数寻址方式 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OP I 空白格式4：无操作数寻址方式 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OP 空白空白格式5：直接寻址方式 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 OP Addr 内存（2的12次方）四．模型机的指令系统 CPU的指令集：操作码OP IR(15..1 2) 指令格式指令的助记指令的内容

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS 的11条指令。二、实验要求 1、使用Logisim 完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstatio ns Pro + Win dows XP + Logisim-wi n-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC 、指令存储器、32位寄存器文件、立即数扩展部件、 ALU 、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的 ROM 和RAM 元件直接完成，其余部件的设计如图所示： Cue ------- 吊孙 ----------- n -ar ch Zan [p]~ 图 1.1 NPC G —-- DO jlf* 04 4 D 04 nero & res?l ■&

幣> >曰CXI e Q

图1.3立即数扩展部件图 1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1控制器设计思想通过列真值表得到控制器的两部分电路，真值表如下 : 输入 000000 001101 100011 101011 000100 000010 immIC ￡it￡ DOO -DO ooo n Q □□□non UOnflO OOC ?＞：＞0 DQ 000 指令 lnst ：ruction[31：O] OP[5:OJ fu net [5:0] Jump ExBp Branch Mem Write ALUctr * RegWrite MemtoReg * ALUSrc 控制器控制信号 LLLLLLLLLmM f ZERO A ()-- irnmmmiiiimiiiiifeiiim IIII93 1-] * 11114444 ".'O

CPU设计实验报告文档(英文版)

Southeast University Microprogra m med CPU Design -- COA experiment School of Information Science and Engineering 04009XXX 2012-4-25

Purpose The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its performance. For simplicity, we will only consider the relationship among the CPU, registers, memory and instruction set. That is to say we only need consider the following items: Read/Write Registers, Read/Write Memory and Execute the instructions. At least four parts constitute a simple CPU: the control unit, the internal registers, the ALU and instruction set, which are the main aspects of our project design and will be studied. Instruction Set Single-address instruction format is used in our simple CPU design. The instruction word contains two sections: the operation code (opcode), which defines the function of instructions (addition, subtraction, logic operations, etc.); the address part, in most instructions, the address part contains the memory location of the datum to be operated, we called it direct addressing. In some instructions, the address part is the operand, which is called immediate addressing. For simplicity, the size of memory is 256×16 in the computer. The instruction word has 16 bits. The opcode part has 8 bits and address part has 8 bits. The instruction word format can be expressed in Figure 1 Figure 1 the instruction format The opcode of the relevant instructions are listed in Table 1. In Table 1, the notation [x] represents the contents of the location x in the memory. For example, the instruction word 00000011101110012 (03B916) means that the CPU adds word at location B916 in memory into the accumulator (ACC); the instruction word 00000101000001112 (050716) means if the sign bit of the ACC (ACC [15]) is 0, the CPU will use the address part of the instruction as the address of next instruction, if the sign bit is 1, the CPU will increase the program counter (PC) and use its content 7 as the address of the next instruction. Table 1 List of instructions and relevant opcodes

8位CPU的设计与实现

计算机组成原理实验题目８位CPＵ得系统设计学号11151０6０4６姓名魏忠淋班级 11电子B 班指导老师凌朝东华侨大学电子工程系 8位CＰＵ得系统设计一、实验要求与任务完成从指令系统到ＣＰU得设计,编写测试程序,通过运行测试程序对CPU设计进行正确性评定。具体内容包括:典型指令系统(包括运算类、转移类、访存类)设计;CＰU结构设计;规则文件与调试程序设计;CＰU调试及测试程序运行。 1。1设计指标能实现加减法、左右移位、逻辑运算、数据存取、有无条件跳转、内存访问等指令; 1、2设计要求画出电路原理图、仿真波形图;

二、CPＵ得组成结构三、元器件得选择 1.运算部件(ALU) AＬＵ181得程序代码: LIBRARY ＩEEE; USＥＩEEE、ＳTD_LＯGＩC_1１64。ALL; USＥIEEE、ＳTＤ＿LOGIＣ_UＮＳIGNＥD.ＡLＬ; ENTＩＴY ＡLU181 ＩS PORＴ( S: IN STD＿LＯＧIC＿VECTＯR(3 ＤＯＷNTO0 ); A:ＩN STD_LOGIC_VＥCTOＲ(7 ＤOWNＴＯ0); B: IＮSTD＿ＬOGIC＿VEＣTOR(7DＯWNＴO ０); F : OUT STＤ_LOGIC_ＶECTOR(7 DOWＮTO 0); ?COUＴ:ＯUＴSTD_ＬＯＧIC_ＶECTOR(3 DOＷＮＴO0); M :IＮＳTＤ_LOGＩC; CN : IN SＴD_LOGIＣ; CＯ,ＦZ:OUT STＤ_LOGIC ); END AＬU１81; AＲCHIＴＥCTＵRE bｅhav OF ALＵ181 ＩS SIGＮＡＬA9 :STＤ_LＯGIC_VECTOR(８DOWNTO 0); SIＧNAL B9 : STD＿LOGIC_VＥCTOR(8 ＤOWNTＯ０); ＳIGNALＦ9: STD_LOGIC＿VECＴOＲ(8 DＯWNTO0); BＥGIN Ａ９<= ＇0＇& A; B9 ＜= ’0’&B;

cpu实验报告

简易计算机系统综合设计设计报告班级姓名学号一、设计目的连贯运用《数字逻辑》所学到的知识，熟练掌握EDA工具的使用方法，为学习好后续《计算机原理》课程做铺垫。二、设计内容 ①按给定的数据格式和指令系统，使用EDA工具设计一台用硬连线逻辑控制的简易计算机系统； ②要求灵活运用各方面知识，使得所设计的计算机系统具有较佳的性能； ③对所做设计的性能指标进行分析，整理出设计报告。三、详细设计 3.1设计的整体架构控制信号

3.2各模块的具体实现 1.指令计数器（zhiling_PC）元件：输入端口：CLK，RESET，EN；输出端口：PC[3..0]； CLK：时钟信号； RESET：复位信号； EN：计数器控制信号，为1的时候加一； PC[3..0]：地址输出信号；代码：

波形图：总共有九条指令，指令计数器从0000到1000；功能：实现指令地址的输出； 2.存储器（RAM）元件：输入端口：PC[3..0]，CLK；输出端口：zhiling[7..0]； CLK：时钟信号； PC[3..0]：指令地址信号； zhiling[7..0]：指令输出信号；代码：

波形图：功能：根据输入的地址输出相应的指令； 3.指令译码器（zlymq）元件：输入端口：zhiling[7..0]；输出端口：R1[1..0]，R2[1..0]，M[3..0]；zhiling[7..0]：指令信号； R1：目标寄存器地址； R2：源寄存器地址； M[3..0]：指令所代表的操作编号；代码：

波形图：

功能：实现指令的操作译码，同时提取出目标寄存器和源寄存器的地址； 4.算术逻辑运算器（ALU）元件：输入端口：EN_ALU，a[7..0]，b[7..0]，M[3..0]；输出端口：c[7..0]，z； EN_ALU：运算器的使能端； a[7..0]：目标寄存器R1的值； b[7..0]：源寄存器R2的值； M[3..0]：指令所代表的操作编号； c[7..0]：运算结果； z：运算完成的信号；代码：

《单周期CPU设计》实验报告

《计算机组成原理与接口技术实验》实验报告学院名称：学生姓名：学号：专业（班级）：合作者：时间：2016 年4 月25 日成绩: ________ 实验二：一. 实验目的 1.掌握单周期CPU数据通路图的构成、原理及其设计方法； 2.掌握单周期CPI的实现方法，代码实现方法； 3.认识和掌握指令与CPU勺关系； 4.掌握测试单周期CPI的方法。二. 实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。需设计的指令

与格式如下:

==＞算术运算指令功能：rd Jrs + rt 。 reserved为预留部分，即未用，一般填“0 （2）addi rt , rs , immediate 功能：rt J rs + （sign-extend） immediate ；immediate 符号扩展再参加“加”运算（3） sub rd , rs , rt 完成功能：rd J rs - rt ==＞逻辑运算指令（4）ori rt , rs , immediate 功能：rt Jrs | （zero-extend） immediate ; immediate 做“ o ”扩展再参加“或”运算（5） and rd , rs , rt 功能：rd Jrs & rt ;逻辑与运算（6）or rd , rs , rt 功能：rd Jrs | rt ;逻辑或运算。 ==＞传送指令功能：rd Jrs + $0 ; $0=$zero=0。 ==＞存储器读/写指令（8）sw rt , immediate（ rs）写存储器功能：memory[rs+ （sign-extend） immediate ] J rt ; immediate 符号扩展再相加。

8位CPU的设计与实现

计算机组成原理 CPU 实验题目 8位的系统设计1115106046 号学魏忠淋姓名 B 11电子班班级凌朝东指导老师

USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ALU181 IS PORT ( S : IN STD_LOGIC_VECTOR(3 DOWNTO 0 ); A : IN STD_LOGIC_VECTOR(7 DOWNTO 0); B : IN STD_LOGIC_VECTOR(7 DOWNTO 0); F : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); M : IN STD_LOGIC; CN : IN STD_LOGIC; CO,FZ: OUT STD_LOGIC ); END ALU181; ARCHITECTURE behav OF ALU181 IS SIGNAL A9 : STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL B9 : STD_LOGIC_VECTOR(8 DOWNTO 0); SIGNAL F9 : STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN B9 <= '0' & B ; A9 <= '0' & A ; PROCESS(M,CN,A9,B9) BEGIN CASE S IS WHEN ぜ?尰=> IF M='0' THEN F9<=A9 + CN ; ELSE F9<=NOT A9; END IF; WHEN IF M='0' THEN F9<=(A9 or B9) + CN ; ELSE F9<=NOT(A9 OR B9); END IF; WHEN 0 => IF M='0' THEN F9<=(A9 or (NOT B9))+ CN ; ELSE F9<=(NOT A9) AND B9; END IF; WHEN 1 => IF M='0' THEN F9<= ; ELSE F9<= END IF; WHEN 0 => IF M='0' THEN F9<=A9+(A9 AND NOT B9)+ CN ; ELSE F9<=NOT (A9 AND B9); END IF; WHEN 1 => IF M='0' THEN F9<=(A9 or B9)+(A9 AND NOT B9)+CN ; ELSE F9<=NOT B9; END IF; WHEN 0 => IF M='0' THEN F9<=(A9 - B9) - CN ; ELSE F9<=A9 XOR B9; END IF; WHEN 1 => IF M='0' THEN F9<=(A9 or (NOT B9)) - CN ; ELSE F9<=A9 and (NOT B9); END IF; WHEN @0 => IF M='0' THEN F9<=A9 + (A9 AND B9)+CN ; ELSE F9<=(NOT A9)and B9; END IF; WHEN @1 => IF M='0' THEN F9<=A9 + B9 + CN ; ELSE F9<=NOT(A9 XOR B9); END IF; WHEN A0 => IF M='0' THEN F9<=(A9 or(NOT B9))+(A9 AND B9)+CN ;

CPU设计实验报告

实验中央处理器的设计与实现一、实验目的 1、理解中央处理器的原理图设计方法。 2、能够设计实现典型MIPS的11条指令。二、实验要求 1、使用Logisim完成数据通路、控制器的设计与实现。 2、完成整个处理器的集成与验证。 3、撰写实验报告，并提交电路源文件。三、实验环境 VMware Workstations Pro + Windows XP + Logisim-win-2.7.1 四、操作方法与实验步骤 1、数据通路的设计与实现数据通路主要由NPC、指令存储器、32位寄存器文件、立即数扩展部件、ALU、数据存储器构成。其中指令存储器和数据存储器可直接调用软件库中的ROM和RAM元件直接完成，其余部件的设计如图所示：图1.1 NPC

图1.2 32位寄存器

图1.3 立即数扩展部件图1.4 ALU 2、控制器的设计与实现控制器的主要设计思想如图所示图2.1 控制器设计思想输入 1 1 0

输出R-type ORI LW SW BEQ JUMP RegDst 1 0 0 x x x ALUSrc 0 1 1 1 0 x MemtoReg0 0 1 x x x RegWrite 1 1 1 0 0 0 MemWrite0 0 0 1 0 0 Branch 0 0 0 0 1 0 Jump 0 0 0 0 0 1 Extop x 0 1 1 1 x ALUop2 1 0 0 0 0 x ALUop1 x 1 0 0 x x ALUop0 x 0 0 0 1 x ALUop[2:0] Funct[3:0] 指令ALUctr[2:0] 111 0000 add 010 111 0010 sub 110 111 0100 and 000 111 0101 or 001 111 1010 slt 111 010 xxxx ori 001 000 xxxx Lw/sw 010 011 xxxx beq 110 表2.1 控制器设计真值表

机械工程测试技术基础实验报告

《机械工程测试技术基础》实验报告专业班级学号姓名成绩沈阳理工大学机械工程学院机械工程实验教学中心 2015年4月

目录实验一金属箔式应变片——电桥性能实验1 1.1实验内容1 1.2实验目的1 1.3实验仪器、设备1 1.4简单原理1 1.5实验步骤2 1.6实验结果2 1.7思考题4 实验二状态滤波器动态特性实验4 2.1实验内容4 2.2实验目的4 2.3实验仪器、设备5 2.4简单原理5 2.5实验步骤5 2.6实验结果6 2.7思考题11 实验三电机动平衡综合测试实验11 3.1实验内容11 3.2实验目的11 3.3实验仪器、设备11 3.4简单原理12

3.5实验步骤12 3.6实验结果13 3.7思考题15 实验四光栅传感器测距实验15 4.1实验内容15 4.2实验目的16 4.3实验仪器、设备16 4.4简单原理16 4.5实验步骤16 4.6实验结果17 4.5思考题19 实验五 PSD位置传感器位置测量实验19 5.1实验内容19 5.2实验目的19 5.3实验仪器、设备19 5.4简单原理19 5.5实验步骤20 5.6实验结果20 5.7思考题23 -

实验一金属箔式应变片——电桥性能实验指导教师日期 1.1实验内容 1.2实验目的 1.3实验仪器、设备 1.4简单原理

1.5实验步骤 1.6实验结果表1.1 应变片单臂电桥实验数据表

表1.2 应变片半桥实验数据表根据实验结果计算单臂和半桥的灵敏度、线性误差、回程误差，在座标纸上分别画出单臂、板桥的输入及输出关系曲线，并在曲线上标出线性误差、回城误差位置：

8位CPU的设计与实现

计算机组成原理实验题目 8位CPU的系统设计学号 1115106046 姓名魏忠淋班级 11电子B 班指导老师凌朝东华侨大学电子工程系

8位CPU的系统设计一、实验要求与任务完成从指令系统到CPU的设计，编写测试程序，通过运行测试程序对CPU设计进行正确性评定。具体内容包括：典型指令系统（包括运算类、转移类、访存类）设计；CPU结构设计；规则文件与调试程序设计；CPU调试及测试程序运行。 1.1设计指标能实现加减法、左右移位、逻辑运算、数据存取、有无条件跳转、内存访问等指令； 1.2设计要求画出电路原理图、仿真波形图；二、CPU的组成结构

大工2017《道桥工程实验(二)》实验报告

实验名称：土的压缩试验一、实验目的：通过土的压缩试验得到试样在侧限与轴向排水条件下的孔隙比和压力的关系，即压缩曲线—e ～p 曲线，并以此计算土的压缩系数a 1-2，判断土的压缩性，为土的沉降变形计算提供依据。二、实验原理： 1、计算公式（1）试样初始孔隙比： 0s w 00 (1)1 w G e ρρ+= - （2）各级压力下试样固结变形稳定后的孔隙比：000 (1) i i e e e h h +=- ? （3）土的压缩系数：121-221-=-p -p p e e e α?= ? （4）土的压缩模量： 0 s1-21-21+e E α= 三、实验内容： 1、实验仪器、设备：固结容器：环刀、护环、透水板、水槽、加压上盖。环刀：内径为61.8mm ，高度为20mm ；护环：保证试样侧面不变形，即满足侧限条件；透水板：其渗透系数大于试样的渗透系数。加压设备：由压力框架、杠杆及砝码组成。变形量测设备：量程10mm ，最小分度值为0.01mm 的百分表。 2、实验数据及结果

3、实验成果整理四、实验结果分析与判定：

（1）根据实验结果，该土的压缩类别如何？该土的压缩类别为中性压缩土。

实验名称：钢筋混凝土简支梁实验一、实验目的：1、分析梁的破坏特征，根据梁的裂缝开展判断梁的破坏形态；2、观察裂缝开展，记录梁受力和变形过程，画出荷载挠度曲线；3、根据每级荷载下应变片的应变值分析应变沿截面高度是否成线性；4、测定梁开裂荷载和破坏荷载，并与理论计算值进行比较。二、实验基本信息： 1．基本设计指标（1）简支梁的截面尺寸150mm×200mm （2）简支梁的截面配筋（正截面）150mm×200mm×1200mm 2．材料（1）混凝土强度等级C30 （2）钢筋强度等级HRB335 三、实验内容：第1部分：实验中每级荷载下记录的数据