PA 输入端SAW Filter 对于EVM的影响
一般来讲 PA input的SAW Filter会影响EVM 主因有三 :
1. SAW Filter的Group Delay
2. VCO Pulling跟DA的Load-pull
3. SAW Filter的Insertion Loss
第一个是SAW Filter本身特性 不过近年来
EVM的Fail 几乎不会是来自这因素 所以这一项知道就好
第二个跟PA input的阻抗有关 一般来讲 通常会用0奥姆电阻 来作
Co-layout的设计 以衡量SAW Filter可拿掉与否 而可能的测试结果如下 :
有放SAW Filter时 其PA输入阻抗偏离50奥姆 以至于反射的能量
打到VCO 产生VCO Pulling 那么EVM当然差
而拿掉SAW Filter 把0奥姆电阻放上去 此时其PA输入阻抗接近50奥姆 减少了能量的反射 VCO Pulling消失 当然EVM就改善
或是从Load-pull的角度来分析
放SAW Filter时 PA输入阻抗偏离50奥姆
而PA的输入阻抗 正好也是DA (Driver Amplifier)的Load-pull
换句话说 此时DA看出去的Load-pull偏离50奥姆 线性度不好
以至于收发器出来的EVM就已经差了 加上PA是最大的非线性贡献者 PA输出的EVM 当然只会更差
而拿掉SAW Filter 把0奥姆电阻放上去 此时其PA输入阻抗接近50奥姆 亦即此时DA看出去的Load-pull接近50奥姆 线性度很好
以至于收发器出来的EVM很好 即便经过了PA
其PA输出的EVM 也还算可以接受
会产生这原因 主要是Matching没调好
由上图可知 即便SAW Filter本身组件是50奥姆 但Pad与走线的接合处 已经是一个阻抗不连续面了 会造成阻抗偏移
加上PCB的寄生效应 所以很可能该SAW Filter焊在PCB上后
其阻抗并非50奥姆
而在调Matching1跟Matching2时 很可能都是分段来调
也都各别很接近50奥姆 但匹配是要看整体
前述说过 此时SAW Filter很可能已经非50奥姆
换言之 即便Matching1跟Matching2 都很接近50奥姆
但由于SAW Filter的非50奥姆 使得收发器看出去的阻抗 依然偏离50奥姆
Matching1跟Matching2调到50奥姆 只是补偿PCB走线的阻抗偏移
若Matching1跟Matching2没有微调 去补偿SAW Filter的阻抗偏移
则整体阻抗 依然偏离50奥姆 毕竟匹配是要看整体
所以改善方式 就是微调Matching1跟Matching2
直到 (收发器输出 => SAW Filter => PA输入) 这一整段 都接近50奥姆
如果这一整段 怎么调都调不到50奥姆 那就要检查一下Layout
是不是有残段 ?
如上图 实际Layout上，在走SAW Filter这路时(亦即0奥姆电阻拔除时)， 其SAW Filter输入输出端，会有残段，这残段会有寄生电感跟寄生电容
以至于改变了阻抗
所以前述所说 即便Matching1跟Matching2 都很接近50奥姆
但收发器看出去的阻抗 依然偏离50奥姆
除了是来自SAW Filter的因素外 也可能是来自残段的因素
若这寄生效应不严重 或许Matching1跟Matching2还可以调回来
但若太严重 就很可能会调不回来
更重要的是，Stub1跟Stub2造成的Stub effect，会因寄生电容
造成额外的Insertion Loss，这就不是Matching可以调回来的。
另外，RF走线的分支点，必须很靠近SAW Filter。
如上图，假设分支点离SAW Filter太远，那么走0奥姆电阻这路时
(亦即SAW Filter拔除时)， Stub1跟Stub2，会造成阻抗偏移。
就算Matching1跟Matching2可以调回来 但Stub1跟Stub2造成的Stub effect，会因寄生电容 造成额外的Insertion Loss，这就不是Matching可以调回来的
所以采用Co-layout时，为了将Stub Effect降到最低 :
1.必须放两个0奥姆电阻
2.分支点必须极靠近SAW Filter
3.0奥姆电阻 必须极靠近分支点
第三个是SAW Filter的Insertion Loss
先做一下简单的Link Budget计算
假设不管有没有SAW Filter
其Connector能量到的最大饱和功率 都是28 dBm
PA输出的Post-loss 算3 dB
PA的Gain为28 dB
这样推算出来 不管有没有SAW Filter PA input都为3 dBm
而SAW Filter的IL为2 dB
换言之
若有放SAW 则收发器的输出为5 dBm
若无放SAW 则收发器的输出为3 dBm
以DA角度来讲 输出功率越大 线性度越差 当然EVM就不好
原则上如前述 先确定
(收发器输出 => SAW Filter => PA输入) 这一整段 是否接近50奥姆?
如果是 但EVM依然Fail
那基本上 SAW Filter的Insertion Loss 就是造成EVM不好的元凶
因为如前述 近几年EVM的Fail 几乎不会来自SAW Filter的Group Delay 解决之道 就是换一颗Pin-to-Pin且IL较小的SAW Filter
当然 若拿掉SAW Filter 对灵敏度没有影响
那原则上可以拿掉
【重要】锁相环的相位噪声分析
锁相环路相位噪声分析 张文军 电信0802 【摘要】本文对锁相电路的相位噪声进行了论述，并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改进锁相环相位噪声的办法。 【关键词】锁相环；相位噪声；分析 引言 相位噪声是一项非常重要的性能指标，它对电子设备和电子系统的影响很大，从频域看它分布的载波信号两旁按幂律谱分布。用这种信号无论做发射激励信号，还是接收机本振信号以及各种频率基准，这些信号在解调过程中都会和信号一样出现在解调终端，引起基带信噪比下降。在通信系统中使环路信噪比下将，误码率增加；在雷达系统中影响目标的分辨能力，即改善因子。接收机本振的相位噪声遇到强干扰信号时，会产生“倒混频”，使接收机有效噪声系数增加。随着电子技术的发展，对频率源的信号噪声要求越来越严格，因此低相位噪声在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器仪表等各种领域里都受到重视。 1 相位噪声概述 相位噪声 ，就是指在系统内各种噪声作用下所表现的相位随机起伏，相位的随机 起伏起必然引起频率随机起伏，这种起伏速度较快，所以又称之为短期频率稳定度。 理想情况下，合成器的输出信号在频域中为根单一的谱线，而实际上任何信号的频谱都不可能绝对纯净，总会受到噪声的调制产生调制边带。由于相位噪声的存在，使波形发生畸变。在频域中其输出信号的谱线就不再是一条单根的谱线，而是以调制边带的形式连续地分布在载波的两边，在主谱两边出现了一些附加的频谱，从而导致频谱的扩展，相位噪声的边带是双边 的，是以0f 为中心对称的，但为了研究方便，一般只取一个边带。其定义为偏离载频1Hz 带宽内单边带相位噪声的功率与载频信号功率之比，它是偏离 载频的复氏频率m f 的函 数 ，记为 () m f ζ，单位为d B c ／ Hz ，即 ()010lg[/](1) m SSB f P P ζ= 式中SSB P 为偏离载频m f 处，1Hz 带宽内单边带噪声功率；0P 为载波信号功率。
相位噪声和Jitter概念
相位噪声和抖动jitter的概念及估算方法 时钟频率的不断提高使和在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。 3. 多层基底中电源层的噪声：这种噪声可能改变逻辑门的阈值电压，或者改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。
超低相位噪声基于频梳的微波产生和性能
超低相位噪声基于频梳的微波产生和性能 摘要——我们通过光电检测锁定于1.5um超窄线宽超稳定激光的基于铒掺杂光纤频梳相位的脉冲串来报告12GHz超低相位噪声微波信号的产生。拥有先进的光电检测技术和自制相位噪声计量器具，我们的实验证明了微波源的产生，具有10KHz以上且低于170dBc/Hz，源自一个12 GHz 载体的1Hz且低于100dBc/Hz的全相噪声，这将极大推进目前最好的记录结果。 关键字——光纤频梳，光电微波源，超低相位噪声 前言 诸如无线通讯，雷达，深空航行系统，精密微波光谱学的许多应用都需要超稳定微波信号。这种光纤信号通过光纤频梳产生是特别有趣的，因为它允许把无法超越的超稳定连续波激光的光谱纯度转变成微波领域（同光纤和太赫兹辐射波领域），潜在的引导记录低相位噪声微波源。 光纤到微波的转变由拥有超稳定光纤参考频率的飞秒激光器的重复率同步完成。通过光纤脉冲串的快速光电探测对微波信号进行更深入的提取。然而，光电产生微波信号的光谱纯度同时受到频梳重复率性能以及光电探测过程自身的限制。光电探测进程收到了影响，特别是振幅
相位转变（APC）的影响，它转变了微波信号相位噪声中飞秒激光的强烈噪声，同时，它还受到光电探测器的约翰逊·奈奎斯特定理和冲击的影响。 我们通过增加产生在重复率相关谐波的微波功率来克服后来基本原理的限制，并运用基于光纤的梳状滤波器，该滤波器增加脉冲串的有效重复率，并与高线性高处理功率的光电探测器结合。我们也发展了一套自动测量伺服装置来降低APC的水平，这种状态下就不会对我们生产的微波信号的相位噪声产生重大的影响。 对其自身而言，超低相位噪声微波的特性达到这种水平状态是一项有趣的挑战。我们已经发明了一套基于3光纤频梳的特殊装置（给基础参考频率额外加上一个作为参考），3超稳定激光，一个高质量微波电路以及一个基于现场可编程门阵列自制的外差法振荡器，在源自具有极低的振幅噪声敏感度的12Ghz载体的傅里叶频率大于1KHz的条件下，该振荡器与达到低于-180dBc/Hzd的测量噪声水平互相关。 II 实验装置 我们的实验装置由一些光纤频梳和超稳定连续波激光器。这些超稳定连续波激光器由波长为1.5um的半导体二极管激光器组成，激光器被超高精细度（典型~6 10）的超高真空法布里-珀罗空腔的调制技术伺服。
电子数字频率计测量方法毕业论文
电子数字频率计测量方法毕业论文 1绪论 1.1研究背景及主要研究意义 频率是电子技术领域永恒的话题，电子技术领域离不开频率，一旦离开频率，电子技术的发展是不可想象的，为了得到性能更好的电子系统，科研人员在不断的研究频率，CPU就是用频率的高低来评价性能的好坏，可见，频率在电子系统中的重要性。 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器，其最基本的工作原理为：当被测信号在特定的时间段T的周期个数N时，则被测信号的频率f=N／T.电子计数器是一种基础测量仪器，到目前为止已有三十多年的发展历史。早期，设计师们追求的目标主要是扩展测量围，再加上提高测量精度、稳定度等，这些也是人们衡量电子计算机的技术水平，决定电子技术器价格高低的主要依据。目前这些技术日臻完善，成熟。应用现代技术可以轻松地将电子计数器的频率扩展到微波频段。 1.2数字频率计的发展现状 随着科学技术的发展，用户对电子计数器也提出了新的要求。对于低档产品要求使用操作方便，量程（足够）宽，可靠性高，价格低。而对中高档产品，则要求有较高的分辨率，高精度，高稳定度，高测量速率；除通常通用计数器所具有的功能外，还要有数据处理功能，统计分析功能等等，或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正地实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。 由于微电子技术和计算机技术的发展，频率计都在不断地进步着，灵敏度不断提高，频率围不断扩大，功能不断增加。在测试通讯、微波器件或产品时，通常都市较复杂的信号，如含有复杂频率成分、调制的含有未知频率分量的、频率固定的变化的、纯净的或叠加有干扰的等等。为了能正确的测量不同类型的信号，必须了解待测信号特性和各种频率测量仪器的性能。微波技术器一般使用类型频谱分析仪的分频或混频电路，另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成技术任务的，但各自厂家都有各自的一套复
相位噪声基础及测试原理和方法
相位噪声基础及测试原理和方法 相位噪声指标对于当前的射频微波系统、移动通信系统、雷达系统等电子系统影响非常明显，将直接影响系统指标的优劣。该项指标对于系统的研发、设计均具有指导意义。相位噪声指标的测试手段很多，如何能够精准的测量该指标是射频微波领域的一项重要任务。随着当前接收机相位噪声指标越来越高，相应的测试技术和测试手段也有了很大的进步。同时，与相位噪声测试相关的其他测试需求也越来越多，如何准确的进行这些指标的测试也愈发重要。 1、引言 随着电子技术的发展，器件的噪声系数越来越低，放大器的动态范围也越来越大，增益也大有提高，使得电路系统的灵敏度和选择性以及线性度等主要技术指标都得到较好的解决。同时，随着技术的不断提高，对电路系统又提出了更高的要求，这就要求电路系统必须具有较低的相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相位噪声对于提高电路系统性能起到重要作用。 相位噪声好坏对通讯系统有很大影响，尤其现代通讯系统中状态很多，频道又很密集，并且不断的变换，所以对相位噪声的要求也愈来愈高。如果本振信号的相位噪声较差，会增加通信中的误码率，影响载频跟踪精度。相位噪声不好，不仅增加误码率、影响载频跟踪精度，还影响通信接收机信道内、外性能测量，相位噪声对邻近频道选择性有影响。如果要求接收机选择性越高，则相位噪声就必须更好，要求接收机灵敏度越高，相位噪声也必须更好。 总之，对于现代通信的各种接收机，相位噪声指标尤为重要，对于该指标的精准测试要求也越来越高，相应的技术手段要求也越来越高。 2、相位噪声基础 2.1、什么是相位噪声 相位噪声是振荡器在短时间内频率稳定度的度量参数。它来源于振荡器输出信号由噪声引起的相位、频率的变化。频率稳定度分为两个方面：长期稳定度和短期稳定度，其中，短期稳定度在时域内用艾伦方差来表示，在频域内用相位噪声来表示。 2.2、相位噪声的定义
相位噪声性能测试
LMK04000 系列产品的相位噪声性能测试 30082862 加权函数H(f)是低通闭环传递函数，其中包含了诸如电 荷泵增益、环路滤波器响应、VCO增益和反馈通路（ 数器等参数。该式表示了图1所示的每一级PLL AN-1910 30082801 图1 具有抖动清除能力的双PLL时钟合成器的架构 https://www.wendangku.net/doc/de5987758.html, ? 2009 National Semiconductor Corporation 300828
https://www.wendangku.net/doc/de5987758.html, 2 A N -1910 2.0 LMK04000系列产品介绍 图2示出了LMK04000精密时钟去抖产品系列的详细的框图。其PLL1的冗余的参考时钟输入（CLKin0，CLKin1），可以支持高达400 MHz 的频率。参考时钟信号可以是单端或者差分式的信号，为了实现操作中稳定性，还可以启用其中的自动开关模式。驱动OSCin 端口的VCXO 的最大容许频率为250 MHz 。OSCin 端口的信号被反馈到PLL2相位比较器上，而且也作为相位和频率基准注入到PLL2中。虽然在图中并未示出，其内部还是可以支持分立形式的、采用外接晶振的VCXO 。PLL2的相位比较器的基准信号输入端还提供了一 个可选用的频率倍增器，这可以使得相位比较的频率得以增加一倍，从而降低了PLL2的带内噪声。PLL2集成了一个内置的VCO ，以及可选的内置环路滤波器部件，这一部分可以提供PLL2环路滤波器的3阶和4阶极点。VCO 的输出带有缓冲，最终由Fout 引脚向外提供信号，该信号也可以经过一个VCO 分频器路由到内部的时钟分发总线上。时钟分发部分则对时钟信号进行缓冲，并将其分配给各个可以独立配置的通道。每个通道具有一个分频器、延迟模块和输出缓冲器。在时钟输出端，各信号格式的组合关系可以根据具体的器件编号来确定。 30082802 图2 LMK04000系列时钟电路的框图 下面的表格示出了LMK04000系列中目前已发布的器件。正如表1所示的那样，其中包含了2个VCO 频带以及 两种可配置的时钟输出格式。本报告中所测量的器件是LMK04031。 表1 LMK04000系列产品的器件编号、输出格式和VCO 频段 NSID 工艺2VPECL/LVPECL 输出 LVDS 输出 LVCMOS 输出 VCO 频率范围LMK04011BISQ BiCMOS 51430～1570 MHz LMK04031BISQ BiCMOS 22 2 1430～1570 MHz LMK04033BISQ BiCMOS 2 2 2 1840～2160 MHz
相位噪声基础及测试原理和方法
摘要： 相位噪声指标对于当前的射频微波系统、移动通信系统、雷达系统等电子系统影响非常明显，将直接影响系统指标的优劣。该项指标对于系统的研发、设计均具有指导意义。相位噪声指标的测试手段很多，如何能够精准的测量该指标是射频微波领域的一项重要任务。随着当前接收机相位噪声指标越来越高，相应的测试技术和测试手段也有了很大的进步。同时，与相位噪声测试相关的其他测试需求也越来越多，如何准确的进行这些指标的测试也愈发重要。 1、引言 随着电子技术的发展，器件的噪声系数越来越低，放大器的动态范围也越来越大，增益也大有提高，使得电路系统的灵敏度和选择性以及线性度等主要技术指标都得到较好的解决。同时，随着技术的不断提高，对电路系统又提出了更高的要求，这就要求电路系统必须具有较低的相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相位噪声对于提高电路系统性能起到重要作用。 相位噪声好坏对通讯系统有很大影响，尤其现代通讯系统中状态很多，频道又很密集，并且不断的变换，所以对相位噪声的要求也愈来愈高。如果本振信号的相位噪声较差，会增加通信中的误码率，影响载频跟踪精度。相位噪声不好，不仅增加误码率、影响载频跟踪精度，还影响通信接收机信道内、外性能测量，相位噪声对邻近频道选择性有影响。如果要求接收机选择性越高，则相位噪声就必须更好，要求接收机灵敏度越高，相位噪声也必须更好。 总之，对于现代通信的各种接收机，相位噪声指标尤为重要，对于该指标的精准测试要求也越来越高，相应的技术手段要求也越来越高。 2、相位噪声基础 2.1、什么是相位噪声 相位噪声是振荡器在短时间内频率稳定度的度量参数。它来源于振荡器输出信号由噪声引起的相位、频率的变化。频率稳定度分为两个方面：长期稳定度和短期稳定度，其中，短期稳定度在时域内用艾伦方差来表示，在频域内用相位噪声来表示。 2.2、相位噪声的定义 以载波的幅度为参考，在偏移一定的频率下的单边带相对噪声功率。这个数值是指在1Hz的带宽下的相对噪声电平，其单位为dBc/Hz。该定义最早是基于频谱仪法测试相位噪声，不区分调幅噪声和调相噪声。 单边带相位噪声L(f)定义为随机相位波动单边带功率谱密度Sφ(f)的一半，其单位为dBc/Hz。其中Sφ(f)为随机相位波动φ(t)的单边带功率谱密度，其物理量纲是rad2/Hz。
系统相位噪声的指标
系统相位噪声的指标 举个例子说明800MHz CDMA手机接收(参看IS-98标准) 你可以这样想, 所有的接收机的参数要求, 不管是GAIN, NF, 还是IP3 等等, 都是为了一个目的---实现一定的信噪比SNR从而能够对信号进行解调. 不论是灵敏度, 动态范围还是在有干扰信号条件下, 解调是接收机要达到的目的. 对CDMA手机接收机来说, 解调需要的SNR = -1.5 dB (大约值) IS-98里面有一个单音(Single tone)测试, 是测试CDMA接收机在一个单音强干扰情况下的性能. CDMA接收机灵敏度最低要求-104 dBm(带宽1.25 MHz). 也就是说在最差NF条件下, 热噪声功率 = -104 - SNR = -102.5 dBm/1.25MHz 单音测试条件如下 CDMA信号功率 = -101 dBm/1.25MHz 单音频偏 = 900 KHz 单音功率 = -30 dBm 如图所示, 不管是有中频还是零中频结构, 信号和LO混频后落在有用带宽内, 单音和LO 混频后还是会落在900 KHz处(会被中频或基带滤波器滤除), 单音和LO的相位噪声混频后(称为reciprocal mxing, 有人翻译为倒易混频, 即把单音当作一个本振信号, 把LO的相位噪声当作一个宽带信号进行混频, "倒易"意指单音和LO角色互换)的产物会落在有用带宽内, 这种噪声迭加在热噪声之上, 引起系统SNR下降. 接收机系统相位噪声的指标可以由此得出. 因为单音测试主要由双工器隔离度, LNA IP3和相位噪声决定, 因此计算相位噪声的指标要留裕量给其它指标(这里用 6 dB). 根据上面的计算, 我们可以对相位噪声提一个指标: 在900 KHz频偏处要求-139 dBc/Hz.
相位噪声
相位噪声和抖动的概念及其估算方法 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和单元模块级分 别提供了减小相位噪声和抖动的有效方法。 随着通信系统中的时钟速度迈入GHz级，相位噪声和抖动这两个在模拟设 计中十分关键的因素，也开始在数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至 最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的 两种不同的定量方式。在理想情况 下，一个频率固定的完美的脉冲信 号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信 号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小， 从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。 3. 多层基底中电源层的噪声：这种噪声可能改变逻辑门的阈值电压，或者改变阈值电压的参考地电平，从而改变开关门电路所需的电压值。
相位噪声和抖动的概念及其对系统性能的影响
相位噪声和抖动的概念及其对系统性能的影响 时钟频率的不断提高使相位噪声和抖动在系统时序上占据日益重要的位置。本文介其概念及其对系统性能的影响，并在电路板级、芯片级和 单元模块级分别提供了减小相位噪声和抖动的有效方 法。 随着通信系统中的时钟速度迈入GHz级，相位噪声 和抖动这两个在模拟设计中十分关键的因素，也开始在 数字芯片和电路板的性能中占据日益重要的位置。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率，不仅如此，它还会增大通信链路的误码率，甚至限制A/D转换器的动态范围。 在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。本文向数字设计师们介绍了相位噪声和抖动的基本概念，分析了它们对系统性能的影响，并给出了能够将相位抖动和噪声降至最低的常用电路技术。 什么是相位噪声和抖动？ 相位噪声和抖动是对同一种现象的两种不同的定量方式。在理想情况下，一个频率固定的完美的脉冲信号(以1 MHz为例)的持续时间应该恰好是1微秒，每500ns有一个跳变沿。 但不幸的是，这种信号并不存在。如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是相位噪声，或者说抖动。 抖动是一个时域概念 抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。通常，10 MHz以下信号的周期变动并不归入抖动一类，而是归入偏移或者漂移。抖动有两种主要类型：确定性抖动和随机性抖动。确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。造成确定性抖动的来源主要有4种： 1. 相邻信号走线之间的串扰：当一根导线的自感增大后，会将其相邻信号线周围的感应磁场转化为感应电流，而感应电流会使电压增大或减小，从而造成抖动。 2. 敏感信号通路上的EMI辐射：电源、AC电源线和RF信号源都属于EMI源。与串扰类似，当附近存在EMI辐射时，时序信号通路上感应到的噪声电流会调制时序信号的电压值。
锁相环输出信号相位噪声噪声及杂散特性分析应用实践
锁相环输出信号相位噪声噪声及杂散特性分析应用实践 【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。并以CDMA 1X基站系统中800MHz的FS 单板的锁相环输出信号相位噪声指标进行理论计算。为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。 【关键词】锁相环设计，相位噪声 一、术语和缩略语 表格 1 术语和缩略语 二、问题的提出 锁相环工作原理图，由三部分组成：鉴相器（PFD）、环路滤波器（LPF）和压控晶体振荡器（VCXO），如图0-1所示。 图0-1锁相环原理框图 锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。在本文中以CDMA1X基站系统中800MHz的FS单板应用为背景，在CDMA基站中不需要跳频，所以调频时间基本不做要求。输出功率比较好控制，只要调整衰减网络就能保证。锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。在锁相环设计中，相位噪声和杂散成为系统设计主要难点。 三、解决思路 相位噪声分析 相位噪声主要由VCO、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声
具有低通特性，对于VCO产生的相位噪声具有高通特性。一般来说环路带宽内的相位噪声主要决定于由鉴频鉴相器、分频器和输入参考信号，环路带宽以外的相位噪声主要决定于VCO，在环路带宽周围，这四部分的噪声影响相当。所以为了尽量降低输出信号的相位噪声环路滤波器的环路带宽的最佳点是由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声总和与VCO引入的相位噪声相同时的频率。在实际运用中还礼滤波器的设计是非常重要的。对于远端相位噪声如100KHz和1MHz处的一般远远高于环路带宽，其相位噪声主要决定于VCO，要保证其指标主要是选择良好的VCO。而近端相位噪声如100Hz主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定，但如果还礼带宽取得很小的话如200Hz则VCO的影响也将非常之大。而如果环路带宽远远大于1KHz如为6KHz 以上时1KHz处的相位噪声也将主要由鉴频鉴相器、分频器和输入参考信号的相位噪声决定。下面就分别分析这三部分相位噪声。 由鉴相器引入的相位噪声 由于鉴相器引入的相位噪声为： PD Phase Noise = ( 1 Hz Normalized Phase Noise Floor from Table ) + 10log( Comparison Frequency ) + 20log( N ) 现在FS板的中频环路采用的PLL芯片为NS的LMX2306，其相位噪声基底为-210dBc/Hz。 在CDMA 1X 基站系统800MHz的FS单板中采用的鉴相频率为30KHz，两个中频分别为69.99MHz和114.99MHz，由鉴相器产生的相位噪声为： 69.99MHz： PD Phase Noise= -210+10log(30000)+20log(69990000/30000)= -97.9dBc/Hz 114.99MHz： PD Phase Noise= -210+10log(30000)+20log(114990000/30000)=-93.5dBc/Hz 射频本振范围为754~779MHz。步进为30KHz，鉴相频率为240KHz。对于779MHz 的本振由鉴相器引入的相位噪声为： PD Phase Noise= -210+10log(240000)+20log(779000000/240000)=-85.9dBc/Hz 由分频器引入的相位噪声 由分频器引入的相位噪声的计算公式入下： DIV Phase Noise = (Device Phase Noise Floor )+ 20log( N ) PLL芯片中分频器的相位噪声在器件手册中并没有给出。一般高频分频器的相位噪声基底约为-165dBc/Hz左右。因此就假设分频器的相位噪声基底为-165dBc/Hz，于是得到分频器引起的相位噪声如下： 69.99MHz的中频频率为： DIV Phase Noise= -165+20log(69990000/30000)= -97.6dBc/Hz 114.99MHz的中频频率为： DIV Phase Noise= -165+20log(114990000/30000)= -93.3dBc/Hz 779MHz的射频频率为： DIV Phase Noise= -165+20log(779000000/240000)= -94.7dBc/Hz 由参考信号引入的相位噪声 参考信号引起的相位噪声的计算公式如下 REF Phase Noise = (REF’S Phase Noise )-20log（R）+ 20log( N ) 系统的参考信号都是由GPSTM模块提供的，GPSTM输出的参考信号的相位噪声为-130dBc/Hz@100Hz和-145dBc/Hz@1KHz。最后参考信号通过FDM板到FS板，FDM板输
DDS简介
DDS简介 DDS 直接数字频率合成技术（Direct Digital Frequency Synthesis，即DDFS，一般简称DDS）， 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片，为电路设计者提供了多种选择。然而在某些场合，专用DDS芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件来设计符合自己需要的DDS电路，就是一个很好的解决方法。 ACEX 1K器件是Altera公司着眼于通信、音频处理及类似场合的应用而推出的芯片系列，总的来看将会逐步取代FLEX 10K 系列，成为首选的中规模器件产品。它具有如下优点：* 高性能。ACEX 1K器件采 用查找表（LUT）和EAB（嵌入式阵列块）相结合的结构，特别适用于实现复杂逻辑功能和存储器功能，例如通信中应用的DSP、多通道数据处理、数据传递和微控制等。 * 高密度。典型门数为1万到10万门，有多达49，152位的RAM（每个EAB有4，096位RAM）。 * 系统性能。器件内核采用2.5V电压，功耗低，能够提供高达250MHz的双向I/O功能，完全支持33MHz和66MHz的PCI局部总线标准。 * 灵活的内部互联。具有快速连续式、延时可预测的快速通道互连；能提供实现快速加法器、计数器、乘法器和比较器等算术功能的专用进位链和实现高速多扇入逻辑功能的专用级联链。 本次设计采用的是ACEX EP1K50，典型门数50000门，逻辑单元2880个，嵌入系统块10个，完全符合单片实现DDS电路的要求。设计工具为Altera的下一代设计工具Quartus 软件。 DDS的工作原理和电路结构 DDS以数控振荡器的方式，产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。其中：* 频率累加器对输入信号进行累加运算，产生频率控制数据或相位步进量。 * 相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y. * 幅度/相位转换电路实质是一个波形存储器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。 具体工作过程如下：每来一个时钟脉冲，N位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X相加；
一种相位噪声标准介绍
一种相位噪声标准介绍 张爱敏李黎明 中国计量科学研究院１０００１３ 摘要：本文介绍一种５ＭＨｚ，１０ＭＨｚ及１００ＭＨｚ相位噪声标准及相关测量方法，该标准是由ＦｒｅｄＬＷａｌｌｓ设计发明的专利产品，可用来评价相位噪声测量承缝奉底及系统相位噪声测量的准确度，也可用来测量相位噪声测量系统中鉴相器的灵敏度。该标准的使用可必备实验室相位噪声测量系统之间的比对及测量过程变得简便，且有很高的准确度。 关键词：相位噪声，相位噪声标准 Ａｂｓｔｒａｃｔ：ｎｊｓｐａｐｅｒｄｅｓｃｒｉｂｅｓａｋｉｎｄｏｆｐｈａ５ｃｎｏｉｓｅｓｔａｍｌａｓｄａｔｃａｒｒｉｅｒｆｒｅｑｕｅｎｃｉｅｓ５ＭＨｚ，１０ＭＨｚａｎｄ１００ＭＨｚ，ＴｈｉｓｓｔａｎｄａｒｄｉｓａｐａｔｅｎｔｄｅｖｉｃｅｄｅｓｉｇｎｅｄｂｙＦｒｅｄＬｗａｌｌｓ。Ｔｈｉｓｓｔａｎｄａｒｄｃａｎｂｅｕｓｅｄｔｏｅｖａｌｕａｔｅｔｈｅａｃｃｕｒａｃｙａｎｄｎｏｉｓｅｆｌｏｏｒｏｆｐｈａｓｅｎｏｉｓｅｍｅａｓｕｒｅｍｅｎｔｓｙｓｔｅｍ。ｉｔｃｕｎａｌｓｏｂｅｕｓｅｄｔｏｃａｌｉｂｒａｔｅｔｈｅｃｏｎｖｅｒｓｉｏｎｓｅｎｓｉｔｉｖｉｔｙｏｆｔｈｅｄｅｔｅｃｔｏｒｆｏｒｐｈａｓｅｎｏｉｓｅｍｅａｓｕｒｅｍｅｎｔ。Ｔｈｅａｐｐｌｉｃａｔｉｏｎｏｆｔｈｉｓｓｔａｎｄａｒｄｍａｋｅｓｔｈｅｃｏｍｐａｒｉｓｏｎｓｏｆｔｈｅｐｈａｓｅｎｏｉｓｅｍｅａｓｌｌｒｏｍａｎｔｓｙｓｔｅｍｉｎｄｉｆｆｅｒｅｎｔｌａｂｏｒａｔｏｒｉｅｓａｎｄｍｅｍｃａｓｕ他ｍｅｎｔｐｍｃｅｄｌｌｒｅｓ ｐｒｃＵｙｅａｓｙｗｉｔｈｖｅｒｙｈｉｇｈａｃｃｕｒａｃｙ． ＫｅｙＷｏｒｄｓ：ＰｈａｓｅＮｏｉｓｅ，ＰｈａｓｅＮｏｉｓｃＳｔａｎｄａｒｄ １．引言： １．１定义 相位噪声是信号源输出频率在频域的随机起伏程度，国际上推荐的表征量为单边带相位噪声￡（ｆ）。其定义为： 当△ｏ（（Ｉｒａｄ时ｓ?为相位起伏功率谱密度￡（ｆ）＝圭蹦厂）（ｄＢｃ／Ｈｚ）旷端△（ｒａｄ２／Ｈｚ） ｆ．相对于载频的傅立叶频偏， △ｍ。。（ｆ）：相位变化的有效值，ＢＷ：等效噪声带宽或测量带宽。（１）（２） １．２传统的测量方法 频率源相位噪声的测量一般采用正交鉴丰目法（双源鉴相法），其基本原理是将被测源的随机相位起伏转化为与之成正比的随机电压起伏，由频谱仪进行谱分析。具体测量方法见图１。 ２７４
相位噪声的测试方法
胡为东系列文章之七 相位噪声的时域测量方法 美国力科公司胡为东摘要：相位噪声主要是衡量因信号的相位变化而带来的噪声，在频域中表现为噪声的频谱，在时域中又表现为信号边沿位置的抖动，因此在实际应用中，相位噪声和信号的抖动其实本质是相同的。本文就将对相位噪声以及TIE抖动（Time Interval Error，时间间隔误差，也叫相位抖动）的概念及相互关系做一简要介绍并详细介绍了使用力科示波器如何测量TIE 抖动并将其转换为相位噪声的。 关键词：力科相位噪声TIE 抖动 一、相位噪声的基本概念 一个时钟信号或者一个时钟信号的一次谐波可以用一个如下的正弦波形来表示： （），其中为时钟频率，为初始相位，如果为常数，那么的傅里叶变换频谱图应该为一条谱线，如图1中的左图所示，但是如果发生变化，则原本规则的周期正弦信号在变化的过程中将会出现拐点，且频谱也将变得不仅仅是一条谱线，而是可能由分布在时钟频率周围的很多条谱线构成的更为复杂的频谱图，如图1中的右图所示，其中频谱波形在fc附近多出的谱线即为相位噪声谱（或者叫做相位抖动谱）。因为初始相位的变化而引起的噪声称为相位噪声，因此对于一个正弦时钟信号或者时钟信号的一次谐波来说，在理论上应该是为零的，此时上述公式中的则完全为相位噪声成分。 fc A fc A 图1 正弦信号的频谱（无相位变化以及有相位变化的可能情形）为了更为精确的描述相位噪声，通常定义其为在某一给定偏移频率处的dBc/Hz值，其中，dBc是以dB为单位的该频率处功率与总功率的比值。如一个振荡器在某一偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与信号的总功率比值，即在fm频率处1Hz范围内的面积与整个噪声频下的所有面积之比，如下图2所示。
多功能函数信号发生器-开题报告
一、研究目的与意义 研究目的与意义： 函数信号发生器是信号源的一种，主要给被测电路提供需要的已知信号，然后同其他仪表测量感兴趣的参数。它不是测量电路，而是根据使用者的要求作为激励源，仿真各种测量信号，提供给被测电路，以满足测量或各种实际需要。 目前我国在研究信号发生器方面有可喜的成就。但总的来说，我国信号发生器没有形成真正的产业。中国函数发生器产业发展中出现的问题中，如产业结果不合理、产业集中于劳动力密集型产品；技术密集型产品明显落后于发达工业国家；生产要素决定性作用正在削弱；产业能量消耗大、产出率低、环境污染严重、对自然资源破坏力大；企业总体规模偏小、技术创新能力薄弱、管理水平落后等。就目前国内的成熟产品来看，核心部分存在成本高、控制不方便、创新能力小等缺点，因此和国外相比技术存在比较大的差距，所以开发出高性价比的函数发生器，从而与国外技术有所比拼，并且打破国外技术垄断，对目前我国发展中的电子业来说，是具有刻不容缓的作用的。 随着电子技术的发展，电路测试对信号发生器的要求已经越来越高。除生成标准波形如正弦波、方波、三角波、脉冲波之外，信号发生器还要用于模拟输出一些不规则信号，以生成“实际环境”信号，包括在被测设备离开实验室或车间时可能遇到的毛刺、漂移、噪声和其它异常事件等。所有这些都要求信号发生器输出信号的参数如频率、波形、输出电压或功率等，能够在一定范围内进行更加精确的调整，并拥有更好的稳定性及输出指示。 目前市场上常见的信号发生器，按照价格与适用性大致可以分成高、中、低端，但由于品牌、型号冗繁，使用者在采购过程中面临很大难题。 低端产品：DDS技术提高产品适用性 通常价位在5,000元上下的信号发生器都是定位在普及水平的低端产品，这类产品由于性能指标的限制，多应用于教育和培训，常见如下图1-1所示：普源精仪的DG1000系列、石家庄无线电四厂的TF G2000系列、南京盛普的SPF05/SPF10和台湾固纬的SFG-830。 图1-1 低端波形发生器
锁相环的相位噪声
锁相环倍频器的一个最主要的难点就是降低相位噪声。 早射干扰具有随机性，具体分析计算极其困难。虽然我们可借助像AGINENT 的ADS 等仿真软件和MATHCAD 等大型计算软件进行分析，但我们必须借助PLL 的线性相位模型开始研究（图2）其中 F （s ）为环路滤波器的传递函数；K Φ和vco K 分别为鉴相器的鉴相灵敏 度和压控振荡器的压控灵敏度 1/R K () F s VCO K 1/N OUT F 上图的PLL 的相位噪声模型可得其前向增益和反向增益分别为 () ()vco s S K K F G s Φ= (3-1) 1 H N = (3-2) 其中R 为分频器分频比。 () s F 为环路滤波器传递函数。利用现代控制理论，可得出锁相 环环路各部件的噪声源对环路噪声的贡献的传递函数。 表图为各类噪声源及其对应的传递函数 噪声部件 传递函数 晶体振荡器 ()()11S S G R G H + R 分频器 ()()1S S G G H + N 分频器 ()()1S S G G H + 鉴相器 ()()1 1S S G K G H φ+ VCO ()()1S S G G H + 从上表我们可以看出，鉴相器、N 分频器、R 分频器和参考晶体的噪声传递函数都有一 个共同的因子 () () 1s s G G +。以上的噪声源统称为带内噪声。
晶体振荡器的相位噪声晶体振荡器的相位噪声()i S Φ 对输出相位噪声 0()s Φ 的影响 为 ()0() ()() 1s i s G s NM S G Φ= Φ+ (4) 由式( 4 ) 中可以看出，晶振中心频率ω的相位噪声全部由环路输出，大于环路谐振频率 n ω的相位噪声将被衰减。由于分频次数N 与倍频次数M 受输出频率和跳频点数限制，故 主要考虑 ()i S Φ 。 晶体振荡器等效电路中的放大器固有噪声功率FKTB 经放大器后通过带宽为i B 的晶体 滤波器与信号功率s P 一起加到输入端，0m 形成相位噪声，为放大器输出端的基底噪声，可写成 010g g s FKTB L m L P = （5） 压控振荡器( VCO) 的相位噪声 压控振荡器VCO) 的相位噪声对 0()s Φ 的影响为 ()0() ()() 1s vco s G s s G Φ= Φ+ （6） ()vco s Φ 0()s Φ 对的影响具有高通特性，低于的分量环路有很强的抑制作用，高于n ω的相位噪声分量将全部输出。因此频率合成器远端的相位 噪声主要决定 ()vco s Φ ,()vco s Φ 降低是降低频率合成器远端相位噪声的主要方法。 环路滤波器的相位噪声 影响相位噪声的另一个重要因素是环路滤波器。环路滤波器对最终性能有很大影响，这是因为它决定拐点频率( 在拐点频率处来自电路不同部分的噪声开始影响输出，如图所示)。在环路带宽内，鉴相器强迫VCO 跟踪参考频率，将参考频率源的相位噪声带到VCO 上。由于鉴相器噪声基底通常比参考频率源的相位噪声高,因此这一过程受到鉴相器噪声基底的支配。由于补偿频率高于环路带宽，环路就不能很好的跟踪参考频率，总的相位噪声等于 V C O 的相位噪声,因此要将环路带宽设置在鉴相器噪声基底与VCO 自由振荡时相位噪声的交叉点上。过宽和过窄的环路带宽虽然对VCO 的相位噪声有一定的改善，但不能很好地提高PLL 的相位噪声性能。
相位噪声分析及对电路系统的影响
相位噪声分析及对电路系统的影响 1. 概述 相位噪声就是短期频率稳定度，一个物理现象的两种表示方法，相位噪声为频域表示，短期频率稳定度为时域表示。相位噪声一般是指在系统内各种噪声作用下所引起的输出信号相位随机起伏。相位的随机起伏必然引起频率随机起伏，这种起伏速度较快，所以又称之为短期频率稳定度，用单边带，1Hz 带宽内的相位噪声功率谱密度￡(?m )表示。而时域一般用在一定时间间隔内，频率变化量的相对值表示，它是测量时间τ的函数，一般用方差><)(2τσ描述频率稳定度，可分长期稳定度和短期稳定度，目前没有严格界限。 频率源的相位噪声是一项非常重要的性能指标，它对电子设备和电子系统的性能影响很大，从频域看它分布在载波信号两旁按幂律谱分布。用这种信号不论做发射激励信号，还是接收机本振信号以及各种频率基准时，这些相位噪声将在解调过程中都会和信号一样出现在解调终端，引起基带信噪比下降。在通信系统中使话路信噪比下降，误码率增加；在雷达系统中影响目标的分辨能力，即改善因子。接收机本振的相位噪声，当遇到强干扰信号时，会产生“倒混频”使接收机有效噪声系数增加。所以随着电子技术的发展，对频率源的相位噪声要求越来越严格，因为低相位噪声，在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器、仪表等各种领域里都受到重视。 2. 相位噪声及频率稳定度分析 2.1 相位噪声分析 任何信号的频谱都不可能绝对纯净，总会受到噪声的调制产生调制边带。噪声可分为：闪变噪声、干扰噪声和白噪声，1Hz 带宽内的热噪声功率N o 在常温17℃时为-174dBm/Hz 。这些噪声连续分布，假设对一纯净信号?o 进行调制，取1Hz 带宽内的噪声功率，频率为)(0f f ?+，在时间小于1秒时，可以认为噪声电压也是正弦波。这样可用矢量法来分析这两个正弦信号的调制结果，用图1表示。图1中用V 2表示?0幅度，用02N 表示噪声正弦波幅度，把?0信号看成静止，则噪声分量以 f ?=?πω2的角速度旋转。 由图1看出，当噪声矢量按ω?旋转时，?0信号既产生调幅又产生调相。在图1中a 、c 状态只产生调幅，b 、d 状态只产生调相。调幅的峰值为 ,调相峰值也叫相位最大抖动，为： V N t n 01-=ωθ 单位rad/Hz （1） 当θ值很小时，例如随机噪声调制情况下，调制指数很小，这时调相近似线性。使用迭加原理将各自独立的相位噪声功率相加，而各自独立的噪声电压按平方或平方根组合在一起。例V N M 0= '
高频头资料
卫星电视下变频器(高频头)的作用 卫星电视低噪声下变频器又称为高频头(也称卫星电视的室外单元)，它是由微波低噪声放大器，微波混频器，第一本振和第一中频前置放大器组成，其框图如图1所示。 图1 高频头的原理框图 一般的卫星电视接收系统主要包括：(1)天线；(2)馈源；(3)低噪声下变频器，也称为高频头(是由低噪声放大器与下变频器集成的组件)，用LNB表示；(4)电缆线；(5)端子接头；(6)卫星接收机；(7)电视接收机。 卫星电视接收系统框图如图2所示。 图2 卫星电视接收系统框图 由于卫星电视接收系统中的地面天线接收到的卫星下行微波信号经过约40 000 km左右的远距离传输已是非常微弱，通常天线馈源输出载波功率约为-90dBmW〔注〕。若馈线损耗为0.5 dB，则低噪声放大器输入端载波功率为-90.5 dBmW。第一变频器和带通滤波器的损耗约为10 dB，第一中放的增益约为30 dB。这样，若低噪声放大器给出增益(40～50) dB，则下变频器输出端可以输出(-30～-20) dBmW的信号。因此，卫星电视下变频器的作用是在保证原信号质量参数的条件下，将接收到的卫星下行频率的信号进行低噪声放大并变频。 2 卫星电视下变频器的结构 卫星电视下变频器中的低噪声放大器一般是将波导同轴转换器与低噪声放大器合成一个部件。如果要达到噪声温度低和增益高，通常包含3～4级放大，前两级为低噪声放大器，主要采用高电子迁移率晶体管HEMT器件，后两级为高增益放大器，主要采用砷化镓场效应晶体管GaAsFET。典型的LNA的噪声温度在C波段约为(20～40)°K。增益约为(40～50) dB，输出输入电压驻波比(VSMR)小于1.5。图3给出了低噪声放大器(LNA)的电原理图，设计时通常先给出必要的参数，如S参数、电路级数、匹配电路的方式、噪声参数、输出输入阻抗等等，然后利用计算机CAD软件进行优化设计并作出微带线电路图。 图3 低噪声放大器的电原理图 第一变频器和带通滤波器是由第一本振、第一混频器及带通滤波器组成的，其作用是将低噪声放大器输出的下行微波信号变为中频信号，变频前后信号的带宽保持不变。