报时电子钟
目录
一.设计总体思路、基本原理和框图 (2)
1.框图 (2)
2．设计总体思路 (3)
二.单元模块设计 (3)
1.秒信号发生器 (3)
2.单稳态触发器 (6)
3.时、分、秒计数器设计 (8)
（1）60进制计数器 (9)
（2）24进制计数器 (10)
4.校时电路 (10)
5.整点报时电路 (11)
三.仿真及总电路图 (13)
四．硬件调试 (15)
五．心得体会 (16)
六．附录 (18)
七．参考文献 (21)
一.设计总体思路、基本原理和框图
1.框图
电子钟原理框图
2．设计总体思路
该电路系统由秒振荡器时分秒计数器，译码器，显示器,校正电路,
整点报时
秒振荡器 24进制时计数器 译 码 校分 译 码 译 码
60进制秒计数器
60进制分计数器
显 示
显 示 校时
显 示
整点报时器等组成.１HZ的秒信号是整个系统的时基信号,它直接决定着计时的精准.将秒信号送入秒计时器,秒计数器利用74LS160和74LS00组成六十进制计数器,每六十秒发出一个分脉冲信号,该信号作为分计数器的时钟脉冲.分计数器也采用六十进制计数,每计六十分钟发出一个时脉冲信号,该信号用作时计数器的时动脉冲,时计数器采用二十四制计数
器..显示译码电路将时、分、秒计数器的输出状态经四段显示译码器显示出来.整点报时电路是根据计时系统的输出状态整点前10秒内每两秒产生一脉冲信号,然后去驱动一个LED发光二极管,让其闪动五次.校时电路是用来对时、分、秒显示数字进行校对调整的.
二.单元模块设计
1.秒信号发生器
秒信号发生器是数字电子时钟的核心部分,它的精度和稳定度决定了数字钟的质量.本系统采用555定时器来实现1HZ的秒信号.
555定时器功能表:
输入输出
复位R
0TR TH Q 三极管的状
态
0 1 1 1 1 1
X
﹤1/3V CC ﹥1/3V CC ﹥1/3V CC ﹥1/3V CC ﹥1/3V CC X ﹤2/3
V CC
<2/3 V CC >2/3 V CC <2/3 V CC
<2/3 V CC
0 1 1 0 0 1
导通 截止 截止 导通 导通 截止
电路图如下：
产生秒信号的电路有多种，该试验由555定时器组成多谐振荡器，输出为秒脉冲，如图2所示。工作原理：接通电源Vcc 后，Vcc 经电阻R1和R2对电容C 充电，其电压UC 由0按指数规律上升。当UC ≥2/3VCC 时，电压比较器C1和C2的输出分别为UC1=0、UC2=1，基本RS 触发器被置0，Q=0、=1,输出
u0跃到低点平Uol。与此同时，放电管V导通，电容C经电阻R2和放电管V放电，电路进入暂稳态。随着电容C放电，uc下降到uc≤1/3Vcc时，则电压比较器C1和C2的输出为uc1=1、uc2=0，基本RS触发器被置1，Q=1，Q’=0，输出u0 由低点平Uol跃到高电平Uoh。同时，因=0，放电管V截止，电源Vcc又经过电阻R1和R2对电容C充电。电路又返回前一个暂稳态。因此，电容C上的电压uc将在2/3Vcc和1/3Vcc之间来回充电和放电，从而使电路产生了振荡，输出矩形脉冲。多谐震荡周T为：
T=tw1+tw2。
tw1为电容C上的电压由1/3Vcc充到2/3Vcc所需的时间，充电回路的时间常数为R2C。tw2可用下式估算
tw1=（R1+R2）Cln2≈0.7（R1+R2）C
tw2为电容C上的电压由2/3Vcc下降到1/3Vcc所需的时间，放电回路的时间常数为R2C。tw2可用下式估算
tw2=R2Cln≈0.7R2C
所以，多谐振荡器的振荡频率周期T为
T =tw1+tw2≈0.7（R1+2R2）C
振荡频率为
f =1/T=1/[0.7（R1+2R2）C]
2.单稳态触发器
单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。在触发信号作用下，电路将由稳态翻转到暂稳态，暂稳态是一个不能长久保持的状态，由于电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态，并在输
出端获得一个脉冲宽度为tw的矩形波。在单稳态触发器中，输出的脉冲宽度tw，就是暂稳态的维持时间，其长短取决于电路的参数值。
由555构成的单稳态触发器电路及工作波形如图1所示。图中R，C为外接定时元件，输人的触发信号ui接在低电平触发端（2脚）。
稳态时，输出uo为低电平，即无触发器信号（ui为高电平）时，电路处于稳定状态——输出低电平。在 ui负脉冲作用下，低电平触发端得到低于（1/3）Vcc，触发信号，输出uo为高电平，放电管VT截止，电路进入暂稳态，定时开始。
在暂稳态期间，电源＋Vcc→R→C→地，对电容充电，充电时间常数T＝RC，uc按指数规律上升。当电容两端电压uc上升到（2/3）Vcc后，6端为高电平，输出uo变为低电平，放电管VT导通，定时电容C充电结束，即暂稳态结束。电路恢复到稳态uo为低电平的状态。当第二个触发脉冲到来时，又重复上述过程。
可见，输人一个负脉冲，就可以得到一个宽度一定的正脉冲输出，其脉冲宽度tw取决于电容器由0充电到（2/3）Vcc，所需要的时间。可得
这种电路产生的脉冲宽度莎w与定时元件R，C大小有关，通常R的取值为几百欧至几兆欧，电容取值为几百皮法到几百微法。
3.时、分、秒计数器设计
秒、分都是六十进制,时却是二十四进制.实现这些不同的进制采用中规模集成计数器74LS160来设计.采用74LS160的“置零”功能，当置零端接低电平时，可实现十进制的计数器。
74160功能表：
它的主要功能为：
异步清除：当CLK=0时，无论有无CLK，计数器立即清零，QD-QA均为0，称为异步清除。
同步预置：当LOAD=0时，在时钟脉冲上升沿的作用下，QD=D，QC=C，QB=B，QA=A。
当使能端ENP=ENT=1时，计数器计数。
锁存：当使能端ENP=0或ENT=0时，计数器禁止计数，为锁存状态。
（1）.60进制计数器
电路图如下:
先用两片74LS160接成100进制计数器.即高位使能端ENP,ENT都接低位的进位输出RCO.两片160的置数端LOAD’都接高电位,使其无效.置零端CLR’也接在一起使其同时置零，再接60进制计数器.将高位接成六进制即可.具体说来,当QDQCQBQA=0110(6)时,把为高电位的QCQB通过一与非门输出一个低电位给CLR|’,从而把输出端都为置0.从而高位由0到5,低位由0到9 ,进而实现了00到59的六十进制的计数器.
(2).24进制计数器
电路图如下:
同样,24进制计数器也是先接成100进制的,然后也是再通过置零实现24进制的.就是当高位QB=1时且低位QCQBQA=100时,置零端工作,使计数器输出端为0.即从00到23,实现了时的二十四制.
4.校时电路
此电路主要实现电子钟每个位上的校时，主要原理是通过与非门的0，1特性，在校时脉冲和进位脉冲间转换。
秒进位
秒振荡器
上图为分的校时电路。控制开关与输入信号CP与非后与秒的进位输出接入一与非门，接入计数脉冲，在正常计数时，开关2应断开。由于74160为10进制计数器，当计数到9时，会在RCO端产生一个1的脉冲（RCO平时为0）。将这个信号反向后，同开关和校时脉冲的与非结果进行与非，输出信号再度反向后作为下一级的输入信号。时的校时电路类似。
5.整点报时电路
本系统也有简单的报时电路。当整点前10秒，电路使发光二极管闪烁5次，周期为2秒。即当分钟到达59分时，秒到达50秒时，到整点的十秒内，秒个
位QA电位变化为010*******，恰好出现了5次1，于是可利用这点，用一与门记下这五次，然后去驱动发光二极管LED发光五次。当59分59秒时，用以与非门几下此点，接入555单稳态触发器，使最后一次发光时间延时为两秒。从而又实现了整点前10秒发光二极管闪烁5次，四短一长的任务。
真值表如下：
长音部分接线图如下
59分58秒
三.仿真及总接线图
打开EWB512仿真软件，调出设计的电路图，点击右上角开关键，即可看到结果。具体电路图见下面总接线图。
在EWB上可以清楚见到一个理想情况下的数字时钟。当开关闭合时，秒钟以`1HZ的频率跳动，显示00到59。每计完六十个脉冲后，分钟就跳动一次，也显示00到59。分钟计完一次六十后，时钟也开始跳动，计时开始！当调分开关闭合时，分针以1HZ的频率跳动，快速调整到标准时间，再断开开关，即完成了校分。调时也一样。当显示时间到达整点前十秒内时，即分针到达59且秒针到达50时，报时电路开始工作，分别在50、52、54、56、58秒时驱动发光二极管闪烁五次，前四次发光时间为一秒，最后一次为两秒，完成报时功能！
总接线图
四．硬件调试
实验箱接线图
做完了仿真，便可以开始接线了，这是困难才真正开始！实物接线可是需要极大的耐心、不断的重复与尝试。
首先要考虑怎样合理布局芯片，电子钟需要的芯片特别多，仅74160就需要6个，还有与非门、或非门、或门等。大概安排好芯片的布局，就要耐心的测试每根线没个插孔是否能用，以避免有坏线坏孔影响整个电路。
对照电路图，由秒计数器开始，分模块检测是否正确显示，才能开始下一
步的接线。因为对电路图很熟悉，接线也很快，问题在于某些插孔不紧，线很容易松动，稍不留心就会弄乱之前接好的线，越往后面越是小心翼翼，担心一粗心就前功尽弃，真是件费心的事情啊。
接到分计数器时遇到了很大的问题，分的接线与秒完全相同，但显示就是不稳定，我们不停地换线换孔，重接了许多遍也没解决，实在不知道问题出在哪里。后来无心地把两片160的置零端都接到高电平，显示器的跳动竟然稳定下来了。考虑到进度，我们先把这个问题搁置了下来，继续接时计数器。等时、分、秒都接完，拔下之前分接高电平的线，六个显示器的跳动都正常了，也很稳定，看来之前的不稳定是干扰造成的。
五．心得体会
为期两个星期的数字电子实习结束了，这两周里我过的非常充实。从设计电路图到接线，我付出了很多，也收获了。最高兴的是圆满完成了任务，付出的努力获得了回报。
刚刚接到任务书，听到做电子钟，觉得挺简单，但着手画电路图却不知从何下手。在网上找了很多资料，复习了数子电子技术基础里常用元器件知识，脑海里才渐渐有了大概的框架。
一步步的连线，也一次次的遇到不同的困难。EWB有个很大的缺陷，就是不能撤销，这样用起来很不方便也不习惯，耽误了很多时间。不断地重复与尝试后，基本的总电路图终于完成了，按下开关，看到显示器正常的跳动，非常的有成就感，之前遇到困难时郁闷的心情也全忘了。
接下来做报时功能，我按自己之前设计好的思路接线，不久就完成了，心
里急切的想大功告成。按下开关，秒显示器开始跳动，我小心地调到59分，等待整点前报时功能的实现，有点漫长，有点紧张。秒一下一下的跳到了50，亮啦！发光二极管开始闪了，一、二、三、四、五，怎么回事呢？最后一下应该亮两秒的，怎么好像没有变化。重新仿真了一遍，果然是这样，我心里有点失落，但立刻提起信心，开始思考是否思路设计出了问题。
问题只能出在555单稳态触发电路上，我把这个模块单独拿来仿真，果然无法完成延时功能。接线是正确的，为什么无法实现功能呢?我想了很久，还是不知问题出在哪里，心里开始烦躁起来。看到身边的同学纷纷完成了任务，又急又烦，更加静不下心查错了。这时我想到找人求助，把思路和电路图给别人分析解释后，同学也是同样的迷惑。“是不是那个点没接在那根线上啊?”，他问。我一查，果然如此！我真是太粗心了，以致耽误了这么多时间。
改好后，仿真。终于出来了正确的结果，之前的思路是正确的。看到自己的设计有了理论上的成果，我心里很安慰很高兴。
完成电路图后就是领取实验箱实验器件开始接线。我想着电路图已经画好了，仿真也没有问题，再加上对电路图的熟悉，接线应该是很轻松简单的。周末就没有像其他同学一样去加班接线，而是做其他事情去了。
到了周一，看到其他人的成果，心里的紧迫感又冒出来了。接受之前的教训，我虚心的向同学请教，很快就熟悉了实验箱的使用。着手接线了。
接线真是需要相当多的耐心与细心，不仅要一个个的检查插孔和线，还要留意接好的线是否有松动、错位等等。因为线越接越多，问题就越难检测到，只能步步为营，小心翼翼的进展。
接实物图比用软件画图有更多的困难与不稳定因素，有时明明理论上是绝对正确的，实际上却没有成果。在之前的磨难下，我们有了坚定的信念与持续耐心，细心接线，遇到问题不气馁不妥协，不断的重复与尝试，成果也一点点的展露在我们面前。
终于，在无数次失败后，我们的付出得到了回报，任务书中要求的功能都圆满的实现了。大功告成，我们拍下照片留念，高兴的拆线，心里很满足很充实。
这次实习不仅让我巩固了以前的知识，学习了新的实践经验，而且让我更坚信了合作的力量。相信自己，相信别人，才能让我们互相学习，互相进步，有更多的发展空间。
感谢学校给我这次宝贵的实习机会！
六．附录
部分芯片功能介绍
1.74LS160
74LS160真值表及管脚图2. 7400的引线图
（2）7400的功能表
7400是应用广泛的数字IC之一，它们内含4个独立的2输入端与非门，其逻辑功能是：输入端全部为“1”时，输出为“0”；输入端只要有“0”，输出就为“1”。
3.74LS20、74LS04、74LS08、74SL32、74LS02管脚图