ic设计入门

使用手冊

Edited by 黃子龍、趙建勝、林慶鈞(2002)

Outline

1.Introduction

2.工作站使用初級入門

3.事前準備

4.Cadence

https://www.wendangku.net/doc/d37565597.html,yout

B.Schematic

C.Symbol

D.PDRACULA

5.Spice

A.Hspice

B.Awaves

Introduction 完整的Full-Custom設計系統環境

1.設計資料庫-Cadence Design Framework II

2.電路編輯環境-Text editor / schematic editor

3.電路模擬軟體-spice

4.佈局編輯軟體-Candence virtuoso

5.佈局驗證軟體-diva, Dracula/Inquery, Hercules 系統環境

1.工作站

2.unix-based 作業系統

工作站使用初級入門

基本指令簡介：

1.ls：檢視目錄下所有檔案。

2.clear：清除螢幕。

3.pwd：顯示目前工作的目錄。

4.cd：改變目錄。

5.rm：刪除檔案。

6.cp：複製檔案。

7.mv：移動檔案。

8.mkdir：建立目錄。

9.rmdir：刪除目錄。

10.find：尋找檔案。

11.passwd：改變密碼。

12.chfn：改變全名。

13.finger：顯示使用者資訊。

14.rusers：顯示所有使用者。

指令再介紹：

1.登錄步驟

login ：___________(輸入username)

password：___________(輸入密碼)

2.登出步驟

logout 或exit

3.線上指令說明

執行格式：man [command-name]

4.改變工作目錄位置

執行格式：cd [name]

Example：cd dir1 改變目錄位置，至dir1之目錄位置下。

5.複製檔案

執行格式：cp [-r] source destination

Example：cp file1 file2 將檔案file1複製成file2。

cp –r dir1 dir2 複製整個目錄。

6.搬移或更改檔案、目錄名稱。

執行格式：mv source destination

Example：

mv file1 file2 將檔案file1，更改檔名為file2。

mv file1 dir1 將檔案file1，移到目錄dir1下，檔名仍為file1。

mv dir1 dir2 改目錄名稱dir1為dir2。

7.建立新目錄

執行格式：mkdir directory-name

Example：

mkdir dir1 建立一新目錄dir1。

8.刪除目錄

執行格式：rmdir directory-name 或rm directory-name

Example：

rmdir dir1 刪除目錄dir1，但dir1下必頇沒有檔案存在，否則無法刪除。rm –r dir1 刪除目錄dir1，及其下所有檔案及子目錄。

9.刪除檔案

執行格式：rm filename (filename可為檔名，或檔名縮寫符號。) Example：

rm file1 刪除檔名為file1之檔案。

rm file? 刪除檔名中有五個字元，前四個字元為file之所有檔案。

rm f* 刪除檔名中，以f為字首之所有檔案。

PC怎麼連工作站?

1.桌面改為1024*768*256色

2.執行xwin程式

https://www.wendangku.net/doc/d37565597.html,term telnet 140.116.16

4.112~141 (CIC電腦教室)

4.e2486***@eesol08:~> who

e2486*** pts/2 Dec 28 11:43 (https://www.wendangku.net/doc/d37565597.html,.tw)

5.e2486***@eesol08:~> setenv DISPLAY https://www.wendangku.net/doc/d37565597.html,.tw:0.0

6.完成上述五個步驟後，Start Cadence 的方法，請參閱使用手冊第六頁。

事前準備

檔案來源：可以從/home3/user/MS92/n2690181複製tsmc_025c 目錄到自己的目錄 指令：cp -rf /home3/user/MS92/n2690181/tsmc_025c /自己的目錄路徑/

(其中自己的目錄路徑可以打指令pwd 得知) 檔案安放：

e24xxxxx

Start Cadence

一.在Terminal 視窗

→ source ~n2690181/ic.cshrc.cad445 → cd work(進去有放cds.lib 的目錄) → icfb& 二.出現畫面

CIW(command Interpreter window)

三.點選在CIW 視窗的上面工具列Tools →Library Manager ， 會出現LM 視窗LM(Library Manager)

四.建立新的Library

1.點選LM視窗上面的工具列File→New→Library

2.會產生New Library畫面

3.出現下列畫面

4. 出現Load Technology File 視窗

五.建立Cell View

1. 第四點成功之後，會在LM 視窗的Library 列表出現第四點建立的new library 名稱

2. 點選該名稱，比如hw1,再選LM 視窗上工具列File →New →

Cell View

Start Layout

一. 在LM 視窗用滑鼠左鍵點選Library 的hw1→再點選cell 的inv →再連續點選view 的layout 兩次，或是用右鍵open,即可開啟layout 視窗 二. Layout Edito r

因為是採用0.25um 5 metal & 1 poly ，所以LSW 應該是看到以上的畫面。如果不是的話,則有可能是create library 時 technology file 沒有設對。 三.Layout 的基本操作

1. 設定視窗的點距(Grid)，點選Layout 視窗上面的指令選項Option →Display

LSW(Layout selection window)

設定grid 的顯示方式,通常是dots 設定minor grid 的間距,通常是0.05 設定major grid 的間距, 通常是0.1 設定X 軸移動的最小間距,0.01 設定Y 軸移動的最小間距,0.01

2.設定是否有Gravity的功能，點選Layout視窗的指令列Options→Layout Editor，依照個人使用習慣與需要來選擇是否Gravity On

Gravity On：當滑鼠指標靠近物件時即被吸到該物件的邊緣

3.用ruler 把長度量好, 用右鍵點選LSW 中所要用的layer, 再點選常用功能欄中的rectangular 或polygon 來畫.

4.如果邊長要糾正的話, 可使用stretch 來達成, 或者是用reshape 這功能.

5.若要取消指令重選新指令，最好先按Esc鍵

https://www.wendangku.net/doc/d37565597.html,yout 時要注意layers 之間的距離(參考design rule)

7.偶而可以點選Layout上面的指令Design→Save做儲存動作，免得夜長夢多，天有不測風雲，人有旦夕禍福

8.用label 來定義端點名稱，每當打上label時，記得要點選該label，然後按q ,改變該label的layer成text2

四.當在畫的途中，可以使用on-line drc(DIV A)來檢查是否違反design rule 1. 點選Layout 視窗上面的指令Verify →DRC 2. 出現DRC 視窗

3.

4. 按OK 之後，會開始跑DRC ，若有錯誤，CIW 對話盒會秀出錯誤並且在Layout 視窗也會有marker 閃爍

5. 可以點選Layout 視窗上面的指令Verify →Makers →Explain ，然後選擇Layout 視窗中閃動線條，即可知所犯的錯誤

6. 若要消除在Layout 視窗閃爍的marker ，點選Layout 視窗上面的指令Verify →Markers →delete all ，出現下面視窗，再點選OK 即可。

7.當全部畫完時，務必要on-line DRC 成功才行

五.以上是大致的使用方法,若要更詳細可 reference CIC 的Full-Custom IC Design KIT (basic) Training Manual.

以下是NMOS和PMOS的Layout圖NMOS layout view

n-well

n+ implant p+ implant

PMOS layout view

Start schematic

一.建立Schematc view：跟建立layout view方法一樣（請參考Start Cadence的第

五大點的第二小點），先點選要LM視窗預定的library，再點選LM視窗的File→New→Cell view，按OK之後，即可建立Schematic View

二.若Schematic View已存在，在LM視窗用滑鼠左鍵點選Library的hw1→再點

選cell的inv→再連續點選view的schematic兩次，或是用右鍵open,即可開啟schematic視窗

三.點選Schematic視窗上面的指令集Add→Instance，出現Add Instance視窗

再點選Add Instance視窗的Browser，選擇analoglib中常用的元件

1.

2.加pin , 給pin name 且要指示input , output ,inout ,

若有做layout的話, 要標示相同.

3.點選nmos →再選properties (按q 鍵) , 標明model name ,width ,length,

同理for pmos.

Model name 是以width,length 來決定用那一個model , 可由models目錄下的README 中得知,比如

L=1um W=1um for nmos和pmos 經查閱可用(nch.1,pch.1) 等等.

(也可以只用nch , pch , 因為run hspice時會自動幫你判斷.)

4.最後Design →Check and Save , 若有error 則schematic view 上有閃動,

此時可選Check → Find Marker 來看error 的原因.

Start symbol

一. 由Schematic 產生symbol 1. 打開Schematic view

2. 點選Schematic 視窗上面指令集的Design →Create cellview →From cellview

3. 點選[@partName] →按q 鍵出現properties 的對話盒把[@partName]

依電路的特性改成所要的name比如inv等.

4.可用ADD → shape內的各種形狀來修飾這symbol的外觀.

5.完成之後, Check--Cross View check, 然後Design →save

6.按照以上步驟來產生的symbol必頇注意的若更改schematic 的input,output

label, 且必頇更改其symbol的input,output label, 不然會發生閃動的error

Start PDRACULA

當晶片設計在 Opus 中完成後, 必頇將 Opus layout view 轉成 GDSII-format data , 經局驗證器驗證無誤後, 再交光罩或製程公司, 其接收的 format 包括 GDSII , CIF , Applicon, 其中 CIF 為可讀的 ASCII format , 但只有學校使用它, GDSII 及 Applicon 為不可讀的 binary format, 而 GDSII 使用率最高, 是 IC 工業界佈局資料交換的標準格式.

Dracula 則被公認是佈局驗證的標準,幾乎全世界所有IC 公司都拿它來作sign-off 的憑據.

(1) Stream out for drc ( 產生

GDSII file -- *.db )

點選

CIW 對話盒的File → Export → stream 出現以下的表單, 接著按 Library Browser 這button 點選要 stream out 的 layout.

How to DRC

若成功的話，會在~/check/inv 的目錄出現inv.db 和PIPO.log 另外還會出現成功的視窗

(2) 修改 drc 修改以下部分:

然後 save 在之前 *.db 所放的目錄.

(3) Run PDRACULA

到放 *.db 和 drc 的目錄下 (ex: ~/check/inv) PDRACULA : /g drc n

: /f

( 說明會跑幾個 stages)

ls ( 看其中是否產生 https://www.wendangku.net/doc/d37565597.html, )

https://www.wendangku.net/doc/d37565597.html, &

若所有 stages 都完, 就會產生 *.sum ( 不順利的話, 就要重 run , 而如果是打 https://www.wendangku.net/doc/d37565597.html, >drc.log & , 目的是要將 run 期間出現的message save 到 drc.log 這 file 中.)

(4) Debug layout view

Open *.sum 找以下這一段

成功的話, 要把*.sum copy多一份到其他的目錄, 不然run lvs 時會被cover 掉.

如果失敗的話, 把該layout view 打開

Tools → InQuery ;命令列會多出3個選項(DRC, LVS, LPE).

DRC → Setup ..

DRC → Select Error Files ..

(以上假設有很多error 的話, 任一點選其一) Ok 之後, error 就會在layout view 上顯示出來,然後可用DRC→Explain ,然後點選任一error 就會告知error 的原因, 完成修改之後,由Tools → layout→ Verify →DRC, 確定沒問題之後存檔回到第3 步驟重run.

[ 確定

DRC

要成功才進行 ].

(1) CDL out for lvs

在CIW 下選 File → Export → CDL 出現以下的表單

接著按 Library Browser 這 button 找要 CDL out

的 schematic.

之後會在Run Directionary 產生netlist 檔 (2) 修改netlist ，把CDL 產生的netlist

How to LVS

电子技术基础课程设计题目

《电子技术基础》课程设计题目 一、脚步声控制照明灯 要求：1.白天光线较强，照明灯不会点亮； 2.晚上又脚步声照明灯被点亮，脚步声小时后灯亮延时十秒再自动熄灭； 3.元件：功率集成电路家分立元件; 二、报警声响发生器 要求：1.能发出消防车报警，救护车报警灯的报警声; 2.输出功率≥1W 要求：1.当池中水位低于设定点时水泵自动抽水；； 3.元件：NE555时基电路加分立元件； 三、水位控制器 2.当水位到达设定点时水泵自动停止； 3.元件：NE555电路加分立元件； 4.说明：水泵工作可用灯泡亮灭进行模拟； 四、金属探测器； 要求：1.能探测木材中≥5mm深处的残留铁钉； 2.当探测到金属物时能用声或光报警； 3.元件：与非们加分立元件，探头可用带铁芯线圈自制； 五、循环灯 要求：1.有四路输出，单循环； 2.能带动6V小灯泡四只； 3.元件：J-K触发器、555时基电路、分立元件； 六、数字水位探测器 要求：1.能测出水位的高度，精度韦1/16； 2.能输出数字形式（即二进制）； 3.能以模拟电压输出； 七、直流电压升压器 要求：1.输入电压30V；输出电压45V； 2.输出电流能达到0.5A； 八、上下课铃声识别系统 要求：1.设计一个开关电路仅对学校的上课、下课铃声敏感； 2.铃声来时输出高电平； 3.能识别出上课铃声和下课铃声； 九、厕所冲水控制器 要求：1.能识别有无人进出厕所； 2.当进出人数每达6人次时，电路输出一个脉冲； 十、步进电机及启动电路 要求：1.利用数电知识设计一个步进电机驱动电路； 2.能由两根线的输入电平组合使电机能向前进、后退、保持； 十一．教室用电节能控制电路

基础工业工程课程设计报告

基础工业工程课程设计 ————模特排时法

一、取题背景 (2) 台钻厂简介 (2) 产品介绍 (2) 产品零件来源 (2) 课题选择及课程设计目的 (3) 课程设计内容及要求 (3) 二、应用的基本原理 (3) 模特法的基本原理 (3) 模特法的21种基本动作 (4) 三、现行方案 (5) 现行方案的生产现场布置分布图 (5) 运用MOD法对台钻的装配流程进行记录、分析 (6) 四、问题分析 (20) 五、改进方案设计 (21) 改善后现场布置图 (22) 改善后的各工位动作因素表 (23) 六、计算正常时间及标准时间 (36) 计算正常时间 (36) 确定宽放率 (36) 计算标准时间 (36) 七、对比分析及改善评价 (37) 八、设计总结与心得体会 (38)

一、取题背景 本次课程设计收集的数据和资料取自于福州台钻厂。 （一）台钻厂简介 福州台钻厂创建于1958年，是福建工程学院的校办工厂，其前身是国家机械电子工业部台式钻床定点生产企业，国家渔业机械仪器行业定点企业，经过多年的发展以及福建工程学院雄厚的技术和科研支持，如今已成为具有上千万资产的小型企业，其出产的台钻床由于品质卓越、性能稳定连续多次被评为部优产品，增氧机获得了农业部“农业机械推广许可证书”。正因为福建工程学院科研与技术的支持和台钻厂自身坚持质量第一的宗旨，福州台钻厂获得了多项国家专利，并被评为一级信用企业、福州工业利税“百强企业”、福建省小型工业企业“百佳明星”企业和出口创汇先进单位等。企业的主导产品销往全国各地，并远销欧美等地。 多年来，台钻厂以经营为主体，同时又承担学校学生的认知实习、课程设计以及毕业设计等教学实习任务。 （二）产品介绍 企业主导产品有：“武夷山”牌台式钻床系列和水产养殖设备。 1.“武夷山”牌台式钻床，主要包括Z4112、4012、Z4116、Z4016、ZM406、Z4416、Z4416A、Z4020、Z4025、Z4032、S406、S4112等产品。其中Z4112台式钻床于1980年、1986年和1991年被国家机械部评为部优产品。 2．“武夷山”牌水产养殖机械，包括YC0.37、YC0.75、YC1.5、YC4.5等水车式增氧机和YL1.5叶轮式增氧机。企业建有专用的增氧机试验场所，定期开展整机测试工作，增氧能力和动力效率等指标均高于国家行业标准。 （三）产品零件来源 1. 自制件 该企业主要从事五大零件的自制，包括台钻的主轴、主轴套筒、主轴箱、底座、立柱（Z4112、Z4116系列还包括中间工作台的制造）。 2. 外购件 该企业外购零件主要有电机和轴承等标准件。 3. 外协件 该企业选择固定的三家认证厂家购买外协件。

IC设计基础(流程、工艺、版图、器件)-笔试集锦

IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目） 15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么？（仕兰微面试题 目） 16、请描述一下国内的工艺现状。（仕兰微面试题目）

电子技术课程设计的基本方法和步骤模板

电子技术课程设计的基本方法和步骤

电子技术课程设计的基本方法和步骤 一、明确电子系统的设计任务 对系统的设计任务进行具体分析, 充分了解系统的性能、指标及要求, 明确系统应完成的任务。 二、总体方案的设计与选择 1、查阅文献, 根据掌握的资料和已有条件, 完成方案原理的构想; 2、提出多种原理方案 3、原理方案的比较、选择与确定 4、将系统任务的分解成若干个单元电路, 并画出整机原理框图, 完成系统的功能设计。 三、单元电路的设计、参数计算与器件选择 1、单元电路设计 每个单元电路设计前都需明确本单元电路的任务, 详细拟订出单元电路的性能指标, 与前后级之间的关系, 分析电路的组成形式。具体设计时, 能够模拟成熟的先进电路, 也能够进行创新和改进, 但都必须保证性能要求。而且, 不但单元电路本身要求设计合理, 各单元电路间也要相互配合, 注意各部分的输入信号、输出信号和控制信号的关系。 2、参数计算 为保证单元电路达到功能指标要求, 就需要用电子技术知识对参数进行计算, 例如放大电路中各电阻值、放大倍数、振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理, 正确利用计算公式, 计算的参数才能满足设计要求。 参数计算时, 同一个电路可能有几组数据, 注意选择一组能完成

电路设计功能、在实践中能真正可行的参数。 计算电路参数时应注意下列问题: （1）元器件的工作电流、电压、频率和功耗等参数应能满足电路指标的要求。 （2）元器件的极限必须留有足够的裕量, 一般应大于额定值的 1.5倍。 （3）电阻和电容的参数应选计算值附近的标称值。 3、器件选择 ( 1) 阻容元件的选择 电阻和电容种类很多, 正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同, 有些电路对电容的漏电要求很严, 还有些电路对电阻、电容的性能和容量要求很高, 例如滤波电路中常见大容量( 100~3000uF) 铝电解电容, 为滤掉高频一般还需并联小容量( 0.01~0.1uF) 瓷片电容。设计时要根据电路的要求选择性能和参数合适的阻容元件, 并要注意功耗、容量、频率和耐压范围是否满足要求。 ( 2) 分立元件的选择 分立元件包括二极管、晶体三极管、场效应管、光电二极管、晶闸管等。根据其用途分别进行选择。选择的器件类型不同, 注意事项也不同。 ( 3) 集成电路的选择 由于集成电路能够实现很多单元电路甚至整机电路的功能, 因此选用集成电路设计单元电路和总体电路既方便又灵活, 它不但使系统体积缩小, 而且性能可靠, 便于调试及运用, 在设计电路时颇受欢迎。选用的集成电路不但要在功能和特性上实现设计方案, 而且要满足功耗、电压、速度、价格等方面要求。 4、注意单元电路之间的级联设计, 单元电路之间电气性能的 相互匹配问题, 信号的耦合方式

IC设计的一些事情

当你坐在计算机旁工作或在网上冲浪，当你打开电视机欣赏节目，当你在川流不息的人群中拿起无绳电话，当你的VCD或DVD正在播放惊心动魄的hoolywood 电影......你可知道在这些和我们的生活悉悉相关的IC设计者（大规模集成电路）在默默的工作。 个人电脑、因特网、无绳电话、天气预报、模拟战争、空中预警、导弹卫星......几乎所有的新名词都和IC密切相关。IC工业的成就和未来正引起人类社会新的变革。当比尔.盖茨在condex大会上为我们描绘如诗般的internet生活；当intel和amd宣布里程碑式的1G处理器；你是否了解为致力于创造和改变人们生活方式的IC设计工程师是如何把我们的每一个梦想变成现实？ 笔者愿以一个普通设计人员的身份帮你撩开IC设计的神秘面纱。 1，项目和课题； （1）Herbert Kroemer说过这样的名言：“任何一种新的并具创造性的技术的应用原理总是，也一直都是，因为这种技术所创造的应用。” 设计IC的唯一目的就是为了满足某种需求，譬如CPU和DRAM是为了计算机而存在；而80C51系列单片机就是因为很多的工控应用而蓬勃发展，而象mpeg1,mpeg2，mp3解码器这些专用电路更是目的明确。因此IC设计项目总是和应用密切相关。不要盯住无用的“新技术”而投入过份的精力。早在voodoo之前Nviria公司就创造了曲面帖图技术，但这种技术太超前了，以致它现在都是不切实际的幻想。然而任何IC开发计划又都必须具有前瞻性，只是这种前瞻性必须是也只能是：当芯片在制造厂流片成功时正是它所对应的技术即将或大量应用时。 （2）在IC设计行业，“时间就是金钱”是永远不变的铁律。 没有那个公司会做过时的IC，再傻的老板都不会在现在把开发mpeg1或10M以太网芯片做为自己的目标，因为技术和应用发展的方向正在淘汰他们，一切不和时宜和不具前瞻性的项目都不具吸引力。我所在的term就将千兆以太网芯片作为自己的努力方向，因为它比现在正流行的传输率快一个阶段。随千兆以太网标准的推出，未来的局域网应用一定会是千兆的天下，这称为技术贮备。NVIDIA公司在推出TNT2时早在研发NV20。符合技术发展潮流和应用规律的项目是保证投资回报和团队生存的基本要求。 （3）“没有人愿意和巨人打架”，syrex和IDT的失败正是这句话的真实印证。任何产品目标都必须是切实可行符合业界规范的。一个小的刚刚涉足IC设计的trem将CPU设计作为自己的目标无疑是可笑和毫无意义的。他必须了解自己的研发能力可以达到什么样的程度，这包括了项目带头人的能力和技术专长，包括了整个团队的开发经验等等。在IC设计中，最讲究的就是要“专”，不要什么都想干，往往什么都干不成。比如一个在网络开发方面有经验的TERM没必要选择开发单片机，最可能的是他会开发网路产品而在需要用单片机或DSP作为microcontroller时去买nation semiconducter或TI的芯核(我们所属的TMI公司就是这样)；我们在开发USB芯片的过程中，从来不把host controller作为自己的目标，因为作为一个在国内的刚刚组建的IC design term，我们根本没有技术，经验和能力去和nec、philips、intel或、nation semiconductor比较。即使我们研发的USB1.1标准的芯核也只可以作为usb接口的以太网卡的一部分来使用，而不是作为一款单独的产品； 众所周知曾经有中国的SVCD规范出台，SVCD的最终失败正是因为它不符合国际标准；符合标准是IC设计的前提，计算机产业的迅速发展正是因为它的标准化。对标准的兼容性是一片IC是否可以被市场认可的关键。VIA正是因为intel在很多技术上的专利而不得不收购S3、syrex等公司来换取技术专利交换协议以保持和intel处理器的兼容性。另外，一个研发团队对标准的掌握程度和速度直接决定产品在市场中的成败。我们在开发USB接口的100M以太网卡芯片的过程中，之所以USB部分开发迅速，而network的mac部分遇到

电子技术课程设计报告

电子技术课程设计报告 班级： 姓名： 学号： 指导教师：

目录 一、设计目的 二、设计要求 三、设计框图及整机概述 四、各单元电路的设计及仿真 1、检测电路 2、放大电路 3、滤波电路 4、整形电路 5、定时电路 6、计数、译码、显示电路 五、电路装配、调试与结果分析 六、设计、装配及调试中的体会 七、附录（包括整机逻辑电路图和元 器件清单） 八、参考文献 一、设计目的

巩固和加深在"模拟电子技术基础"和"数字电子技术基础"课程中所学的理论知识和实训技能,基本掌握常用电子电路的一般设计方法,并通过这一实训课程,能让学生对电子产品设计的过程有一个初步的了解，使学生掌握常用模拟、数字集成电路（运算放大器、非门、555定时器、计数器、译码器等）的应用。 二、设计要求 掌握整机电路组成及工作原理,并能运用所学过的电路知识分析、解决电路制作过程中所遇到的问题。 三、设计框图及整机概述 图1 红外线心率计的原理框图 红外线心率计就是通过红外线传感器检测出手指中动脉血管的微弱波动，由计数器计算出每分钟波动的次数。但手指中的毛细血管的波动是很微弱的，因此需要一个高放大倍数且低噪声的放大器，这是红外线心率计的设计关键所在。整机电路由放大电路、整形电路、滤波电路、3位计数器电路，译码、驱动、显示电路等几部分组成。 四、各单元电路的设计及仿真 1、检测电路 血液波动检测电路首先通过红外光电传感器把血液中波动的成分检测出来，然后通过电容器耦合到放大器的输入端。如图4所示。 图4 血液波动检测电路 2.放大电路

3、滤波电路

由三脚输入信号，六脚输出信号 4、整形电路

(最新版)基础工业工程课程设计报告

目录 一、取题背景…………………………………………………１ 二、应用的基本原理…………………………………………２ 三、现行方案…………………………………………………２ 四、问题分析 (13) 五、改进方案设计 (13) 六、计算正常时间及标准时间 (22) 七、对比分析及改善评价 (23) 八、设计总结与心得体会 (23)

一、取题背景 本次课程设计收集的数据和资料取自于福州工大台钻有限公司。 （一）公司简介 台钻厂创建于1958年，是福建工程学院的校办工厂，其前身是国家机械电子工业部台式钻床定点生产企业，国家渔业机械仪器行业定点企业，经过多年的发展以及福建工程学院雄厚的技术和科研支持，如今已成为具有上千万资产的小型企业，其出产的台钻床由于品质卓越、性能稳定连续多次被评为部优产品，增氧机获得了农业部“农业机械推广许可证书”。正因为福建工程学院科研与技术的支持和台钻厂自身坚持质量第一的宗旨，福州台钻厂获得了多项国家专利，并被评为一级信用企业、福州工业利税“百强企业”、福建省小型工业企业“百佳明星”企业和出口创汇先进单位等。企业的主导产品销往全国各地，并远销欧美等地。 多年来，台钻厂以经营为主体，同时又承担学校学生的认知实习、课程设计以及毕业设计等教学实习任务。 （二）课题选择及课程设计目的 本次的课程设计主要选择Z4116的总装过程进行模特排时法研究。 此次的课程设计主要通过现场观摩收集数据和相关资料。现场观摩是进行工程训练的重要实践教学环节，是理论联系实际的现场学习，是进一步的理解、消化、掌握课堂上所学习的专业基础知识的重要步骤，是培养工业工程专业人才的主要手段。通过现场观摩及实验的训练，使学生掌握工业工程的方法研究，作业测定，现场管理的知识、技术及技能，学会综合应用这些技能解决生产实际问题的方法和程序，以实际生产系统及其运行的不断优化，达到提高效率和经济效益的目的。 此次进行模特排时法的研究是为了找出适合不同操作者劳动强度的操作方

关于IC验证经验的总结

关于IC验证经验的总结 完整的、详细的设计规范是验证工作的重要起点。 验证工作根据设计规范（Specification）进行，详细的Spec是RTL代码的编写工作的依据，也是验证工作的依据。当验证过程发现DUT的响应与testbench预计的不符时，需要根据Spec判断是DUT出现错误还是testbench出现错误。 参数化的全局定义 ?Register相关位及其数值的全局宏定义。reg_define.v ?相关路径的全局宏定义。define_board.v ?系统重要变量的显示信息。display.v ?与Register相关的比较任务和报错任务。reg_cmp ?时钟周期参数的定义，一般局部定义，用parameter定义。 存取波形及相应变量的数据，使用`ifdef为全局定义使用 1.波形源头文件是VCD波形，但过于庞大，可用来做功耗分析。 $dumpfile(“wave.vcd”); $dumpvars(0,xxx); $dump0ff; $dumpflush; 2.SHM波形是Cadence的，可以用simvision打开。 $shm_open(“wave.shm”); $shm_probe(xxx,“AST”); $shm_close; 3.FSDB波形是Novas的，可以用nwave打开。 $fsdbDumpfile(“wave.fsdb”); $fsdbDumpvars(0,xxx); 4.VPD波形是Synopsys的，可以用dve打开。 $vcdplusfile(“wave.vpd”); $vcdpluson(0,xxx); 5.变量的存取，可以使用宏来选择变量的存取与否与存取时间使用。

IC设计流程

设计流程 IC的设计过程可分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。 前端设计的主要流程： 1、规格制定 芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。 2、详细设计 Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。 3、HDL编码 使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。 4、仿真验证 仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。仿真验证工具Mentor公司的Modelsim，Synopsys的VCS，还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证，该部分个人一般使用第一个-Modelsim。该部分称为前仿真，接下来逻辑部分综合之后再一次进行的仿真可称为后仿真。 5、逻辑综合――Design Compiler

仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门 级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）逻辑综合工具Synopsys的Design Compiler，仿真工具选 择上面的三种仿真工具均可。 6、STA Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。STA工具有Synopsys的Prime Time。 7、形式验证 这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具有Synopsys的Formality。前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。 Backend design flow后端设计流程： 1、DFT Design ForTest，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。DFT工具Synopsys的DFT Compiler

电子技术课程设计题目

电子技术课程设计 一、课程设计目的： 1．电子技术课程设计是机电专业学生一个重要实践环节，主要让学生通过自己设计并制作一个实用电子产品，巩固加深并运用在“模拟电子技术”课程中所学的理论知识； 2．经过查资料、选方案、设计电路、撰写设计报告、答辩等，加强在电子技术方面解决实际问题的能力，基本掌握常用模拟电子线路的一般设计方法、设计步骤和设计工具，提高模拟电子线路的设计、制作、调试和测试能力； 3．课程设计是为理论联系实际，培养学生动手能力，提高和培养创新能力，通过熟悉并学会选用电子元器件，为后续课程的学习、毕业设计、毕业后从事生产和科研工作打下基础。 二、课程设计收获： 1.学习电路的基本设计方法；加深对课堂知识的理解和应用。 2.完成指定的设计任务，理论联系实际，实现书本知识到工程实践的过渡； 3.学会设计报告的撰写方法。 三、课程设计教学方式： 以学生独立设计为主，教师指导为辅。 四、课程设计一般方法 1. 淡化分立电路设计，强调集成电路的应用 一个实用的电子系统通常是由多个单元电路组成的，在进行电子系统设计时，既要考虑总体电路的设计，同时还要考虑各个单元电路的选择、设计以及它们之间的相互连接。由于各种通用、专用的模拟、数字集成电路的出现，所以实现一个电子系统时，根据电子系统框图，多数情况下只有少量的电子电路的参数计算，更多的是系统框图中各部分电子电路要正确采用集成电路芯片来实现。

2. 电子系统内容步骤： 总体方案框图---单元电路设计与参数计算---电子元件选择---单元电路之间连接---电路搭接调试---电路修改---绘制总体电路---撰写设计报告(课程设计说明书) （1）总体方案框图： 反映设计电路要求，按一定信息流向，由单元电路组成的合理框图。 比如一个函数发生器电路的框图： （2）单元电路设计与参数计算---电子元件选择： ●基本模拟单元电路有：稳压电源电路，信号放大电路，信号产生电路，信号处理电 路（电压比较器，积分电路，微分电路，滤波电路等），集成功放电路等。 ●基本数字单元电路有：脉冲波形产生与整形电路（包括振荡器，单稳态触发器，施 密特触发器），编码器，译码器，数据选择器，数据比较器，计数器，寄存器，存储器等。

中国IC设计公司现状和发展分析

中国IC设计公司现状和发展分析 1. 200万门是最大设计规模 本次调查显示了中国IC设计公司的地域分布特点，84%的IC设计公司主要集中在沿海城市及北京市，其中上海、无锡和杭州三地占40%，北京占26%，深圳为18%，成都/重庆占5%，西安和武汉分别为4%和3%。 目前，中国IC设计公司的主要资金来源是自筹和政府，中小规模的公司占主体，如下图图1所示。 在被调查的公司中，平均每个公司有6个产品系列，44%的受访公司产品系列在5个以下，20个以上占10%。目前，中国IC设计公司的最大设计规模为200万门(图1)。数字IC产品的设计水平主要集中在0.25到0.5微米以及0.5到1.5微米内，分别占34%和29%，小于0.25微米仅占20%；模拟IC中50%采用0.5到1.5微米，1.5微米以上占42%。 2. 主流产品通信类第一、消费类第二 42%受访公司的产品主要应用领域为通信，34%为消费类，分别占第一、二位；工业电子和计算机类分别占10%和8%。受访公司的主要产品集中在ASIC、MCU、视频类IC和数模混合IC，如图1所示，显示了通信领域对ASIC和MCU的巨大需求。另一方面也反映出由于经济实力和规模的制约，ASSP等标准器件的设计仍然处于弱势。 通信类产品是目前国产IC中最主要的一类，本次调查显示42%的公司涉足该类产品，52%的受访者认为此类产品发展前景最好(图2)，28%的受访公司在未来的两年中将会推出通信类IC产品，但仅为第二位(图3)，暴露出中国IC设计公司对更高技术含量的通信类设计仍信心不足。随着中国在通信基础设施的大量资金投入，通信IC的市场的进一步扩大必将吸引更多国内IC设计公司的关注。请参见图2，图3。 图2 图3 在被调查公司的产品类型中，电视/视频/显示相关产品占12%，位居第三。该数据显示未来视频相关产品为广大IC公司所看好，这与目前宽带到户、数字HDTV、MPEG技术的发展趋势

基础工业工程课程设计

《基础工业工程》 课程设计 学院：机械工程学院 专业：工业工程 班级：114120301 学号： 姓名： 指导教师： 提交时间：2016.11.28

一、装配线概况 本课程设计研究的是一级蜗轮蜗杆减速器的装配过程。在这条装配线上，计划月产量为4800件，每月工作28天，每天工作8小时。一级蜗轮蜗杆减速器的装配结构图如图1所示，BOM（Bill of Materials）表如表1所示。 图1减速器装配结构图 表1减速器BOM表 各操作工人的生产负荷尽量均衡，减少工人忙闲不均现象，使之按生产节拍运转和高效率生产，是极具现实意义的。 一级蜗轮蜗杆减速器的装配主要包括右端盖的安装、左端盖的安装、轴的安装、箱盖的安装、后箱盖的安装、注油塞安装等工序组成。在该装配线上共有6

个工位，实际生产流程及各工位操作内容如图2所示. 图2 减速器装配流程 二、生产线现状及问题 1、生产线的作业测定 作业时间是核算生产线平衡率的基础数据，也是找出瓶颈工位的依据。本研究采用秒表测时方法对生产线6个在线工位进行测定，结果如图3所示。 图3 各工位的标准时间 从以上搜集到的时间数据可以看出，除工位1、工位2和工位3基本符合生产节拍以外，其余各工位均远小于生产节拍，其中，工位4、工位5和工位6的标准时间分别为53s、56s、30s远小于其他各个工位，能力过剩，造成资源浪费，操作工人一直十分空闲，多数时间处于等待状态。如果能将过剩的生产能力有效利用起来,生产效率必定会有大幅度提高。 2、生产线平衡分析 生产不平衡最大时间损失:

%100m ??= ） 节拍（）实际工位数目（） 任务时间总和（平衡率CT T P 生产不平衡损失率=1-平衡率=1-61.52%=38.48% 由以上计算可知，在生产过程中,有38.48%的时间由于产线配置不平衡而损失了。生产线生产不平衡最大时间损失为106s ，不平衡最大时间损失非常大,该生产线存在很大的改进空间。 1.3生产线的第一次优化分析 1、作业分解与重排 由于该生产线各工位时间差相当大，各操作工人的生产负荷不均，我们希望对各工位的生产作业进行重新分配，以优化生产线平衡现状。首先，我们对各工位进行作业分解，如表2所示： 表2 各工位作业分解

IC设计基础-综合

一、综合的概念 用verilog或者vhdl设计电路，需要将语言描述转换为电路图描述，即用芯片制造商提供的基本电路单元（综合库）实现我们用硬件描述语言（verilog或vhdl）描述的（RTL级）电路的功能，这个过程就称为综合。 1.综合的步骤 ●转译（Translation）：读入电路的RTL级描述，将语言转译成每条语句所对应的功能块 以及功能块之间的拓扑结构，这一过程的结果是在综合器内部生成电路的布尔函数的表达，不做任何的逻辑重组和优化。 ●优化（optimization）：基于所施加的一定时序和面积的约束条件，综合器按照一定的算 法对转译结果作逻辑重组和优化。 ●映射（mapping）：根据所施加的一定的时序和面积的约束条件，综合器从目标工艺库 （Target Technology）中搜索符合条件的单元来构成实际电路。 由芯片制造商（Foundry）提供的工艺库，是一系列的基本单元，如与非、或非、反相器、锁存器、触发器、选择器等等。对这些单元的电气可以进行描述，例如：单元的面积、输入电容。输出端的驱动能力、单元的逻辑能力、单元的时序等等。综合的目标就是用工艺库文件提供的这些单元来实现用RTL代码描述的逻辑功能，并满足设计者提出的面积和时序要求。 2.对设计者的要求 一个合格的设计者，应该能够在自己脑子里再现“转译”这个过程，即清楚自己用HDL 语言所构造的电路结构是什么样子的。写代码时，请时刻记住三个准则： “think hardware”：要时刻想着代码所描述的电路结构，熟悉不同代码的结构，清楚通过综合能获得怎样的硬件实现，这个是芯片设计者所必须具备的素质。同时必须记住，综合器无法帮助用户实现功能，无法做算法或功能的优化，而只能够在已有功能的基础上按照用户的要求选择较优的实现。 “think synchronous”：要时刻关心电路的同步问题。同步电路设计的有点在于系统中信号流的可预见性，因此避免了诸如时序设定和实现上的困难。在综合时，如果将同步或一部时序设计混合在一起，采用同样的约束条件，有可能导致最后的结果和预期的不一致，因此为确保综合前后的设计在功能上的一致，设计中应尽可能使用同步电路，或者将设计中同步的部分和异步的部分分成不同的模块，采用不同的综合方法。此外，一个大的设计可能存在两个或者两个以上的时钟，最好将不同的时钟域（clock domain）划分为不同的模块，便于简化综合时时序约定的设定。 “think RTL”：要清楚寄存器构造、电路拓扑及寄存器之间的功能部分。可综合的设计是我们通常说的RTL（Register Transfer Level）级，从电路上可知，就是描述电路中寄存器的机构和寄存器之间的功能实现。而综合工具需要做的就是将以确定的寄存器之间的逻辑加以优化。因此寄存器的分配是获得好的设计的关键。 二、Design Complier简介 DC所提供的功能包括： ●层次化的综合（如由上而下或由下而上的综合策略） ●全面（full）和递进式（Incremental）的综合方法 ●针对复杂的触发器和锁存器的优化时序 ●I/O脚的插入和优化

电子技术课程设计题

电子技术课程设计题 1 音频小信号功率放大电路设计 设计并制作音频小信号功率放大电路。具体要求如下： （１）放大倍数A V≥1000； （２）通频带100Hz~10KHz； （３）放大电路的输入电阻R I≥1MΩ; （４）在负载电阻为8Ω的情况下，输出功率≥2W； （５）功率放大电路效率大于50%； （６）输出信号无明显失真。 说明：设计方案和器件根据题目要求自行选择，但要求在通用器件范围内。不能选用集成音频功放。 测试条件：技术指标在输入正弦波信号峰值Vp=10mV的条件进行测试（输入电阻通过设计方案预以保证），设计报告中应有含有详细的测试数据说明设计结果。 参考元器件：NE5532、TL082或TL084，3DG6/3DG21，3AX83/3BX83，1N4148/1N4001，TIP41/42中功率管或2N3055大功率管等。 主要测试设备：直流电源，信号源，示波器和8Ω功率电阻。 2 数控直流电源的设计 设计一线性输出电压可调的直流电源。电源有电压增（UP）和电压减（DOWN）两个键，按UP时电压步进增加，按DOWN时电压步进减小。具体要求如下：（１）输出电压5~12V，步进为1V； （２）输出电压误差最大±0.1V； （３）输出电流不小于1A； 测试条件：分别测试输出为5V、6V、7V、。。。、12V的输出电压。输出电流通过设计预以保证。 发挥部分：用LED或数码管显示电压设定值； 参考元器件：74LS192,74HC138,三极管S8050/S8550，LM317，CD4511等。 3 数控直流稳压电源设计 设计一个数控直流稳压电源。具体要求如下： （1）输出电压：0~9.9V步进可调，调整步距0.1V； （2）输出电压值用LED数码管显示； （3）电压调整：由“+”、“-”两键分别控制输出电压的步进增减； 提示：（1）用可逆计数器和D/A实现电压预置和电压步进控制； （2）用线性电源实现可控电源； 发挥部分：输出电压可在0~9.9V范围任意预置。 参考元器件：74HC190，DAC0832，三极管S8050/8550，3DD15等。 4 DDS信号源的设计(A) 设计一个简单的DDS正弦波信号发生器，有频率增（UP）和频率减（DOWN）两个键，按UP时频率步进增加，按DOWN时频率频率步进减小。具体要求如下：（１）输出信号的频率范围为10Hz~1000Hz，步进为10Hz。 （２）要求输出信号无明显失真。

基础工业工程课程设计

基础工业工程课程设计 题目: 云南农业大学回族食堂服务效率的评析与改善 学院: 工程技术学院专业班级: 10 级工业工程学生姓名: 学号: 目录1. 食堂简介 2. 选题背景 3. 课程设计及其目的 4. 农大回族食堂场景描述 4.1. 农大回族食堂平面布置线路图 4.2. 对目前食堂就餐流程进行记录、分析 4.3. 模特排时法对改进前的动作分析 4.4. 改进前流程程序图（物料型） 4.5. 改进前人员流程程序图 5. 作业分析 5.1 双手作业分析 5.2 人—机作业分析 6. 现场管理 7. 食堂就餐存在问题及改善方案7.1 存在的问题 7.2 就餐要点改进 7.3 改进后食堂就餐要点 7.4 改进后人员流程程序图 7.5 模特排时法对改进后的动作分析7.6 改进后流程程序图（物料型） 7.7 改善后分析及结论 8. 总结

一、食堂简介 温饱是人类生存最基本的需求，不管你是在哪里，你首先要考虑的就是先解决温饱问题，而食堂就是帮你解决温饱问题的一个场所。由于每个地方的风俗以及外界环境不同，每个食堂的管理制度也是不相同的，因此，不同地方的食堂都有不同的现状。回族食堂位于集中片区食堂中的一个，是服务全校回族以及部分非回族学生及老师的食堂。 二、选题背景 大学食堂的状况与大学生有着密切的联系。对于回族食堂来说，由于回族食堂的地理位置比较好，处在东校区众多宿舍的中央，且处在塑胶篮球场和足球场之间，运动的学生比较多，价格实惠，因此回族食堂已经成为东校区这边的多数大学生就餐的首要选择。回族食堂的经营方式是以私营为主，它的规模不大。回族食堂以学生为主要消费人群，价格较低，通过向大学生提供经济快捷的餐饮服务来赚取利润。 三、课程设计及其目的 本课程设计的主要选择大学生在回族食堂就餐过程进行流程程序分析。 此次课程设计主要通过自己平时对生活的观察。作为一名工业工程的学生，养成敏锐的观察力是非常重要的，同时也是理论联系实际的一个过程。通过观察生活，把工业工程方面的知识运用到生活中去，进一步的理解、消化、掌握课堂上所学习的专业基础知识。同时我们通过对身边事物的观察以及思考，能够更好的使学生掌握工业工程的方法研究，时间研究和现场管理的知识、技术及技能，同时也让我们及早的学会综合运用工业工程专业方面的知识去解决生活方面的问题的方法和程序。通过不断的改进和优化从而达到提高效率和节约时间的目的。此次进行流程

版电子技术课程设计

电子技术课程设计计划书 一、本次课程设计目的 进一步学习和掌握数字和模拟电子技术的工作原理，培养学生设计电子电路的能力，学会使用Multisim10软件做仿真实验，修改、完善、验证和实现电路的设计方案。充分认识理论知识对应用技术的指导性作用，进一步加强理论知识与应用相结合的实践和锻炼。通过这次设计实践能够进一步加深对专业知识和理论知识学习的认识和理解，使自己的设计水平和对所学的知识的应用能力以及分析问题解决问题的能力得到全面提高。具体要求： 1、结合所学的数字和模拟电子技术的理论知识来完成数字和模拟电子技术课程设计； 2、学会根据选题确定设计电路的功能和本次设计的目标及完成的步骤； 3、在数字和模拟电子技术的课程设计中，熟悉数字和模拟电子技术的设计方法和技巧以及集成电路的使用； 4、学会采用Multisim10软件方法仿真电路,掌握分析仿真结果的方法； 5、初步掌握电路设计科学技术应用文的写作方法。 二、本次课程设计安排

1、时间安排 第16周-17周为课程设计时间，该时间段内，学生停课，专心作好课程设计。 2、人员安排 本次课程设计共有7个班。 指导教师：庞晶电子1，2班 翟翠电子3，4班 张国勇电子5班， 胡和智通信1,2班 3、地点安排 计电学部：A304，A320，A324，A328 4、要求一人一个课题，必须做出仿真结果，按照提供的模板做好设计报告，严禁相互抄袭。 5、答辩时间地点：17周周四和周五（指导教师通知） 三、上交材料要求

1、要求纸制文档一份，用A4纸张打印。 2、电子文档一份，用自己的学号和姓名命名文件名。 设计时间：第16，17周星期一至星期五 注意：答辩时必须提交所有材料给指导老师。 四、课程设计报告书样版（见附件1） 五、课程设计题目（见附件2） 附件1 河北工业大学廊坊分校 电子技术课程设计报告书 课题名称 一种多种波形发生器设计 姓 名 ************* ※※※※※※※※※ ※※ 2014级电子信息学生电子技术课程设计

基础工业工程课程设计报告终稿

基础工业工程课程设计报告终稿

本科课程设计过程记录报告 ( 至第1学期) 理论课程:基础工业工程学课程设计 专业名称:工业工程 行政班级: 学号: 姓名: 组号: 指导教师: 报告时间: 6月9日

目录 1课程设计简介 (1) 1.1选题背景 (1) 1.2工作研究理论与方法 (1) 1.3课程设计的安排 (5) 2 纸篮子生产线现状分析及其问题分析 (7) 2.1现行方案 (7) 2.2存在的问题分析 (15) 2.3 改进措施 (17) 3纸篮子生产线的改进方案 (21) 3.1 改进后工艺程序图 (21) 3.2 改进后的流程程序图 (22) 3.3 改进后的双手分析作业 (24) 3.4改进后秒表时间研究 (25) 3.5改进后MOD研究 (27) 3.6效果评价 (28) 4 裁剪工位的SOP (31) 5个人工作描述及总结 (32) 参考文献 (34)

1课程设计简介 1.1选题背景 工业工程是对人员,物料,设备,能源和信息组成的集成系统进行设计,改进和实施的工程技术,它综合运用数学,物理学和社会学的专门知识和技术,结合工程分析和设计原理与方法,对该系统所取得的成果进行确定,预测和评价。 经过一学期对基础工业工程书本和课外补充的学习,同学们都对其理论知识有了一定程度的了解,为了能够考查同学们对工业工程知识的掌握情况,以及综合运用和解决相关的问题的能力,从产品入手对生产流水线进行详细具体分析,根据所学相对自由地选择自定的流水线制作纸篮子,使学生们初步树立正确的设计思想,提升学生运用基础工业工程相关知识的技能和提高解决企业实际问题的能力。另外经过基础工业工程课程设计,使同学们熟悉基础工业工程的各种图表绘制,各种数据的处理和基本的办公软件的使用,增强自身的实际动手操作能力,提高学生们的综合能力。 1.2工作研究理论与方法 1.2.1工艺程序分析 工艺程序分析是指以生产系统或工作系统为研究对象,在着手对某一工作系统进行详细调查研究和改进之前,对生产系统全过程所进行的概略分析,以便对生产系统进行简略,全面和一般性的了解,从宏观上发现问题,为后面的流程程序分析,布置和经路分析做