微处理器系统结构与嵌入式系统设计(第二版)答案全

一

1.2 以集成电路级别而言，计算机系统的三个主要组成部分是什么？

中央处理器?、存储器芯片、总线接口芯片

1.3 阐述摩尔定?律。

每18个月?，芯片的晶体?管密度提高?一倍，运算性能提?高一倍，而价格下降一半。

1.5 什么是So?C？什么是IP?核，它有哪几种?实现形式？

SoC：系统级芯片?、片上系统、系统芯片、系统集成芯?片或系统芯?片集等，从应用开发?角度出发，其主要含义?是指单芯片?上集成微电?子应用产品?所需的所有?功能系统。

IP核：满足特定的?规范和要求?，并且能够在?设计中反复?进行复用的?功能模块。它有软核、硬核和固核?三种实现形?式。

1.8 什么是嵌入?式系统？嵌入式系统?的主要特点?有哪些？

概念：以应用为中?心，以计算机技?术为基础，软硬件可裁?剪，适应应用系?统对功能、可靠性、成本、体积和功耗?的严格要求?的专用计算?机系统，即“嵌入到应用?对象体系中?的专用计算?机系统”。

特点：1、嵌入式系统?通常是面向?特定应用的?。

2、嵌入式系统?式将先进的?计算机技术?、半导体技术?和电子技术?与各个行业?的具体应用?相结合的产?物。

3、嵌入式系统?的硬件和软?件都必须高?效率地设计?，量体裁衣、

去除冗余，力争在同样?的硅片面积?上实现更高?的性能。

4、嵌入式处理?器的应用软?件是实现嵌?入式系统功?能的关键，对

嵌入式处?理器系统软?件和应用软?件的要求也?和通用计算?机有以下不?同点。

①软件要求固?体化，大多数嵌入?式系统的软?件固化在只?读存储器中?；

②要求高质量?、高可靠性的?软件代码；

③许多应用中?要求系统软?件具有实时?处理能力。

5、嵌入式系统?和具体应用?有机的结合?在一起，它的升级换?代也

是和具?体产品同步?进行的，因此嵌入式?系统产品一?旦进入市场?，就具有较长?的生命周期?。

6、嵌入式系统?本身不具备?自开发能力?，设计完成以?后用户通常

?也不能对其?中的程序功?能进行修改?，必须有一套?开发工具和?环境才能进?行开发。

二

2.2 ?辑运算

（1）101+1.01 = 110.01

（2）1010.001-10.1 = 111.101

（3）-1011.0110 1-1.1001 = -1100.1111 1

（4）10.1101-1.1001 = 1.01

（5）11001?1/11 = 10001?

（6）(-101.01)/(-0.1) = 1010.1

2.3 ?辑运算

（1）1011 0101∨1111 0000 = 1111 0101

（2）1101 0001∧1010 1011 = 1000 0001

（3）1010 1011⊕0001 1100 = 1011 0111

2.4 选择题

（1）下列无符号?数中最小的?数是( A )。

A．H

(1,1011,0101)

(01A5)B．B

(3764)

C．D

(2590)D．O

（2）下列无符号?数中最大的?数是( B )。

A．B

(227)

(10010101)B．O

C．H

(96)D．D

(143)

（3）在机器数( A )中，零的表示形?式是唯一的?。

A．补码B．原码

C．补码 码?D．原码 码?

（4）单纯从理论?出发，计算机的所?有功能都可?以交给硬件?实现。而事实上，硬件只实现?比较简单的?功能，复杂的功能?则交给软件?完成。这样做的理?由是( BCD )。

A． 题 ?度

B．降低 本

C． 算 ??

D．易于制造

（5）编译程序和?解释程序相?比，编译程序的?优点是( D )，解释程序的?优点是( C )。

A．编译过程(?过程)?

B． ?

C． 易 ??程序错误

D．编译结果(目标程序) 度 ?

2.5?辑运算 ? 运算??。例如 辑运算A?N D?

? 运?算一 。 一 辑?运算 ????错误 生

辑运算O?R??。 题 于 ?bit? 运算?无AN ?D OR运?算 辑运?算? 制?。

2.6 一 ?码?储量 2?56MB 如果 ?素需要3? 储?

一 ??1024?素 ?1024?素 ?码??

?需 ：1024*1024*3=3MB

则256M??：256MB?/3MB≈85 。

2.14?程序 一 ?40 MHz? 运 目标 码?100 000? 如 ?

???程序 ?C P I、MIPS??。

CPI=(45000?/10000?0)*1+(32000?/10000?0)*2+(15000?/10000?0)*2+(8000/10000?0)*2=0.45*1+0.32*2+0.15*2+0.08*2=1.55

MIPS=40/1.55=25.8

T?=(10000?0*1.55)*(1/(40*10∧6) )=15.5/4*10∧（-3）= 3.875*10∧（-3）s= 3.875ms ?

2.15 一 ? 过?程 、 一 ? 别 ?t,2?t3?t。 ? 别 ?续n? 需要??式。

（1）顺序执行方?式

T= (?t+2?t+3?t)*n=6n?t

（2）仅“取指令”和“执行”重叠

?过程如 ?示：

第1??：t1=?t+2?t+3?t=6?t

第2??：t2= t1+5?t=6?t+5?t*1

第3??：t3= t2+5?t=6?t+5?t*2

…

第n??：tn= tn-1+?t=6?t+5?t*（n-1）=(1+5n)?t

（3）“取指令”、“分析”和“执行”重叠

、?过程如 ?示：

第1??：t1=?t+2?t+3?t=6?t

第2??：t2= t1+3?t=6?t+3?t*1

第3??：t3= t2+3?t=6?t+3?t*2

…

第n??：tn= tn-1+3?t=6?t+3?t*（n-1）=(3+3n)?t

3.1? 需?要??

本结?构 。

?本?据 储?、 据 运算?控制 ?。5?要 ： 控制 控制 控制 据 。 据 ?A L U、 ? 据???控制 ?。?本结构 如?：

3.2??本 本 ??微

? 本 ? ： 、 、 ?。 ? ? 。 微? ： 过 ? 程序 ? 选送?到 储 储 ? 送 ? ? ? 程?序 ? 1 ? 程序 ? 。

4 ?C PU ? 微 ? ：第1 ? ? ? 式 ? 到 ? ；第2 ? ? ? ? ；第3 ? ?传送到 ? ? 选 ?储单元。

微? ： ?选 一 ? 过 ? 送到? 储 ；来自于 储? 据 ? A LU ?一 原 ? 一 原 ? 则来自?于 ? 据 ? 一 ?被送往AL ?U 输 ；ALU 结?果被 ? 。

微? ： 点 ? ?量 ? 程序 ? 程序 ? ? ? 点。

3.3 ? 算? 结构 ?要 术 ? 如何克服

算? 结构 ?要 术 ? 据传输? ? 。 过 ? 克服?： ? 结构、 储 ?结构、 ? 储 ?、 ?、 标量 ? 。

3.5 ? ? 算 ? ?

一 算 全 集 一? 算 硬 要 本 。 一 般都 。：1） 据传送 。（2）运算 算术运 算 辑运算 。（3）程序控制 要 于控 制程序 。（4）输 /输 简称I/O 于 外 之 交换 信息。

? 到 算 ? 如 ? : 据传送、算术运算 辑运算、程序控制、输 /输 。 外 ?到运算 度? ?。

3.9 ?率 2.5GHz ? 式 ? 一 ? 150 ? 程?序。 5? ? 1 ? 率 ? 。 ? 序? 来 ? 损失。

a) ? 程序 ? 式 ? ? b) 式 ? ?量 （ MIPS ? 单 ）

a.=51

p T nm

S T m n =≈+- 度 ? 结?构 5倍。

b.2500MIPS p n T T =

≈

3.10一 ? 频率 2?.5 GHz ? 式 ? 平均CP ?I 4。 ? 本 ? 5 ? 。 于如 ? ? ? ? 频?率 降低?到2 GHz 。

(1) 一 程?序 ? ? (2) 、 ? MIP ?S ?

（1） 于一 ?N ?程序来 ：

式 ? ? s N N T 990106.1)105.2/()4(-?=??= 5 ? ? s N N T 99110)4(2)102/()15(-?+=?-+= =

4

2.310+=

N N

T T N ? ≈3.2 （2） 式 ? CPI ?=4 则 ?度=2500M ?H z/4=625MI ?P S 。

5 ? CPI ?=1 则 ?度=2000 MHz /1=2000 MIPS 。

3.11 ?辑 结构? ? 点 ? ? ?。

辑 ? 点 ?集 硬? 辑 ? ? 过 ? 集 ? 硬 ? 来 ?到 辑 ? ? ? 降?低制造 ?。

要 ? ： 生程序 ? 程序 ? 储 ? ? ?控制 辑 据 ? ? ? ALU ? 要? 构 。

3.13 微 ?码 结构? 微 ?

微码结构? 控制单元 ?输 输 ?之 被 ?一 ? 。控制信 ? 一 微?程序 ? 过?程 一? ? 微?程序 ? 一 控?制 ? 控?制信 输? 。

微 ? 要 ?本 被?硬 。 过编 ?微 构 ? 微 码 ? ? 。微 ? 硬 ? 集? ? 于 ?集 ? 于 ? ? 。

3.14微码 ? 结构 ? 辑 ?结构 ?区别

（1） 集 ? ? 硬 ?开销。

? 辑结构 ? 集 硬? ? ? ? 辑 结?构 微?码结构 ? 硬 ? 集二 ? 一 ? ?外一 ?。

微码结构? ?过 微码R ?O M 编 微?码程序来 ? 集 ? ? ?硬 。 一 ? 集 需要 ? ?硬 。 （2） ?

辑 ? 集 硬? 都?? 二 ??集 ?

辑结构要? 一 。 微码结构?? 集???

? 储? 度 ? 微码结构 ? 。

3.15? 结?构5??。?结构 ?6

如果 ? 。

?5? ： 译码 据

?6? ： 译码 储 ? 据

四

4.3 微 ??结构 ?

??： 、 ?、 外 ?。

? ： 、 据 、控制 。

序控制?式 ?：、异 。

据 式? ： 、 。

4.4 一 ???

频?率、 度、 率、 、 ?式 ??。

4.5 微 ? 需?要???点

?称? 目 ? 控制 ????? 。 ??? 构 ?一 ?算 来 ?

??权。

集 式（ 式）控制 ?式（ 式）控制。集 式 点?：? 控制 ??? 简?单? 低。 式 点?： 控制

?辑????本?。

4.6 传输?式 ? 传?输? 要??

异?传输 式?

传输 ?式?度 ? 异 ?传输 ?传输 单 ?

式。 传?输??? 来 一??之

传?输 。异 ?于 ? 据传送? 异 ??

异 ?式???据需要 ?。

4.14 送 ?? 率??

如 ?：

/ 频率?=n*(/ 率) (n=1,16,64)

? 据要 ?传输 ?频率 选?择倍 n?来 算 ?率。

五

5.10 16K×1DR?AM芯 64K×8 储 ?要 ：

(1) 储辑框 。

(2) 储 /.5μS, CPUμS 至 要访 一 。

刷 式 刷 隔 全 储单元刷 一遍 需 刷

（1） 储 ?共需DRA?M芯 N?=（64K*8）/（16K*1）=4*8（ ）。

816K×8 储?区A13~A0A15、A14:4译码 生 选信 辑框 如（ 误： 8? 据 ?1 ）

（2）16K×8 储芯 阵 结构×128刷 2ms。 刷 ?需0.5μS 则 （ ）刷 ? 隔 于：

?1μS?都留0.5μS C?PU访 DR?A M? 式异 式刷 式 ?集 式刷 ?式。

●?刷 式 则 储?/ μS 前0.5μS 于?

0.5μS 于?刷。 于 1?μS刷 一 刷 一遍需?要128×1μS＝128μS? 刷 ?于2m?s 要 ；

● 异 ?刷 式 则 刷 隔 于15.5μS。如 隔14?

?刷一 于 1?5μS刷 ?一 刷 一遍需?要128×15μS＝1920?S 刷 ?于2m?s 要 ；

需要补 ?知识：

刷 ： 一 整 储 刷 结束到一 整 储 全刷 一遍止

隔。刷 m s 4ms m s 。

DRAM 一 般 刷? 刷 式 ：

● 集 式：正 / 刷 开 刷 集 。

点： 一 停 止 / 死 于 储 。

（DRAM 共?128 刷 ?2m s / /刷 均? 0.5μS ）

● 式：一 储 正 / 刷 。

点： 停止 / 死 运 度降低。

（DRAM 共?128 刷 ?128μs ? tm ＝0.5μS ?/ tr ＝0.5μS 刷?

tc ＝1μS ?储 ）

● 异 式：前 式 结 隔一 刷 一 需 ?刷

整 储 刷 一遍 。

5.11 24 ? 8 ? ? ? SRAM2?114(1K*4) 储芯 ? 储 ? ?选译码 需?要 2?114 储?芯

储 ? 储 量=224 *8bit=16M ? 需要SRA ?M 2114?(1K*4) 储芯 ?目：168

1602/320

14

M K ?=?=?

5.12 16 ? ? ? ? 储 ? 译码 ? 。

（1） 8K*1 储芯? 64K ?B 储 。 （2） 8K*1 储芯? 32K ?B 储 。 （3） 4K*1 储芯? 16K ?B 储 。

于 ? 度 1?6 ? 16

264K bit ?=?

（1）8K*1 储芯? 度? 13 64KB ?储 需要8? 8K*1 储芯? 共需要?16 ? 译码 ?：

如? ：

A0~A12

（2）8K*1 储芯? 度? 13 32KB ?储 需要4? 8K*1 储芯? 共需?要15 ? 译码 ?：

如? ：

A0~A12

（3）4K*1 储芯? 度? 12 16KB ?储 需要4? 4K*1 储芯? 共需?要14 ? 译码 ?：

如? ： 一：

A15A14

二：

A12

5.13?8 算 ? 一?具 8K?B ROM4?0KB RAM?储 。要 ROM?EPRO?M芯 27?320000?H 开 ?；RAM S?RAM芯?6264?4000?H 开 ?。

?知2732?量4K×8( 选 12?)6264?量8K×8( 选 13?)

本 ? 需芯 ?目 芯? 范围?如 ?示：

硬 ?式之一如 ? 示：

：

8 微 ? 一?般16?。 全译码?式 A0?～A12?6264?13?A0?～A11?2732?12? 。 选信 ?74LS1?38译码 ?生A1?5～A13?译码 输?。

芯 ?据 （D0~D7） ? 据 ?。

芯 控?制信 （RD 、WR ） ? 控制信 ? 。

5.14 据? EPR ?O M ? 一 E ?PROM ? 编程 ? 控制? 程?。

+12V

译码编程控制信

07

~D D 07~A A RD

EPROM ? 编程 ? 如 ? 示：

+12V

控制 ?程：

（1） ；

（2） OE 信 平?”1”无 （ 式） PGM 信 平?”0” （编程控制 ?

式） 编?程状态 EPRO ?M 储 ? 编程? ；

（3） 译?码信 ?CE 平”1”无 储 ? 0000?H ~3FFFH ? 据?

? （ ? 0、低 ?013~A A 0000H ?到3FFF ?H 1?） ? 据 ?013~D D 。

（4） 译?码信 ?CE 平”0” 储 ? 4000?H ~7FFFH ? 据?

? （ ? 1 低 ?013~A A 0000H ?到3FFF ?H 1?） ? 据 ?013~D D 。

（5） 储 ? 7FFF ?H ? 控制 停?止 EPR ?O M 编程?状态

信 ?OE 信 控?PGM 制。

5.15 ? RA ?M ? 。 ? 000?0~ 27FFH ? ? ? 续 ? ? RA ?M 。

? 题：

1． 续? ? ?烦； 2． ? ； 3． 易 ? ? ?题；

5.16 算? ?储 ? A80?00H~CFFFF ?H 单 ? 量 16?K*1 SR ?AM 芯 （1） 储 ?量

A11

A12 A13 A14 A15

A10

（2） 储? 共需 ? 芯 ? （3）整 ? ?芯

（1） 算 ? 储 ? ?A 8000?H ~CFFFF ?H 储 ?量 ：

(D0000H-A8000H)8bit=28000H*8bit=160KB

（2）单 量 ?16K*1 SR ?A M 芯 ? 储 量 ?16Kbi ?t =2KB

储? 共需 ? 芯 16?0KB/2KB=80 （3）题目未 ? ?据 ? 8?b it ? 则 芯 ? 需要8 ?单 量 ?16K*1 SR ?A M 芯 整 ? 8?0/8=10 芯 ? 。

5.17 一 具 ?8 储 ? 低 ?交 储 ? 如果 ? 访 ? 八 ?制 。 储 ? 单 储? 平均访? 度 ? （ ? ）

（1）10018? 10028? 10038? … 11008? （2）10028? 10048? 10068? … 12008? （3）10038? 10068? 10118? … 13008?

题目 ?误 10018?

81001 推

低 交? 储 ? 8 储? ? 访? 邻8 ? 据? （1）访 ? 邻 储 ?单 储 ? 平均访 ? 度 8?倍； （2）访 ? 隔2 ? 储 ?单 储 ? 平均访 ? 度 4?倍； （3）访 ? 隔3 ? 访 ? 换 ?制 3、6、9、12、15、18、21、24、27 别 8 ?余 3、6、1、4、7、2、5、0、3 储 ?单 储 ? 平均访 ? 度 8?倍（ 误 ）。

六

6.2 I ?/O 一般 ? ? I/O ? I /O ? 一 ? ；一般 ? 据? 、控制 ?状态 。

6.3 CPU I ?/O 编? 式 ? ?点 80x86? I/O 编? 式 于? 一 （1）独立编

点： ? 储单元? ?象。 （2） 一编 （ 储 ?编 结?构）

点： 看 ? 储单元 范?围 来?区 。 80x86? I/O 编? 式 于?独立编 ?式。

6.4 算 ? 8 ?I/O 芯 ? 芯? 8 ? 。 ? 9000?H 8 芯? ?续 74LS ?138 ?译码 ?译码 ? ?芯 ? 范围。

6.6 CPU I ?/O 之 ? 据传送? ?式 ?式 点 ? 于

?

无 控制?（ 控制）： 点： 式简单 CPU ? 无 ?/ 据 无 ?据 ? 。 于外 ? 据 ? ? 被 ? 于 ?绪状态。

控制（ 询控制）： 点：CPU ? 外 被 I/O C ?P U 要 ? 询外 状?态； 传输 ? ? 到 ? 。 CP ?U 外 ? 题? 靠 CPU ? 率低 低 外? 无 ? 到 ? 。 于CP ?U 传送 度 ? 。

式： 点：CPU ? 程序? 一? ? 停止 ?前程序 ? ? ? 正 ?程序。CPU ?率 外 具 ? C PU ? 权? ? ? 外? 服 ?需要 ?点（ 储 ? 降低 度）。 于CP ?U ? 传送 度要? ?

A15

A14 … … A7 A6

?控制 ??。

DMA控制?： 点： 据 过?C P U DMA?C?储单元 ?I/O 之 ? 据传送?。? 硬 开销 ? 量 据?传送 度 ?。 于 储? 储 ?之 储 外?之 ?量 据传?送 。

式： 点： 程序 式?I/O 访 ?储 需CPU?干预

过 ?程序 ?据传输外??。

6.7?? 式 ? 别 ?缺点

询： 简单 来 ?易 率低。

硬 序： 硬 ? 率 。

控制芯?： 本 率 。

6.8 微 ?外?输/输 式 ?于CPU??? 率 I?/O 式 ?一 据传输 ?率?一

于CPU??? 率 ? 式 据传输 ?率?D M A控制?式。

七

7.1 ARM? 运? 式 如何?区别 ? 运 ?式

ARM?7 运?式：

●用户模式（user）：ARM处理?器正常的程?序执行状态?

●快速中断模?式（fiq）：处理高速中?断，用于高速数?据传输或通?道处理

●外部中断模?式（irq）：用于普通的?中断处理

●管理模式（super?visor?）：操作系统使?用的保护模?式，系统复位后?的默

认模式?

●中止模式（abort?）：数据或指令?预取中止时?进入该模式?

●未定义模式?（undef?ined）：处理未定义?指令，用于支持硬?件协处理器?

的软件仿真?

●系统模式（syste?m）：运行特权级?的操作系统?任务

?C P SR?M?4~M0 来 ?示 运?式。

7.2 ?P C、CPSR?S P SR??

PC：程序 ? 于 ? 要 ?一 ? 。

CPSR： 前程序状?态CPSR? 标 ?、 止 ?、 前 ?式标 一? 控?制 状态 ?。

SPSR： 程序状?态 异 生?SPSR?于CP?S R 前? 异 ?SPS?R来 C?PSR。

7.3 编程 ?度讲 ARM? 状?态? 状态?之 如何 ?换

编程 度?讲ARM??状态 ：

●ARM状态?（复位状态）：处理器执行?32位的字?对齐的AR?M指令

●Thumb?状态：处理器执行?16位的半?字对齐的T?humb指?令

ARM?集Thu?mb 集?均 换 ? 状态 ?? 状态之? 换：●进入Thu?mb状态：当操作数寄?存器的状态?位（最低位）为1时，执行BX指

?令就可以进?入Thum?b状态。如果处理器?在Thum?b状态时发?生异常（异常处理要?在ARM状?态下执行），则当异常处?理返回时自?动切换到T ?humb状?态

●进入ARM?状态：当操作数寄?存器的状态?位（最低位）位0时，执行BX指?

令就可以进?入ARM状?态。处理器进行?异常处理时?，把PC的值?放入异常模?式链接寄存?器中，从异常向量?地址开始执?行程序，系统自动进?入

ARM状?态

7.5 ?A R M?R ISC? 结构 ?共

ARM?R ISC? 结构共?? ：

●Load/Store?体系结构：也称为寄存?器/寄存器体系?结构或RR?系统结构。在

这类机器?中，操作数和运?算结果不能?直接从主寄?存器中存取?，而是必须借?用大量的标?量或矢量寄?存器来进行?中转。采用这一结?构的处理器?必然要使用?更多的通用?寄存器存储?操作数和运?算结果，由于寄存器?

与运算器之?间的数据传?输速度远高?于主存与运?算器之间的?数据传输速?度，采用这一结?构有助于提?高计算机整?体的运行速?度

●采用固定长?度精简指令?集：这样使得机?器译码变得?容易，可以通过硬?件

直接译码?的方式完成?对指令的解?析。虽然由于与?复杂指令集?相比，采用精简指?令集需要更?多指令来完?成相同的任?务，但采用硬件?直接译码的?速度却高于?采用微码方?式译码。通过采用高?速缓存等提?高寄存器存?储速度的技?术，采用固定长?度精简指令?集的机器可?以获得更高?性能

计算机系统结构题库

《计算机系统结构》题库 一．单项选择题（在下列每小题的四个备选答案中，只有一个答案是正确的，请把你认为是正确的答案填入题后的（）内，每小题2分） 第一章： 1.计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是： A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级机器语言机器级---汇编语言机器级 D.汇编语言机器级---应用语言机器级---高级语言机器级 答案：B 分数：2 所属章节1—1 2.汇编语言源程序变成机器语言目标程序是经来实现的。 A. 编译程序解释 B. 汇编程序解释 C. 编译程序翻译 D. 汇编程序翻译 答案：D 分数：2 所属章节1—1 3.直接执行微指令的是： A. 汇编程序 B. 编译程序 C. 硬件 D. 微指令程序 答案：C 分数：2 所属章节1—1 4.对系统程序员不透明的是： A. Cache存储器 B. 系列机各档不同的数据通路宽度 C. 指令缓冲寄存器 D. 虚拟存储器 答案：D 分数：2 所属章节1—2 5.对应用程序员不透明的是： A. 先行进位链 B. 乘法器 C. 指令缓冲器 D. 条件码寄存器 答案：D 分数：2 所属章节1—2 6.对机器语言程序员透明的是： A. 中断字 B. 主存地址寄存器 C. 通用寄存器 D. 条件码 答案：B 分数：2 所属章节1—2 7.计算机系统结构不包括： A. 主存速度 B. 机器工作状态 C. 信息保护 D. 数据表示 答案：A 分数：2 所属章节1—2 8.对计算机系统结构透明的是： A. 字符行运算指令 B. 是否使用通道行I/O处理机 C. 虚拟存储器 D. VLSI技术 答案：D 分数：2 所属章节1—2 9.对汇编语言程序员透明的是： A.I/O方式中的DMA访问方式 B. 浮点数据表示 C. 访问方式保护 D 程序性中断. 答案：A 分数：2 所属章节1—2 10.属计算机系统结构考虑的应是：

计算机系统结构课后答案

1、数据结构和机器的数据表示之间是什么关系？确定和引入数据表示的基本原则是什么？ 答：数据表示是能由硬件直接识别和引用的数据类型。数据结构反映各种数据元素或信息单元之间的结构关系。数据结构要通过软件映象变换成机器所具有的各种数据表示实现，所以数据表示是数据结构的组成元素。不同的数据表示可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。数据表示和数据结构是软件、硬件的交界面。 除基本数据表示不可少外，高级数据表示的引入遵循以下原则：（1）看系统的效率有否提高，是否养活了实现时间和存储空间。（2）看引入这种数据表示后，其通用性和利用率是否高。 2、标志符数据表示与描述符数据表示有何区别？描述符数据表示与向量数据表示对向量数据结构所提供的支持有什么不同？ 答：标志符数据表示指将数据类型与数据本身直接联系在一起，让机器中每个数所都带类型樗位。其优点是：（1）简化了指令系统和程序设计；（2）简化了编译程序；（3）便于实现一致性校验；（4）能由硬件自动变换数据类型；（5）支持数据库系统的实现与数据类型无关；（6）为软件调试和应用软件开发提供支持。缺点是：（1）会增加程序所点的主存空间；（2）在微观上对机器的性能（运算速度）不利。 数据描述符指数据的描述与数据分开存放，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址住处它具备标志符数据表示的优点，并减少了标志符数据表示所占的空间，为向量和数组结构的实现提供支持。 数据描述符方法优于标志符数据表示，数据的描述与数据分开，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址信息，减少了樗符数据表示所占的窨。用描述符方法实现阵列数据的索引比用变址方法实现要方便，且便于检查出程序中的阵列越界错误。但它不能解决向量和数组的高速运算问题。而在有向量、数组数据表示的向量处理机上，硬件上设置有丰富的赂量或阵列运算指令，配有流水或阵列方式处理的高速运算器，不仅能快速形成向量、数组的元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向量、数组高速处理．如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要高效的多。 3、堆栈型机器与通用寄存器型机器的主要区别是什么？堆栈型机器系统结构为程序调用的哪些操作提供了支持？ 答：有堆栈数据表示的机器称为堆栈机器。它与一般通用寄存器型机器不同。通用寄存器型

2010年4月自考计算机系统结构试题及答案

全国2010年4月自学考试计算机系统结构试题 课程代码：02325 一、单项选择题(本大题共10小题，每小题1分,共10分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均不得分。 1．在计算机系统结构设计中，提高软件功能实现的比例可( ) A．提高解题速度B．减少需要的存储器容量 C．提高系统的灵活性D．提高系统的性能价格比 2．浮点数表示的尾数的基r m=16，尾数长度p=8，可表示的规格化最大正尾数的值是( ) A．1／256 B．1／2 C．15／16 D．255／256 3．下列数据存储空间为隐含寻址方式的是( ) A．CPU中的通用寄存器B．主存储器 C．I／O接口中的寄存器D．堆栈 4．当计算机系统执行通道程序完成输入输出工作时，执行通道程序的是( ) A．CPU B．通道 C．CPU和通道D．指定的外设 5．下列有关中断的叙述正确的是( ) A．中断响应的次序是由硬件决定的B．中断处理的次序是由硬件决定的 C．中断处理的次序是不可改的D．中断响应的次序是可灵活改变的 6．与虚拟存储器的等效访问速度无关 ．．的是( ) A．访存页地址流B．页面替换算法 C．主存的容量D．辅存的容量 7．非线性流水线的特征是( ) A．一次运算中使用流水线中的多个功能段 B．一次运算中多次使用流水线中的某些功能段 C．流水线中某些功能段在各次运算中的作用不同 D．流水线的各功能段在不同的运算中可以有不同的连接 8．属于集中式共享存储器结构的SIMD计算机是( ) A．ILLIAC IV B．BSP C．CM-2 D．MP-1 1

计算机系统结构课后答案unit3

第3章总线、中断与输入输出系统 3.1．简要举出集中式串行链接，定时查询和独立请求3种总线控制方式的优缺点。同时分析硬件产生故障时通讯的可靠性。 答：集中式串行链连接方式。其过程为： ①所有部件都经公共的“总线请求”线向总线控制器发使用总线申请。 ②当“总线忙”信号未建立时，“总线请求”才被总线控制器响应，送出“总线可用”信号，它串行地通过每个部件。 ③如果某部件未发过“总线请求”，则它将“总线可用”信号往下一部件转，如果某部件发过“总线请求”，则停止“总线可用”信号的传送。 ④该部件建立“总线忙”，并除去“总线请求”，此时该部件获得总线使用权，准备传送数据。 ⑤数据传送期间，“总线忙”维持“总线可用”的建立。 ⑥传送完成后，该部件去除“总线忙”信号和“总线可用”信号。 ⑦当“总线请求”再次建立时，就开始新的总线分配过程。 优点：①选择算法简单；②控制总线数少；③可扩充性好；④可靠性高。 缺点：①对“总线可用”线及其有关电路失效敏感，②不灵活；③总线中信号传送速度慢。 集中式定时查询方式，过程： ①总线上每个部件通过“总线请求”发请求。 ②若“总线忙”信号未建立，则计数器开始计数，定时查询个部件，以确定是谁发的请求。 ③当查询线上的计数值与发出请求的部件号一致时，该部件建立“总线忙”，计数停止，查询也停止。除去“总线请求”，该部件获得总线使用权。 ④“总线忙”维持到数据传送完毕。 ⑤数据传送完，去除“总线忙”。 ⑥当“总线请求”线上有新的请求，就开始下一个总线分配过程。 优点：①优先次序灵活性强；②可靠性高。 缺点：①控制线数较多；②扩展性较差；③控制较为复杂；④总线分配受限于计数信号，不能很高。 集中式独立请求方式，过程：

微处理器系统与嵌入式系统1—7章最全答案合集

“微处理器系统原理与嵌入式系统设计”第一章习题解答 1.1 什么是程序存储式计算机？ 程序存储式计算机指采用存储程序原理工作的计算机。 存储程序原理又称“·诺依曼原理”，其核心思想包括： ●程序由指令组成，并和数据一起存放在存储器中； ●计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中 读出来，自动完成由程序所描述的处理工作。 1.2 通用计算机的几个主要部件是什么？ ●主机（CPU、主板、存）； ●外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）； 1.3 以集成电路级别而言，计算机系统的三个主要组成部分是什么？ 中央处理器、存储器芯片、总线接口芯片 1.4 阐述摩尔定律。 每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。 1.5 讨论：摩尔定律有什么限制，可以使用哪些方式克服这些限制？摩尔定律还会持续多久？在摩尔定律之后电路将如何演化？ 摩尔定律不能逾越的四个鸿沟：基本大小的限制、散热、电流泄露、热噪。具体问题如：晶体管体积继续缩小的物理极限，高主频导致的高温…… 解决办法：采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多核…… （为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。）

计算机体系结构试题汇总

计算机系统结构 姓名：学号： 一、简答题（每小题10分，共20分） 1．简述使用物理地址进行DMA存在的问题，及其解决办法。 2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y＝a ×X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？假设： 1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。

完整版计算机体系结构课后习题原版答案_张晨曦著

第1章计算机系统结构的基本概念 (1) 第2章指令集结构的分类 (10) 第3章流水线技术 (15) 第4章指令级并行 (37) 第5章存储层次 (55) 第6章输入输出系统 (70) 第7章互连网络 (41) 第8章多处理机 (45) 第9章机群 (45) 第1章计算机系统结构的基本概念 1.1 解释下列术语 层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。

解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。

微处理器系统结构与嵌入式系统设计(第2版) 第3章答案

“微处理器系统原理与嵌入式系统设计”第三章习题解答 3.1处理器有哪些功能？说明实现这些功能各需要哪些部件，并画出处理器的基本结构图。 处理器的基本功能包括数据的存储、数据的运算和控制等功能。其有5个主要功能：①指令控制②操作控制③时间控制④数据加工⑤中断处理。其中，数据加工由ALU 、移位器和寄存器等数据通路部件完成，其他功能由控制器实现。处理器的基本结构图如下： 寄存器组 控制器 整数单元 浮点单元 数据通路 处理器数据传送 到内存数据来自内存数据传送到内存指令来自内存 3.2处理器内部有哪些基本操作？这些基本操作各包含哪些微操作？ 处理器基本操作有：取指令、分析指令、执行指令。 取指令：当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号。 分析指令：对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。 执行指令：根据分析指令时产生的“操作命令”形成相应的操作控制信号序列，通过运算器、存储器及输入/输出设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。 3.3什么是冯·诺伊曼计算机结构的主要技术瓶颈？如何克服？ 冯·诺伊曼计算机结构的主要技术瓶颈是数据传输和指令串行执行。可以通过以下方案克服：采用哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器、指令流水线、超标量等方法。

3.5指令系统的设计会影响计算机系统的哪些性能？ 指令系统是指一台计算机所能执行的全部指令的集合，其决定了一台计算机硬件主要性能和基本功能。指令系统一般都包括以下几大类指令。：1）数据传送类指令。（2）运算类指令 包括算术运算指令和逻辑运算指令。（3）程序控制类指令 主要用于控制程序的流向。 （4）输入/输出类指令 简称I/O 指令，这类指令用于主机与外设之间交换信息。 因而，其设计会影响到计算机系统如下性能: 数据传送、算术运算和逻辑运算、程序控制、输入/输出。另外，其还会影响到运算速度以及兼容等。 3.9某时钟速率为2.5GHz 的流水式处理器执行一个有150万条指令的程序。流水线有5段，并以每时钟周期1条的速率发射指令。不考虑分支指令和乱序执行带来的性能损失。 a)同样执行这个程序，该处理器比非流水式处理器可能加速多少？ b)此流水式处理器是吞吐量是多少（以MIPS 为单位）？ a.=51p T nm S T m n =≈+-串流水 速度几乎是非流水线结构的5倍。 b.2500M IPS p n T T =≈流水 3.10一个时钟频率为2.5 GHz 的非流水式处理器，其平均CPI 是4。此处理器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部延迟，使新版处理器的时钟频率必须降低到2 GHz 。 (1) 对一典型程序，新版所实现的加速比是多少？ (2) 新、旧两版处理器的MIPS 各是多少？ （1）对于一个有N 条指令的程序来说： 非流水式处理器的总执行时间s N N T 990 106.1)105.2/()4(-?=??= 5级流水处理器的总执行时间s N N T 991 10)4(2)102/()15(-?+=?-+= 加速比=42.310 +=N N T T ，N 很大时加速比≈3.2 （2）非流水式处理器CPI=4，则其执行速度=2500MHz/4=625MIPS 。 5级流水处理器CPI=1，则其执行速度=2000 MHz /1=2000 MIPS 。 3.11随机逻辑体系结构的处理器的特点是什么？详细说明各部件的作用。 随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行

(完整版)计算机系统结构试题及答案

计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度：

是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期内分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的内容都是其下一层（离CPU更远的一层）存储器中内容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

计算机系统结构_课后答案

习题一 1、解释下列术语 计算机系统的外特性：通常所讲的计算机系统结构的外特性是指机器语言程序员或编译程序编写者所看到的外特性，即由他们所看到的计算机的基本属性（概念性结构和功能特性）。 计算机系统的内特性：计算机系统的设计人员所看到的基本属性，本质上是为了将有关软件人员的基本属性加以逻辑实现的基本属性。 模拟：模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。 可移植性：在新型号机出台后，原来开发的软件仍能继续在升级换代的新型号机器上使用，这就要求软件具有可兼容性，即可移植性。可兼容性是指一个软件可不经修改或只需少量修改，便可由一台机器移植到另一台机器上运行，即同一软件可应用于不同环境。 Amdahl 定律：系统中对于某一部件采用某种更快的执行方式所能获得的系统性能改进程度，取决于这种执行方式被使用的频度或占总执行时间的比例。 虚拟机（Virtual Machine ）：指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。 6、 7、假定求浮点数平方根的操作在某台机器上的一个基准测试程序中占总执行时间的20%，为了增强该操作的性能，可采用两种不同的方法：一种是增加专门的硬件，可使求浮点数平方根操作的速度提高为原来的20倍；另一种方法是提高所有浮点运算指令的速度，使其为原来的2倍，而浮点运算指令的执行时间在总执行时间中占30%。试比较这两种方法哪一种更好些。 答：增加硬件的方法的加速比23.120 /2.0)2.01(1 1=+-= p S , 另一种方法的加速比176.12 /3.0)3.01(1 2=+-=p S ，经计算可知Sp1>Sp2第一种方 法更好些。 9、假设高速缓存Cache 的工作速度为主存的5倍，且Cache 被访问命中的概率

系统结构与硬件

系统结构与硬件（答案） 系统结构与硬件 1.绘图仪属于 A：输出设备 B：输入设备和输出设备 C：输入设备 D:计算机正常工作时不可缺少的设备 2.计算机的存储系统一般指主存储器和 A:累加器 B:寄存器 C：辅助存储器 D:鼠标器 3.把硬盘上的数据传送到计算机的内存中去，称 为

A:打印 B:写盘 C:输出 D:读盘 4.CPU是计算机硬件中的（）部件。A:核心 B:辅助 C:主存 D:输入输出 5.CPU中的运算器的主要功能是（）A：负责读取并分析指令 B:算术运算和逻辑运算 C:指挥和控制计算机的运行 D:存放运算结果 6.CPU中的控制器的功能是（）。A:进行逻辑运算 B:进行算术运算 C:控制运算的速度 D:分析指令并发出相应的控制信号7.以下全是输入设备的是

A:键盘、扫描仪、打印机 B:键盘、硬盘、打印机 C:鼠标、硬盘、音箱 D:扫描仪、键盘、只读光盘 8.现代计算机系统是以（）为中心的。 A:中央处理器 B:内存 C:运算器 D:控制器 9.计算机中必要的、使用最广泛的、用于人机交 互的输出设备是 A：打印机 B:显示器 C：绘图仪 D：声卡 10.半导体只读存储器（ROM与半导体随机存储 器（RAM的主要区别在于 A: ROM 可以永久保存信息，RAM 在掉电后信息会消失 B： ROM掉电后，信息会消失，RAM不会 C： ROM是内存储器，RAM是外存储器

D： RAM是内存储器，ROM是外存储器 11.CPU的中文意思是 A:中央处理器 B:主机 C:控制器 D:计算机器 12.内存与外存的主要不同在于 A: CPU可以直接处理内存中的信息，速度快，存储容量大；外存则相反。 B: CPU可以直接处理内存中的信息，速度快，存储容量小；外存则相反。 C： CPU不能直接处理内存中的信息，速度慢, 存储容址大，外存则相反。 D： CPU不能直接处理内存中的信息，速度慢, 存储容量小，外存则相反 13.能够将图片输入到计算机内的装置是 A：打印机 B:扫描仪 C:鼠标 D:键盘 14.微型机中硬盘工作时，应特别注意避免 A:光线直射

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

计算机体系结构课后答案

计算机体系结构课后答案

计算机体系结构课后答案 【篇一：计算机体系结构习题(含答案)】 1、尾数用补码、小数表示，阶码用移码、整数表示，尾数字长p=6（不包括符号位），阶码字长q=6（不包括符号位），为数基值rm=16，阶码基值re=2。对于规格化浮点数，用十进制表达式写出如下数据（对于前11项，还要写出16进值编码）。 （1）最大尾数（8）最小正数 （2）最小正尾数（9）最大负数 （3）最小尾数（10）最小负数 （4）最大负尾数（11）浮点零 （5）最大阶码（12）表数精度 （6）最小阶码（13）表数效率 （7）最大正数（14）能表示的规格化浮点数个数 2．一台计算机系统要求浮点数的精度不低于10-7.2，表数范围正数不小于1038，且正、负数对称。尾数用原码、纯小数表示，阶码用移码、整数表示。 (1) 设计这种浮点数的格式 (2) 计算（1）所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。 3．某处理机要求浮点数在正数区的积累误差不大于2-p-1 ，其中，p是浮点数的尾数长度。 (1) 选择合适的舍入方法。

(2) 确定警戒位位数。 (3) 计算在正数区的误差范围。 4．假设有a和b两种不同类型的处理机，a处理机中的数据不带标志符，其指令字长和数据字长均为32位。b处理机的数据带有标志符，每个数据的字长增加至36位，其中有4位是标志符，它的指令数由最多256条减少到不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在a处理机和b处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 5．一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。 (1) 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。 6．某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令3类，并假设每个地址字 段的长度均为6位。 (1) 如果双地址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这3类指令分配操作码。 (2) 如果要求3类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？并且为这3类指令分配操作码。 7．别用变址寻址方式和间接寻址方式编写一个程序，求c=a+b，其中，a与b都是由n个元素组成的一维数组。比较两个程序，并回答下列问题： (1) 从程序的复杂程度看，哪一种寻址方式更好？

FAS系统硬件结构和功能

FAS系统硬件结构和功能 1.系统总体结构 如图2-1所示，FH98-G产品由系统主机、各种调度终端、维护管理系统、集中录音系统等部分组成。 系统主机提供数字中继、模拟中继、模拟用户、数字用户(2B+D)、2/4线音频、磁石、以太网和RS485等接口。并通过这些接口与电话公网、普通话机、磁石话机、2B+D键控终端、2B+D触摸屏调度台、集中数字录音仪、维护管理系统等相连。 FH98-G指挥调度系统从总体上分为N系统、C系统和网管系统。 在铁路调度应用中N系统是专供组织铁路运输生产的行车调度员、货运调度台、电力调度员及各专业生产调度员通过调度台向所管辖区段内的各站业务值班员、机车台以及无线终端发布命令和听取汇报的专用设备，一般位于调度所和指挥中心。 C系统作为各车站内数字化调度分机及数字化站场集中机设备，构成以信号楼值班员或车站运转室值班员为中心的站内通信系统，包括调度分机的接入、站间通信的接入、站场用户的接入等。 FH98-G的网管系统一般设在调度指挥中心，对N系统及全线的C系统进行统一管理和维护。 图2-1 N系统硬件结构示意图提供音频通道 。 。 。 2B+D接口 2B+D接口触摸屏调度台 触摸屏调度台网管终端 接自动交换网 接磁石电话 环路接口 磁石接口 音频接口 通过传输设备接车站FAS 接共电话机 共电接口 数字E1接口 与共电接口对接 共分接口 Copyright ?1996 Northern Telecom Copyright ?1996 Northern Telecom 通过传输设备接MSC 30B+D接口 交换机

图2-2 C 系统硬件结构示意图 1.1 系统主机 1.1.1 机柜 FH98-G 采用标准19英寸机柜（2000mm*600 mm *600 mm ），为插箱插板式结构。FH98-G 系统标准包括主控层和扩展层两种插箱，根据容量需要，N 系统扩展层一般为3层，C 系统扩展层为1层。机柜图如下所示： 2B+D 2B+D 2B+D E1接口 E1接口 接上行车站 FAS 接下行车站FAS 磁石接口 共电接口 环路接口 音频接口 接共电电话机 接磁石电话机 接自动交换网 触摸屏车站台 Copyright ?1996 Northern Telecom 触摸屏车站台 Copyright ?1996 Northern Telecom 与共电接口对接 共分接口

计算机体系结构课后习题

第1章 计算机系统结构的基本概念 试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。 答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。 计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。 计算机系统设计中经常使用的4个定量原理是什么？并说出它们的含义。 答：（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。（2）Amdahl 定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。（3）CPU 性能公式。执行一个程序所需的CPU 时间 = IC ×CPI ×时钟周期时间。（4）程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。 计算机系统中有三个部件可以改进，这三个部件的部件加速比为： 部件加速比1=30； 部件加速比2=20； 部件加速比3=10 （1） 如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？ （2） 如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？ 解：（1）在多个部件可改进情况下，Amdahl 定理的扩展： ∑∑+-= i i i n S F F S )1(1 已知S 1＝30，S 2＝20，S 3＝10，S n ＝10，F 1＝，F 2＝，得： ） （）（10/20/0.330/0.30.30.3-11 1033F F +++++= 得F 3＝，即部件3的可改进比例为36%。 （2）设系统改进前的执行时间为T ，则3个部件改进前的执行时间为：（++）T = ，不可改进部分的执行时间为。 已知3个部件改进后的加速比分别为S 1＝30，S 2＝20，S 3＝10，因此3个部件改进后的执行时间为： T T T T T n 045.010 2.020 3.0303.0'=++= 改进后整个系统的执行时间为：Tn = + = 那么系统中不可改进部分的执行时间在总执行时间中占的比例是： 82.0245.02.0=T T 假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。具体数据如下表所示： 操作类型 程序中的数量 （百万条指令） 改进前的执行时间 （周期） 改进后的执行时间 （周期）

计算机体系结构课后习题原版答案 张晨曦著

第1章计算机系统结构的基本概念 1.1 解释下列术语 层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。这些层次依次为：微程序机器级，传统机器语言机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。 虚拟机：用软件实现的机器。 翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。 解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。 计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。 计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。 CPI：每条指令执行的平均时钟周期数。 测试程序套件：由各种不同的真实应用程序构成的一组测试程序，用来测试计算机在各个方面的处理性能。 存储程序计算机：冯·诺依曼结构计算机。其基本点是指令驱动。程序预先存放在计算机存储器中，机器一旦启动，就能按照程序指定的逻辑顺序执行这些程序，自动完成由程序所描述的处理工作。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只是执行时间的不同。 向上（下）兼容：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。向后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行于在它之后（前）投入市场的计算机。 兼容机：由不同公司厂家生产的具有相同系统结构的计算机。 模拟：用软件的方法在一台现有的计算机（称为宿主机）上实现另一台计算机（称为虚拟机）的指令系统。 仿真：用一台现有计算机（称为宿主机）上的微程序去解释实现另一台计算机（称为目标机）的指令系统。 并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。只要在时间上相

系统结构,硬件部分.

产品说明书硬件部分说明 第一章系统结构 1.1系统构成 1.2说明 计算机及软件：管理整个系统，运算并处理各种相关数据。

收费机（又称窗口机）：根据上位机所设权限，承担窗口售饭、存 款、取款、退款以及出售份饭等职能。 录入机：连入计算机键盘口，用于办卡的操作设备。 打印机：计算机的附属设备，用于打印各项报表及收据。 网络服务器：通过COM1、COM2使窗口机与计算机实时通讯。第二章窗口机的构成及使用 2.1外观及其功能说明 一、外观图 图一，购饭面：

图二，操作面。 2.2功能说明 本收费机分前后两面，一面供就餐人员划卡消费用，一面供售饭人员操作使用。 窗口机购饭面主要分为读卡区和显示屏两部分（如图一）。 射频卡感应区：位于右侧印有天线图形的部分。消费时，消费者持卡接近窗口机，并使卡面与窗口机感应区平行贴近，移动射频卡至窗口机感应区0.2-2.5CM处，听到“嘟嘀”声后，即表示刷卡成功。

此时窗口机显示屏同时显示卡中余额；否则显示ERR1，表示档案中无此卡，并连响数声。 显示屏：位于窗口机的中央，分为上下两行，分别显示“余额”和“应收”两项内容。“余额”项表示持卡人卡中餐费余额，“应收”项表示持卡人当餐消费金额。 窗口机操作面分键盘操作和显示屏两部分（图2），显示屏内容及功能与购饭面显示屏相同。键盘可分为功能区和操作键区。 功能键区：分“主食”、“副食”、“零售”三个功能键，和与之对应的绿、黄、红三个状态指示灯。 操作键区：由0、1、2、3、4、5、6、7、8、9、F1、*、查询、确认、小数点、设置、退出、总清、清除、结帐等键组成。 登录方式功能键：1、售饭；2、存款；3、取款；4、退款；5、份饭。 当操作员进行超出软件设定的权限操作时，显示屏则会出现ERR3，进行错误提示。 设置键：设置键用来设置机器号，设置机器号必须在售饭机登陆之前。登陆前连续按十次设置键，则显示本售饭机的机 器号，每台窗口机必须有唯一号码与其对应，否则重号

计算机组成原理和系统结构课后答案

1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？ 略。 1．2 你学习计算机知识后，准备做哪方面的应用？ 略。 1．3 试举一个你所熟悉的计算机应用例子。 略。 1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？ 略。 1．5 计算机硬件系统的主要指标有哪些？ 答：机器字长、存储容量、运算速度、可配置外设等。 答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。 1．6 什么是机器字长？它对计算机性能有哪些影响？ 答：指CPU一次能处理的数据位数。它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。 1．7 什么是存储容量？什么是主存？什么是辅存？ 答：存储容量指的是存储器可以存放数据的数量（如字节数）。它包括主存容量和辅存容量。 主存指的是CPU能够通过地址线直接访问的存储器。如内存等。 辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。 1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。 （2）计算机中的核心部件，它执行程序中的指令。它具有加法、测试和控制其他部件的功能。 （3）计算机的一个组成部分，运行态的程序和相关数据置于其中。 （4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。 （5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。 （6）在一个芯片中集成几十万到上百万个晶体管的工艺。 （7）管理计算机中的资源以便程序在其中运行的程序。 （8）将高级语言翻译成机器语言的程序。 （9）将指令从助记符号的形式翻译成二进制码的程序。 （10）计算机硬件与其底层软件的特定连接纽带。 供选择的词或短语： 1、汇编器 2、嵌入式系统 3、中央处理器（CPU） 4、编译器 5、操作系统 6、控制器 7、机器指令 8、台式机或个人计算机 9、主存储器10、VLSI 答：（1）8，（2）3，（3）9，（4）6，（5）2， （6）10，（7）5，（8）4，（9）1，（10）7

计算机体系结构课后习题

第1章 计算机系统结构的基本概念 1.1 试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。 答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构。确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。选择存储芯片类型、微组装技术、线路设计等属于计算机实现。 计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种体系结构可以有多种组成。一种组成可以有多种实现。 1.2 计算机系统设计中经常使用的4个定量原理是什么？并说出它们的含义。 答：（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。（2）Amdahl 定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。（3）CPU 性能公式。执行一个程序所需的CPU 时间 = IC ×CPI ×时钟周期时间。（4）程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。 1.3 计算机系统中有三个部件可以改进，这三个部件的部件加速比为： 部件加速比1=30； 部件加速比2=20； 部件加速比3=10 （1） 如果部件1和部件2的可改进比例均为30%，那么当部件3的可改进比例为多少时，系统加速比才可以达到10？ （2） 如果三个部件的可改进比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？ 解：（1）在多个部件可改进情况下，Amdahl 定理的扩展： ∑∑+-= i i i n S F F S )1(1 已知S 1＝30，S 2＝20，S 3＝10，S n ＝10，F 1＝0.3，F 2＝0.3，得： ） （）（10/20/0.330/0.30.30.3-11 1033F F +++++= 得F 3＝0.36，即部件3的可改进比例为36%。 （2）设系统改进前的执行时间为T ，则3个部件改进前的执行时间为：（0.3+0.3+0.2）T = 0.8T ，不可改进部分的执行时间为0.2T 。 已知3个部件改进后的加速比分别为S 1＝30，S 2＝20，S 3＝10，因此3个部件改进后的执行时间为： T T T T T n 045.010 2.020 3.0303.0'=++= 改进后整个系统的执行时间为：Tn = 0.045T+0.2T = 0.245T 那么系统中不可改进部分的执行时间在总执行时间中占的比例是： 82.0245.02.0=T T 1.4 假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。具体数据如下表所示：