中山大学数电实验三 利用MSI设计组合逻辑电路

数电实验三利用MSI设计组合逻辑电路预习报告

1、复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其

使用方法。

组合逻辑电路既可以用实验二中的“列出真值表→写函数式→化简或变换→画出逻辑图”方法来设计，也可以利用某些MSI（中规模集成电路）的功能特点来设计。实验中用到的MSI有：74LS138（译码器、数据分配器）、74LS151（数据选择器），其构造如下图所示。

译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如下图为3线-8线译码器。当附加控制门Gs的输出为高电平（S=1）时，可由逻辑图写出：

从上式可看出，Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。译码器又可作为数据分配器，可以将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7.

数据选择器的功能是从一组输入数据中选出某一个信号输出，或称为多路开关。

2、复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选

择器实现组合逻辑电路。

用proteus 7.4 模拟连接如下图所示：

模拟示波器显示如下图所示（只显示输出Y的波形）：

本实验用数据分配器74LS138要实现的真值表如下所示：

用proteus 7.4 模拟连接如下图所示：

数电实验三利用MSI设计组合逻辑电路实验报告

一、实验目的

1、熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。

2、掌握用MSI设计组合逻辑电路的方法。

二、实验仪器及器件

1、数字电路实验箱、数字万用表、示波器。

2、器件：74LS00X1,74LS197X1,74LS138X1,74LS151X1.

三、实验内容与步骤

1、用八选一数据选择器74LS151设计一个函数发生器电路，它的真值表如预习

报告中所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、

A、B、Y的波形。

将74LS197的QB、QC、QD分别接到74LS151的A0、A1、A2，QA端的输出相当于真值表中的B，74LS151的D0到D7分别对应QB、QC、QD的八种组合。

由真值表可推出，这八种组合对QA所做的逻辑运算分别为：恒为0、不变、不变、恒为1、不变、取非、恒为1、恒为0.

接线完成后，观察波形如下图所示：

（1） CP和B对比图

由图可以看出，信号B在CP的下降沿发生跳变，CP的频率是B的频率的两倍。CP引起B的变化，即Cp是因，B是果。

（2） B和A对比图

由图可以看出，信号A在B的下降沿发生跳变，B的频率是A的频率的两倍。

（3） A和S0的对比图

由图可以看出，信号S0在A的下降沿发生跳变，A的频率是S0的频率的两倍。

（4） S0和S1对比图

由图可以看出，信号S1在S0的下降沿发生跳变，S0的频率是S1的频率的两倍。

（5） S1和Y对比图

由图可以看出，当S1为低电平时，Y的变化为00010111；当S1为高电平时，Y的变化为01101100.Y的周期与S1的周期相同。

根据以上波形图，作出总的时序图如下：

对比所列表格中Y的变化可知实验连接及实验结果是正确的，这就是所要设计的函数发生器电路。

2、用3线-8线译码器74LS138实现一电路，该电路真值表如预习报告中所示。

将74LS197连接成八进制作为电路的输入信号源，将QD、QC、QB分别与A、

B、C连接，D接模拟开关。将74LS138附加控制端S1作为数据输入端，同时

令S2 = S3 = 0，A2、A1、A0作为地址输入端，即可将S1送来的数据只能通过A2、A1、A0所指定的一根输出线反相后送出去。静态检测正确后，用示波器观察并记录D = 1时，CP、A、B、C及F0—F7的波形。

观察波形图如下所示：

（1） CP和C对比图

由图可以看出，信号C在CP的下降沿发生跳变，CP的频率是C的频率的两倍。CP引起C的变化，即CP是因，C是果。

（2） C和B对比图

由图可以看出，信号B在C的下降沿发生跳变，C的频率是B的频率的两倍。

（3） B和A对比图

由图可以看出，信号A在B的下降沿发生跳变，B的频率是A的频率的两倍。

（4）CP和F0对比图

由图可以看出，对比时钟信号，F0的变化为01111111循环变化。F0的周期是时钟信号周期的8倍，且F0在时钟信号的下降沿发生跳变。

（5） F1和F0对比图

由图可以看出，F1与F0的变化规律以及周期频率都一致，但F1的变化比F0慢八分之一个周期，F1是在F0的上升沿发生跳变。

（6） F1和F2对比图

由图可以看出，F2与F1的变化规律以及周期频率都一致，但F2的变化比F1慢八分之一个周期，F2是在F1的上升沿发生跳变。

（7）F2和F3对比图

由图可以看出，F3与F2的变化规律以及周期频率都一致，但F3的变化比F2慢八分之一个周期，F3是在F2的上升沿发生跳变。

（8） F3和F4对比图

由图可以看出，F4与F3的变化规律以及周期频率都一致，但F4的变化比F3慢八分之一个周期，F4是在F3的上升沿发生跳变。

（9） F4和F5对比图

由图可以看出，F5与F4的变化规律以及周期频率都一致，但F5的变化比F4慢八分之一个周期，F5是在F4的上升沿发生跳变。

（10）F5和F6对比图

由图可以看出，F6与F5的变化规律以及周期频率都一致，但F6的变化比F5慢八分之一个周期，F6是在F5的上升沿发生跳变。

（11）F6和F7对比图

由图可以看出，F7与F6的变化规律以及周期频率都一致，但F7的变化比F6慢八分之一个周期，F7是在F6的上升沿发生跳变。

根据以上波形图，作出总的时序图如下：

对比真值表F0—F7的变化，可知实验连接和实验结果是正确的。

四、实验心得与体会

1、本实验让我明白了一些中规模的器件不仅具有它所设计的功能，还可以用来

实现组合逻辑电路函数。

2、实验箱上没有非门，要实现非的功能，可用与非门。实验箱上有74LS00、

74LS10、74LS20三种型号的与非门，其中74LS00有两个，右边那个没有接

电源。操作时，只需将信号从与非门的一个输入端输入，即可在输出端得到被反相的输出信号。

3、实验时示波器出现了波形移动和波形重叠的现象，调节LEVEL旋钮到适当位

置，这种现象即消失。查阅书本后发现，这种现象是扫描频率不是信号频率的整数倍而导致的，LEVEL旋钮正是可以调节扫描频率，使之达到信号频率的整数倍。

4、在使用74LS197、74LS151、74LS138等中规模器件时，有的孔要恒接高电平

或恒接低电平，这些细节一定要注意，否则可能影响实验结果甚至造成错误。

数电实验报告 实验二 组合逻辑电路的设计

实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。

中山大学数字电路实验九

学院: 数据科学与计算机学院专业：软件工程:******学号：********* 日期：2018年 6月 5日实验容：计数器的设计 预习报告

4、异步触发器：存在触发器逐级延迟问题。同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。 二、预习报告 容1使用JK触发器设计一个16进制异步加法计数器，并用 逻辑分析仪观察并记录CP和每一位的输出波形。 1）真值表：

1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 2）选用JK触发器，控制函数： J0=K0=1 J1=K1=1 J2=K2=1 J3=K3=1 CLK由前一个触发器的输出连接（B0连接外部CLK）3）proteus仿真 从左到右依次为Q0Q1Q2Q3

4）波形图 A0为外部CLK，A1-A4分别为Q0Q1Q2Q3，成功实现。 容2使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。 1）真值表同容1. 2）控制函数： J0=K0=1 J1=K1=Q0 J2=K2=Q0Q1 J3=K3=Q0Q1Q2 所有触发器CLK为同一个 3）P roteus仿真

4）波形图 A0为CLK，A1-A4分别为Q0Q1Q2Q3 容3使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。要求在实验箱上设计实现左移或 右移功能；在proteus软件上实现置零，保持，左移，右移，并行 送数功能。 1）功能表

2）逻辑表达式 保持：Q N+1 = Q N 右移：Q3N+1 = Q0 ,Q2N+1 = Q3 , Q1N+1 = Q2 , Q0N+1 = Q2 左移：Q3N+1 = Q2 ,Q2N+1 = Q1 , Q1N+1 = Q0 , Q0N+1 = Q3 并行送数：Q3N+1 = A ,Q2N+1 = B , Q3N+1 = C , Q3N+1 = D 注意：由于用到了数据选择器，右边的Q n为数据选择器的输出而不是JK触发器的输出 3）P roteus仿真 由于布局的原因，开关为00为并行送数，01为保持，10为左移，11为右移 A）并行送数 控制函数为：J n = D n, K n= （D = A、B、C、D） Proteus电路图：A、B、C、D为并行送数的数据 B）保持 控制函数为：J n = Q n,K n=

组合逻辑电路实验设计

H a r b i n I n s t i t u t e o f T e c h n o l o g y 组合逻辑电路实验设计 血型匹配情况判断电路 一、实验题目： 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图1中用箭头指示的授受关系。判断输血者与受血者的血型是否符合上述规定，要求用八选一数据选择器（74LS151）及与非门（74LS00）实现。（提示：用两个逻辑变量的4种取值表示输血者的血型，例如00代表A、01代表 B、10代表AB、11代表O。） 图1 二、电路设计： 方案一： 解： 1、题目分析

根据题意，确定有4个输入变量，设为X、Y、M、N；输出变量为P。 其中，用两个逻辑变量X、Y的四中取值表示输血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 用另外两个逻辑变量M、N的四种取值表示受血者的血型：00代表A型、01代表B型、10代表AB型、11代表O型。 逻辑输出变量P代表输血者与受血者的血型符合情况：1代表血型符合，0代表血型不符合。 题目中要求用八选一数据选择器（74LS151）及与非门（74LS00）实现电路设计。 2、列写输入与输出变量真值表： 真值表如下图所示 3、逻辑表达式： 根据真值表画出卡诺图：

卡诺图如右图所示： 用八选一数据选择器（74LS151），所以输出逻辑表达式写成最小项和的形式：设X 、Y 、M 为选择变量，X 为高位。 逻辑函数P 的与或标注型表达式： P (X ,Y ,M ,N ) X Y M N X Y M N X Y M N X Y M N X Y M N =+++++ 4、比较表达式： 与标准表达式比较得：267P Nm N m(0,1,3,5)m m =+∑++ 所以，数据选择器中EN=0，0135D D D D N ==== D 2=N ，D 4=0, D 6=D 7=1， 5、逻辑电路图：

数电实验报告 实验二 利用MSI设计组合逻辑电路

数电实验报告 实验二 利用MSI设计组合逻辑电路 姓名： 学号： 班级： 院系： 指导老师： 2016年 目录 实验目的：错误!未定义书签。

实验器件与仪器：错误!未定义书签。 实验原理：错误!未定义书签。 实验内容：错误!未定义书签。 实验过程：错误!未定义书签。 实验总结：错误!未定义书签。 实验： 实验目的： 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 掌握用MSI设计的组合逻辑电路的方法。 实验器件与仪器： 数字电路实验箱、数字万用表、示波器。 虚拟器件：74LS00，74LS197，74LS138，74LS151 实验原理： 中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。如3线-8线译码器。当附加控制门Gs的输入为高电平（S = 1）的时

候，可由逻辑图写出。 从上式可看出。-同时又是S2、S1、S0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将S2、S1、S0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。如双四选一数据选择器74LS153

Y1和Y2为两个独立的输出端，和为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成 其简化真值表如下表所示。 S1A1A0Y1 1X X0 000D10 001D11 010D12 011D13 从上述可知，如果将A1A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。 实验内容： 数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下

实验一组合逻辑电路设计

实验一 组合逻辑电路的设计 一、实验目的： 1、 掌握组合逻辑电路的设计方法。 2、 掌握组合逻辑电路的静态测试方法。 3、 加深FPGA 设计的过程，并比较原理图输入和文本输入的优劣。 4、 理解“毛刺”产生的原因及如何消除其影响。 5、 理解组合逻辑电路的特点。 二、实验的硬件要求： 1、 EDA/SOPC 实验箱。 2、 计算机。 三、实验原理 1、组合逻辑电路的定义 数字逻辑电路可分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路中不包含记忆单元（触发器、锁存器等），主要由逻辑门电路构成，电路在任何时刻的输出只和当前时刻的输入有关，而与以前的输入无关。时序电路则是指包含了记忆单元的逻辑电路，其输出不仅跟当前电路的输入有关，还和输入信号作用前电路的状态有关。 通常组合逻辑电路可以用图1.1所示结构来描述。其中，X0、X1、…、Xn 为输入信号， L0、L1、…、Lm 为输出信号。输入和输出之间的逻辑函数关系可用式1.1表示： 2、组合逻辑电路的设计方法 组合逻辑电路的设计任务是根据给定的逻辑功能，求出可实现该逻辑功能的最合理组 合电路。理解组合逻辑电路的设计概念应该分两个层次：（1）设计的电路在功能上是完整的，能够满足所有设计要求；（2）考虑到成本和设计复杂度，设计的电路应该是最简单的，设计最优化是设计人员必须努力达到的目标。 在设计组合逻辑电路时，首先需要对实际问题进行逻辑抽象，列出真值表，建立起逻辑模型；然后利用代数法或卡诺图法简化逻辑函数，找到最简或最合理的函数表达式；根据简化的逻辑函数画出逻辑图，并验证电路的功能完整性。设计过程中还应该考虑到一些实际的工程问题，如被选门电路的驱动能力、扇出系数是否足够，信号传递延时是否合乎要求等。组合电路的基本设计步骤可用图1.2来表示。 3、组合逻辑电路的特点及设计时的注意事项 ①组合逻辑电路的输出具有立即性，即输入发生变化时，输出立即变化。（实际电路中 图 1.1 组合逻辑电路框图 L0=F0(X0,X1,···Xn) · · · Lm=F0(X0,X1,···Xn) （1.1） 图 1.2 组合电路设计步骤示意图图

组合逻辑电路设计实验报告

组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一： ①用卡诺图设计8421码转换为格雷码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③记录输入输出所有信号的波形。 组合电路逻辑设计二： ①用卡诺图设计BCD码转换为显示七段码的转换电路。 ②用74LS197产生连续的8421码，并接入转换电路。 ③把转换后的七段码送入共阴极数码管，记录显示的效果。 2.实验目的 （1）学习熟练运用卡诺图由真值表化简得出表达式 （2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化： 真值表如下：

卡诺图： 1 010100D D D D D D G ⊕=+= 2 121211D D D D D D G ⊕=+=

3232322D D D D D D G ⊕=+= 33D G = 电路原理图如下： 七段码显示： 真值表如下： 卡诺图：

2031020231a D D D D D D D D D D S ⊕++=+++= 10210102b D D D D D D D D S ⊕+=++= 201c D D D S ++= 2020101213d D D D D D D D D D D S ++++= 2001e D D D D S +=

2021013f D D D D D D D S +++= 2101213g D D D D D D D S +++= 01213g D D D D D S +⊕+= 电路原理图如下：

4.程序运行与测试 格雷码转化： 逻辑分析仪显示波形：

组合逻辑电路的设计实验报告

广西大学实验报告纸 _______________________________________________________________________________ 实验内容___________________________________________指导老师 【实验名称】 组合逻辑电路的设计 【实验目的】 学习组合逻辑电路的设计与测试方法。 【设计任务】 用四-二输入与非门设计一个4人无弃权表决电路（多数赞成则提案通过）。要求：采用四-二输入与非门74LS00实现；使用的集成电路芯片种类尽可能的少。 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS00。 【设计过程】 设输入为A、B、C、D，输出为L，根据要求列出真值表如下 真值表

根据真值表画卡若图如下 由卡若图得逻辑表达式 B D C

BD AC CD AB BD AC CD AB BD AC CD AB BD AC CD BD AC AB D BCD C ACD B ABD A ABC ACD BCD ABD ABC L ???=???=++=+++=?+?+?+?=+++=))(()()( 用四二输入与非门实现 A B C D L 实验逻辑电路图

Y 实验线路图

【实验步骤】 1.打开数字电路实验箱，按下总电源开关按钮。 2.观察实验箱，看本实验所用的芯片、电压接口、接地接口的位置。 3.检查芯片是否正常。芯片内的每个与非门都必须一个个地测试，以保证芯片 能正常工作。 4.检查所需导线是否正常。将单根导线一端接发光二极管，另一端接高电平。 若发光二极管亮，说明导线是正常的；若发光二极管不亮时，说明导线不导通。不导通的导线不应用于实验。 5.按实验线路图所示线路接线。 6.接好线后，按真值表的输入依次输入A、B、C、D四个信号，“1”代表输入高 电平，“0”代表输入低电平。输出端接发光二极管，若输出端发光二极管亮则说明输出高电平，对应记录输出结果为“1”；发光二极管不亮则说明输出低电平，对应记录输出结果为“0”。本实验有四个输入端则对应的组合情况有16种，将每种情况测得的实验结果记录在实验数据表格中。 测量结果见下表： 实验数据表格

实验报告光隔离器(中大)

光隔离器相关参数测量 中山大学理工学院光信息专业 摘要：本文通过测量光隔离器的插入损耗、隔离度等相关参数，并对相关数据进行分析，得出结论，以进一步了解光隔离器的原理、功能。 关键词：光隔离器光功率插入损耗隔离度偏振相关损耗回波损耗 Measurement of the Parameters of an Optoisolator Major of optical information science and technology, SYSU, Guangzhou Abstract: In this experiment, we measured several important parameters of an optoisolator, then analyzed the data and draw some useful conclusions. After that, we got a further comprehension about the principles, the functions of the optoisolator. Key Words: optoisolator, optical power, insertion loss(IL), isolation, polarization dependent loss(PDL), return loss(RL); 一、实验目的 1.学习光隔离器的原理。 2.了解光准直器的原理及其应用。 3.学习测量光隔离器的主要技术参数。 二、实验用具及装置图 实验用具：稳定光远、光功率计（武邮）、单模标准跳线（用于测量器件的输入功率）、光隔离器（OISS1310ASO1111） 实验装置示意图如下所示： 三、实验原理与器件

组合逻辑电路-实验报告

电子通信与软件工程系2013-2014学年第2学期 《数字电路与逻辑设计实验》实验报告 --------------------------------------------------------------------------------------------------------------------- 班级：姓名：学号：成绩： 同组成员：姓名：学号： --------------------------------------------------------------------------------------------------------------------- 一、实验名称：组合逻辑电路（半加器全加器及逻辑运算） 二、实验目的：1、掌握组合逻辑电路的功能调试 2、验证半加器和全加器的逻辑功能。 3、学会二进制数的运算规律。 三、实验内容： 1．组合逻辑电路功能测试。 （1）．用2片74LS00组成图所示逻辑电路。为便于接线和检查．在图中要注明芯片编号及各引脚对应的编号。 （2）．图中A、B、C接电平开关，YI，Y2接发光管电平显示． （3）。按表4。1要求，改变A、B、C的状态填表并写出Y1，Y2逻辑表达式． （4）．将运算结果与实验比较．

2．测试用异或门（74LS86）和与非门组成的半加器的逻辑功能．根据半加器的逻辑表达式可知．半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图． （1）．在学习机上用异或门和与门接成以上电路．接电平开关S．Y、Z接电平显示．（2）．按表4．2要求改变A、B状态，填表． 3．测试全加器的逻辑功能。 （1）．写出图4．3电路的逻辑表达式。 （2）．根据逻辑表达式列真值表． （3）．根据真值表画逻辑函数S i 、Ci的卡诺图． （4）．填写表4．3各点状态 （5）．按原理图选择与非门并接线进行测试，将测试结果记入表4．4，并与上表进行比较看逻辑功能是否一致．

中大模电实验一 BJT单管共射放大电路 实验报告

实验一BJT单管共射放大电路 一、实验目的 1、掌握放大电路静态工作点的测试方法，分析静态工作点对放大器性能的影响。 2、掌握放大电路动态性能（电压增益、输入电阻、输出电阻、最大不失真输出电压及 幅频特性等）的测试方法。 3、进一步熟练常用电子仪器的使用。 二、实验原理 1、电路图 图一 2、通电观察：接好电路之后，在确认安装正确无误后，才可以把经过准确测量的电源 电压接入电路。电源接入电路之后，也不应急于观察数据，而应先观察有无异常现象。 3、静态测试: （1）测量放大电路的静态工作点，应在输入信号Vi=0的情况下进行。分别测量VB、VC、VE，然后通过Ic≈IE=VE/RE可算出Ic，同时可算出 VBE=VB-VE,VCE=Vc-VE。 （2）静态工作点的调试：指对管子集电极电流Ic或VCE的调整与测试。静态工作点是否合适，对放大电路的性能及输出波形都有很大的影响，偏高或偏 低的静态工作点都会使输出波形出现失真。而静态工作点本身也会影响管 子的性能。改变电路的Vcc、Rc、RB都会引起静态工作点的变化，但通常 采用调节偏置电阻Rb1来改变静态工作点。 4、动态指标测试 （1）电压增益Av的测量：测出vi和vo的有效值，则Av=Vo/Vi . 图二

（2）输入电阻Ri : 如图2在被测放大电路的输入端与信号源之间串入一测量辅助电阻R,在放大电路正常工作的情况下，用交流毫伏表测出Vs和Vi，则输 入电阻可由Ri=ViR/（Vs-Vi）算出。 （3）输出电阻Ro：在放大电路正常工作的条件下，测出输出端不接负载RL输出电压Vo和接入负载后的输出电压VL，根据Ro= [(Vo/VL)-1]RL求出输出电 阻。 （4）最大不失真输出电压Vo(p-p)的测量（最大动态范围）：在放大电路正常工作的情况下，逐步增大输入信号的幅度，并同时调节Rw(改变静态工作点)， 用示波器观察Vo, 当输出波形同时出现削底和缩顶现象时，说明静态工作 点已调在交流负载线的中点，然后反复调整输入信号，使波形输出幅度最 大，且无明显失真时，用交流毫伏表测出Vo有效值，则动态范围等于 22Vo，或用示波器直接读出Vo(p-p)。 （5）放大电路幅频特性的测量：放大电路的幅频特性是指放大电路的电压增益Av与输入信号频率f之间的关系曲线。Avm为中频电压增益，通常规定 电压增益随频率变化下降到中频电压增益的1/2倍，即0.707Avm所对应 的频率分别称为上限频率fH和下限频率fL，通频带fbw=fH-fL。放大电路 的幅频特性就是测量不同频率信号时的电压增益Av。为此可采用前述测Av 的方法，每改变一个信号频率，测量其相应的电压增益，测量时应注意取 点要恰当，在低频段和高频段多测几点，在中频段可以少测几点。此外， 在改变频率时，要保持输入信号的幅度不变，且输出波形不能失真。 三、实验仪器及设备 实验仪器型号数量 示波器MSO2202A 1 万用表DM3058 1 直流稳压电源DP832 1 函数信号发生器DG4102 1 三极管9013 1 模拟电路实验箱 1 四、实验内容 1、调试静态工作点 接通直流电源前，先将Rw调至最大，函数信号发生器输出旋钮至零。接通+12V电 源，调节Rw，使Ic=2.0mA(即VE=2.0V),测量VB、VE、Vc及RB1值，记入表1-1. 表1-1 测量值理论计算值

组合逻辑电路实验报告

组合逻辑电路实验报告

图6-1：O型静态险象 如图6-1所示电路 其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。 进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。 还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。 实验设备与器件 1．+5V直流电源 2．双踪示波器 3．连续脉冲源 4．逻辑电平开关 5．0-1指示器

（3）根据真值表画出逻辑函数Si、Ci的卡诺图 （4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。 4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。 根据全加器的逻辑表达式

全加和Di =（Ai⊕Bi）⊕Di-1 进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi 可知一位全加器可以用两个异或门和两个与门一个或门组成。（1）画出用上述门电路实现的全加器逻辑电路。 （2）按所画的原理图，选择器件，并在实验箱上接线。（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。 5．观察冒险现象 按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。并用添加校正项方法消除险象。

实验二--组合逻辑电路的设计与测试

实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的分析与设计方法。 2、加深对基本门电路使用的理解。 二、实验原理 1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他 功能的门电路。例如，根据与门的逻辑表达式Z= AB =得知，可以用两 个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。 2、分析组合逻辑电路的一般步骤是： 1)由逻辑图写出各输出端的逻辑表达式； 2)化简和变换各逻辑表达式； 3)列出真值表； 4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。 3、设计组合逻辑电路的一般步骤与上面相反，是： 1)根据任务的要求，列出真值表； 2)用卡诺图或代数化简法求出最简的逻辑表达式； 3)根据表达式，画出逻辑电路图，用标准器件构成电路； 4)最后，用实验来验证设计的正确性。 4、组合逻辑电路的设计举例 1)用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时， 输出端才为“1”。 设计步骤： 根据题意，列出真值表如表2-1所示，再添入卡诺图表2-2中。 表2-1 表决电路的真值表 表2-2 表决电路的卡诺图 然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： ABD CDA BCD ABC Z+ + + = B A+

? = ? ABC? ACD BCD ABC 最后，画出用“与非门”构成的逻辑电路如图2-1所示： 图2-1 表决电路原理图 输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。 三、实验设备与器材 1.数字逻辑电路实验箱。 2.数字逻辑电路实验箱扩展板。 3.数字万用表。 4.芯片74LS00、74LS02、74LS04、74LS10、74LS20。 四、实验内容实验步骤 1、完成组合逻辑电路的设计中的两个例子。 2、设计一个四人无弃权表决电路(多数赞成则提议通过)，要求用四2输入与非门 来实现。 3、用与非门74LS00和异或门74LS86设计一可逆的4位码变换器。 要求： 1)当控制信号C=1时，它将8421码转换成为格雷码；当控制信号C=0时，它 将格雷码转换成为8421码； 2)写出设计步骤，列出码变换关系真值表并画出逻辑电路图； 3)安装电路并测试逻辑电路的功能。 五、实验预习要求 1、复习各种基本门电路的使用方法。 2、实验前，画好实验用的电路图和表格。 3、自己参考有关资料画出实验内容2、3、4中的原理图，找出实验将要使用的芯 片，以备实验时用。 六、实验报告要求 1、将实验结果填入自制的表格中，验证设计是否正确。 2、总结组合逻辑电路的分析与设计方法。

组合逻辑电路实验报告

实验名称：组合逻辑电路 一、实验目的 1、掌握组合逻辑电路的分析、设计方法与测试方法； 2、了解组合逻辑电路的冒险现象及消除方法。 二、实验器材 需要与非门CC4011×3，异或门CC4030×1，或门CC4071×1。 CC4011引脚图CC4030引脚图 CC4071引脚图 三、实验内容及实验电路 1、分析、测试用与非门CC4011组成的半加器的逻辑功能。列出真值表并画出卡诺图判断是否可以简化。 图1由与非门组成的半加器电路

A B S C 2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。 图2由异或门和与非门组成的半加器电路 A B S C 3、分析、测试全加器的逻辑电路。写出实验电路的逻辑表达式，根据实验结果列出真值表与全加器的逻辑功能对比，并画出i S和i C的卡诺图。 图3由与非门组成的全加器电路 A B1 i C i S i C

4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。 全加和：()1 -⊕⊕=i i i i C B A S 进位：()i i i i i i B A C B A C ?+?⊕=-1将全加器的逻辑表达式，变换成由两个异或门，四个与非门，一个或门组成；画出全加器电路图，按所画的原理图选择器件并在实验板上连线；进行功能测试并自拟表格填写测试结果。电路图：A B 1-i C i S i C 5、观察冒险现象。按图4接线，当1==C B 时，A 输入矩形波（MHz f 1=以上），用示波器观察输出波形，并用添加冗余项的方法消除冒险现象。 图4观察冒险现象实验电路

四、实验预习要求 1、复习组合逻辑电路的分析方法。 2、复习组合逻辑电路的设计方法。 3、复习用与非门和异或门等构成半加器和全加器的工作原理。 4、复习组合电路冒险现象的种类、产生原因和如何防止。 5、根据试验任务要求，设计好实验时必要的实验线路。 五、实验报告 1、整理实验数据、图表，并对实验结果进行分析讨论。 2、总结组合逻辑电路的分析与测试方法。 3、对冒险现象进行讨论。

实验八实验报告电工学

中山大学电工原理及其应用实验报告 SUN YAT-SEN UNIVERSITY 院（系）：移动信息工程学号：审批 专业：软件工程实验人： 实验题目：实验九：BJT单管共射电压放大电路 一、实验目的 1. 掌握放大电路静态工作点的测试方法，分析静态工作点对放大器性能的影响。 2. 掌握放大电路动态性能（电压增益、输入电阻、输出电阻、最大不失真输出电压 以及幅频特性等）的测试方法。 3. 进一步熟练常用电子仪器的使用 二、预习思考题 1.阅读教材中有关单管放大电路的内容并估算实验电路的性能指标。 假设：3DG6 的β＝100，Rb2＝20KΩ，Rb1＝60KΩ，RC＝2KΩ，RL＝2KΩ。 估算放大电路的静态工作点，电压增益AV，输入电阻Ri和输出电阻RO 2、阅读实验附录中有关示波器的使用、晶体管特性图示仪简介以及放大电路干扰和自激振荡 消除的内容。 3、能否用直流电压表直接测量晶体管的VBE？为什么实验中要采用测VB、VE，再间接算出VBE的方法？ 答：一般的电压表直接测不准，会引起电路参数变化，因为电表直接接在输入端，形成额外的输入信号。而测UB、UE时，电压表的一端是接地的，不容易形成额外输入。 4、怎样测量Rb1阻值？ 答：用万用表电阻档测量。 5、当调节偏置电阻Rb1，使放大电路输出波形出现饱和或截止失真时，晶体管的管压降VCE怎样变化？

答：饱和失真时Uce减小Ic增大，截止失真时Uce增大Ic减小。 6、改变静态工作点对放大电路的输入电阻Ri有否影响？改变外接电阻RL对输出电阻RO有否影响？答：因为Ri≈Rbe‖Rb1‖Rb2；Ro≈Rc，所以对输入电阻有影响对输出电阻吴影响。 7、在测试AV，Ri和RO时怎样选择输入信号的大小和频率？为什么信号频率一般选1KHz，而不选100KHz或更高？ 答：应该选Ui=10mv作用f=1KHZ左右，因为，试验电路为阻容耦合单管共射放大电路，阻容耦合单管放大电路的下限频率fL越小电路的低频响应越好，所以采用1KHZ而不用更高的 8.单管共射级放大电路测试中,如果将函数信号发生器,交流毫伏表,示波器中任一仪器的二个测试端子接线换位，将会出现什么问题？ 答：对于函数信号发生器:如果有波形输出，例如正弦波，则在示波器端的显示是反相。 交流毫伏表：正电流显示为负电流，负电流显示为正电流，容易造成仪器损坏。 示波器：只是显示的通道不同了而已，没影响。 三、原理说明 图9－1为射极偏置单管放大电路。它由Rb1和Rb2组成分压电路，并在发射极中接有电 阻Re，以稳定放大器的静态工作点。当在放大电路的输入端加入输入信号vi后，在放大电 路的输出端便可得到一个与vi相位相反，幅值被放大了的输出信号vo，从而实现电压放 大。 图9-1

实验一组合逻辑电路设计

电子信息工程晓旭 2011117147 实验一组合逻辑电路设计（含门电路功能测试） 一．实验目的 1掌握常用门电路的逻辑功能。 2掌握用小规模集成电路设计组合逻辑电路的方法。 3掌握组合逻辑电路的功能测试方法。 二．实验设备与器材 数字电路实验箱一个 双踪示波器一部 稳压电源一部 数字多用表一个 74LS20 二4 输入与非门一片 74LS00 四2 输入与非门一片 74LS10 三3 输入与非门一片 三 .实验任务 1对74LS00,74LS20逻辑门进行功能测试。静态测试列出真值表，动态测试画出波形图，并说明测试的门电路功能是否正常。 2分析测试1.7中各个电路逻辑功能并根据测试结果写出它们的逻辑表达式。 3设计控制楼梯电灯的开关控制器。设楼上，楼下各装一个开关，要求两个开关均可以控制楼梯电灯。 4某公司设计一个优先级区分器。该公司收到有A,B,C，三类，A,类的优先级最高，B 类次之，C类最低。到达时，其对应的指示灯亮起，提醒工作人员及时处理。当不同类的同时到达时，对优先级最高的先做处理，其对应的指示灯亮，优先级低的暂不理会。按组合逻辑电路的一般设计步骤设计电路完成此功能，输入输出高低电平代表到

实验一： （1）74LS00的静态逻辑功能测试 实验器材：直流电压源，电阻，发光二极管，74LS00，与非门，开关，三极管 实验目的：静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否 实验过程：将74LS00中的一个与非门的输入端A,B分别作为输入逻辑变量，加高低电平，观测输出电平是否符合真值表描述功能。 电路如图1： 图1 真值表1.1： 实验问题：与非门的引脚要连接正确，注意接地线及直流电源 实验结果：由二极管的发光情况可判断出74LS00 实现二输入与非门的功能 （2）71LS00的动态逻辑功能测试 实验器材：函数发生器，示波器，74LS00，与非门，开关，直流电压源 实验目的：测试74LS00与非门的逻辑功能 实验容：动态测试适合用于数字系统中逻辑功能的检查，测试时，电路输入串行数字

数字电路组合逻辑电路设计实验报告

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动

态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。

仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为

中山大学计算机组成原理实验报告

实验报告 实验人：郑熙霖学号：09388334 日期：2011-04-10 院（系）：软件学院专业（班级）：09软件工程（数字媒体技术） 实验题目：TEC-2实验计算机运算器实验 一. 实验目的 1．了解和掌握Am2901运算器的组成结构和工作原理 2．认识和掌握TEC-2机运算器的组成和工作原理 3．了解和掌握TEC-2机运算器相关控制信号的含义和使用方法 4．了解和掌握运算器的进位时间的测试方法，及进一步掌握双踪示波器的使用方法。二. 实验原理 （一）概述 运算器部件是计算器五大功能部件中的数据加工部件。 运算器的首要功能是完成对数据的算术和逻辑运算，由算术逻辑运算部件（ALU）实现， 它在给出运算结果的同时，还给出运算结果的标志，如溢出否、进位否、结果为零否和符号 正负等，这些标志都保存在一个状态寄存器中。 运算器的第二项功能，是暂存将参加运算的数据和中间结果，由其内部的一组寄存器来 承担。因为这些寄存器可以被汇编程序直接访问与使用，因此将他们称为通用寄存器，以区 别于那些计算机内部设置的、不能为汇编程序员访问的专用寄存器。 为了用硬件线路完成乘除指令运算，运算器内一般还有一个能自行左右移位的专用寄存器，称为乘商寄存器。 TEC-2试验机的运算核心组成部分是Am2901。Am2901芯片是一个4位的位片结构的完 整的运算器部件。 （二）Am2901运算器 1．Am2901芯片内部组成结构

图I Am2901内部结构图 ①4 位的ALU，实现实种运算功能，其每一位上的2个输入端数据分别用R和S表示，则这8种功能是R+S，S-R，R-S 3种算术运算和R S， R S， /R S， R S，/（R S）5咱逻辑运算，这8种功能的选择控制，是用外部送入的3位编码值I5—I3实现的。ALU还能给出CN+4，F，OVR和F = 0000 4位状态信息，并能接收最低位的一个进位输入信号CN。ALU 还给出了超前进位信号/G和/P。 ② 16个4位的通用寄存器组，用R0-R15表示，和1个4位的Q寄存器。通用寄存器组为双端口读出（用A地址与B地址选取择每个寄存器）和单端口（用B地址选取择）控制写入的运行方式，而且运算后的结果经一个移位器实现写入（左移，不移，右移）。Q寄存器本身具有左移，右移功能且能接收ALU的运算结果，左右移位时，就有移出，移入信号RAM3，RAM0，Q3，Q0， 4个入号，它们都通过具有双向传送功能的三态门实现的。 ③该芯片能接收外部送入的4位数据D3-D0，并输出奇制胜们的数据Y3-Y0。Y3-Y0可以是通用寄存器A端口上的输出或ALU的运算结果F，并还受输出允许控制信号/OE的控制，仅在/OE为低时，Y3-Y0才有输出，否则处于高阻态。 ④从图上可以看到，ALU的两个输入端R和S分别可以接收D输入，A端口或逻辑0数据，和A端口，B端口，Q寄存器或逻辑0数据，Am2901器件只选取用了它们可能的全部

组合逻辑电路的设计实验报告

竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告 篇一：数电实验报告实验二组合逻辑电路的设计 实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a)TDs-4数电实验箱、双踪示波器、数字万用表。 b)参考元件：74Ls86、74Ls00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2)组合逻辑电路的功能特点和结构特点. 3)中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。 3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。

中山大学数字电路与逻辑设计实验报告

中山大学数字电路与逻辑设计实验报告 院系信息科学与技术学院学号 专业计算机科学类实验人 3、实验题目：AU(Arithmetic Unit,算术单元）设计。 实验内容： 设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。 S 输入1 输入2 输出Y 进/借位Cn 0 A B A+B 进位 1 A B A-B 借位 利用三种方法实现。 （1）利用卡诺图简化后只使用门电路实现。 （2）使用74LS138实现。 （3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。 实验分析： 真值表 S A B Y Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 卡诺图： S AB 0 1 通过卡诺图可得：Y=A B+A B 00 01 11 100 0 1 1 0 0 1 1

S AB 0 1 00 Cn=AB S +A BS 01 =(A S +A S)B 11 10 实验设计： （1）利用门电路实现。 ①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。 ②用异或门74LS86实现输出Y. ③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。 （2）利用74LS138实现 ①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。 ②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。 ③ 将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。 0 0 0 1 1 0 0 0

组合逻辑电路的设计实验报告

中国石油大学现代远程教育 电工电子学课程实验报告 所属教学站：青岛直属学习中心 姓名：杜广志学号： 年级专业层次：网络16秋专升本学期： 实验时间：2016-11-05实验名称：组合逻辑电路的设计 小组合作：是○否●小组成员：杜广志 1、实验目的： 学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料： 仪器：实验箱 元件：74LS00 74LS10 3、实验原理： 1．概述 组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。 组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。 组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法 分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。 分析的步骤： （1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。 （2）化简。 （3）列出真值表。 （4）文字说明 上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法 设计的任务是：由给定的功能要求，设计出相应的逻辑电路。 设计的步骤； （1）通过对给定问题的分析，获得真值表。 在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化