74LS47译码器原理
译码器原理（74LS47）
译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。
74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表2.1列出了74LS47的真值表，表示出了它与数码管之间的关系。
表2.1 74LS47真值表
LT RBI BI/ RBO D C B A a b c d e f g 说明
0 X 1 X X X X 0 0 0 0 0 0 0 试灯
X X 0 X X X X 1 1 1 1 1 1 1 熄灭
1 0 0 0 0 0 0 1 1 1 1 1 1 1 灭零
1 1 1 0 0 0 0 0 0 0 0 0 0 1 0
1 X 1 0 0 0 1 1 0 0 1 1 1 1 1
1 X 1 0 0 1 0 0 0 1 0 0 1 0 2
1 X 1 0 0 1 1 0 0 0 0 1 1 0 3
1 X 1 0 1 0 0 1 0 0 1 1 0 0 4
1 X 1 0 1 0 1 0 1 0 0 1 0 0 5
1 X 1 0 1 1 0 1 1 0 0 0 0 0 6
1 X 1 0 1 1 1 0 0 0 1 1 1 1 7
1 X 1 1 0 0 0 0 0 0 0 0 0 0 8
1 X 1 1 0 0 1 0 0 0 1 1 0 0 9
74LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字。74LS47为低电平作用。管脚图如2.3图所示。
图2.2 74LS47管脚图
2.2.2引角功能
(1)LT(——)：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT(——)=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。
(2)BI(—)：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI(—)=0时，不论LT(——)和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。
(3)RBI(——)：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0时，本应显示0，但是在RBI(——-)=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。
(4)RBO(———)：灭零输出，它和灭灯输入BI(—)共用一端，两者配合使用，可以实现多位数码显示的灭零控制。
编码器和译码器的应用
编码器、译码器及应用电路设计 一、实验目的： 1、掌握中规模集成编码器、译码器的逻辑功能测试和使用方法； 2、学会编码器、译码器应用电路设计的方法； 3、熟悉译码显示电路的工作原理。 二、实验原理： 1、什么是编码： 教材说：用文字、符号、或者数字表示特定对象的过程称为编码 具体说：编码的逻辑功能是把输入的每个高、低电平信号编成对应的二进制代码 2、编码器74LS147的特点及引脚排列图： 74LS147是优先编码器，当输入端有两个或两个以上为低电平，它将对优先级别相对较高的优先编码。其引脚排列图： 3、什么是译码：译码是编码的逆过程，把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出，译码器广泛用于代码转换、终端的数字显示、数据分配、组合控制信号等。 译码器按照功能的不同，一般分为三类：二进制译码器、二—十进制译码器、显示译码器。 （1）变量译码器（用以表示输入变量的状态） 74LS138的特点及其引脚排列图：反码输出。 ABC是地址输入端，Y0—Y7是输出端，G1、G2A’、G2B’为 使能端，只有当G1=G2A’=G2B’=1时，译码器才工作。 （2）码制变换译码器：用于同一个数据的不同代码之间的相互转换，代表是4—10线译码器 译码器74LS42的特点及其引脚排列图： 译码器74LS42的功能是将8421BCD码译成10个对象 其原理与74LS138类同，只不过它有四个输入端， 十个输出端，4位输入代码0000—1111十六种状态组合
其中有1010—1111六个没有与其对应的输出端， 这六组代码叫做伪码，十个输出端均为无效状态。 （3）数码显示与七段译码驱动器：将数字、文字、符号的代码译成数字、文字、符号的电路 a、七段发光二极管数码显示管的特点：（共阴极） b、七段译码驱动器： 4、在本数字电路实验装置上已完成了译码器74LS48和数码管之间的连接图。 三四五脚接高电频，数码管的单独端接低电频。
七段译码器显示电路
数字显示译码器 在数字系统中，常需要将数字、文字或符号等直观地显示出来。能够显示数字、文字或符号的器件称为显示器。数字电路中的数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器为数字显示译码器。 数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管（LED）显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用较广泛的是由发光二极管构成的七段数字显示器。 ①七段数字显示器 图6-53为发光二极管构成的七段数字显示器。它是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 （a）（b） 图6-53 七段数字显示器 （a）数字显示器（b）显示的数字 根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种。 （a）（b） 图6-54 七段数字显示器的内部接法 （a）共阳极（b）共阴极 图6-54（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。 图6-54（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。 改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发
显示译码电路的设计
显示译码电路的设计 （朱开明.电子技术实训指导.清华大学出版社.2005.11 p153～165） 在数字电路设计中，很多地方都要用到数字显示，如计数器、频率计、时钟、计分牌等。显示器可用LED数码管和LCD液晶显示器。LED显示器亮度高，如果在环境亮度高的地方还可选用高亮度的LED显示器，所以,LED数码显示器是最常用的数字显示器。首先介绍译码和显示电路的设计和调试。 1．设计要求 输人8421 BCD码，显示对应的十进制数。 2．设计分析 （1）LED数码显示器 目前国内外生产的LED数码显示种类繁多，型号各异。按图形结构可分为数码管和符号管两种。如图1所示。其中“＋”号管能显示出正“＋”、负“一”号。“＋1”符号管能显示“＋1”或“一1”。“米”字管的功能最全，除能显示A～Z的26个英文字母外，还能显示＋、一、×、÷几个运算符。七段显示器一般用来显示0～9。有DP的七段显示器可显示小数点。图2中a、b、c、d、e、f、g表示七个笔段，也对应七个外引脚。 图1 几种LED数码管结构图 图2 共阴和共阳数码显示器原理图和共阴外引脚 按一块显示器件所含显示数位多少，还可分为一位、二位和多位数码显示器。 （2）显示译码驱动器 显示译码并能直接驱动LED显示器的TTL电路如74LS47（OC、共阳），74LS48（共阴）等。如需计数和译码显示功能的可选取74LS143和74LS144等。74LS47是集电极开路（OC）电路，需外接上拉电阻。这里选用典型电路74LS48，其引脚功能如图3所示。电路功能如表1所示。
图3 74LS48引脚功能图 表1 74LS48电路功能 端为灯测试端，＝0时，Ya～Yg全部输出高电平，可驱动共阴数码管七笔都亮。平时应使＝1。 为灭零输人端，设置的目的是为了把不希望显示的零灭掉。 作输人使用时，称灭零输人控制端。只要加人灭灯控制信号=0，无论A3、A2、 A1、A0的状态是什么，都将被驱动的数码管熄灭。 作输出使用时，称灭零输出端。＝0时表示A3、A2、A1、A0全为0，并且＝0。用的输出信号去控制其他译码器的。 3．电路设计 （1）74LS48驱动显示译码器设计 用单独一块74LS48驱动共阴数码显示器电路如图4所示。 图4 数码显示电路
三八译码器解读
《集成电路设计实践》报告题目：3-8译码器设计 院系：自动化学院电子工程系 专业班级：微电 学生学号： 学生姓名： 指导教师姓名：戴力职称：讲师 起止时间：2015.12.25-2016.01.08 成绩：
一、设计任务 1) 依据3-8译码器的真值表，给出3-8译码器的电路图，完成3-8译码器由电路图到晶体管级的转化（需提出至少2种方案）； 2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice，瞬态特性），给出电路最大延时时间； 3) 遵循设计规则完成译码器晶体管级电路图的版图，流程如下： 4) 版图布局规划－基本单元绘制－功能块的绘制－布线规划-总体版图）； 5) 版图检查与验证（DRC检查）； 6) 针对自己画的版图，给出实现该电路的工艺流程图。 二、电路设计方案的确定 3-8译码器真值表 由三个输入端A,B,C和八个输出端Y0,Y1,Y2,Y3,Y4,Y5 ,Y6,Y7组成，输入输出用二进制表示。 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 从真值表可看出3-8译码器的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 可通过使用三输入与非门及反相器实现功能，三输入与非门由三个pmos和三个nmos组成。 三、电路特性及其仿真 首先用S-Edit软件画出电路的模拟图，然后检查所画电路是否存在错误，将各个管子的尺寸标注出来，检查无误后点击T-Spice按钮将出现电路的网表图，然后给检测出的电路网表加上电源和输入信
实验三 译码显示电路
专业计算机类实验人 实验题目：译码显示电路2015年 5 月 9日 一、实验目的： 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器。 2、器件：74LS48X1, 74LS194X1, 74LS73X1, 74LS00X2 三、实验预习： 1、复习有关译码显示原理。 2、根据实验任务，画出所需的实验线路及记录表格。 四、实验原理： 1、数码显示译码器： (1)七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(C)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0--9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
专业计算机类实验人 实验题目：译码显示电路2015年 5 月 9日 (2)BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用'74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。 图（二）为74LS48引脚排列。其中A、B、C、D - BCD码输入端，a、b、c、 d、e、f、g——译码输出端，输出“1"有效，用来驱动共阴极LED数码管。 错误！未找到引用源。- 灯测试输入端，错误！未找到引用源。=“0”时，译码输出全为“1” 错误！未找到引用源。- 灭零输入端，错误！未找到引用源。=“0”时，不显示多余的零。 错误！未找到引用源。/错误！未找到引用源。-作为输入使用时，灭灯输入控制端； 作为输出端使用时，灭零输出端。 2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反相后接相应LED的公共端。f(A)使数据输入是伪码（8421BCD中的1010-1111）时使f(A)=0，伪码灭灯。接译码器的灭灯I B端，使不显示伪码。
七段显示译码器7448
七段显示译码器7448功能,引脚图及应用电路 数字显示译码器是驱动显示器的核心部件，它可以将输入代码转换成相应的数字显示代码，并在数码管上显示出来。图8-51所示为七段显示译码器7448的引脚图，输入A3 、A2 、A1和A0接收四位二进制码，输出a～g为高电平有效，可直接驱动共阴极显示器，三个辅助控制端、、，以增强器件的功能，扩大器件应用。7448的真 值表如表8-20所示。 从功能表可以看出，对输入代码0000，译码条件是：灯测试输入和动态灭零输入同时等于1，而对其他输入代码则仅要求=1，这时候，译码器各段a～g输出的电平是由输入代码决定的，并且满 足显示字形的要求。 图8-51 7448引脚图
表8-20 7448功能表 灯测试输入低电平有效。当= 0时，无论其他输入端是什么状态，所有输出a～g均为1，显示字形8。该输入端常用于检查7448 本身及显示器的好坏。 动态灭零输入低电平有效。当=1，，且输入代码时，输出a ～g均为低电平，即与0000码相应的字形0不显示，故称“灭零”。 利用=1与= 0，可以实现某一位数码的“消隐”。 灭灯输入／动态灭零输出是特殊控制端，既可作输入，又可作输出。当作输入使用，且= 0时，无论其他输入端是什么电平，所有输出a～g均为0，字形熄灭。作为输出使用时，受和控制，只
有当，，且输入代码时，，其他情况下。该端主要用于显示多 位数字时多个译码器之间的连接。 【例8-13】七段显示器构成两位数字译码显示电路如图8-52所示。当输入8421BCD码时，试分析两个显示器分别显示的数码范围。 图8-52 两位数字译码显示电路解：图8-52所示的电路中，两片7448的均接高电平。由于7448(1)的，所以，当它的输入代码为0000时，满足灭零条件，显示器(1)无字形显示。7448(2)的，所以，当它的输入代码为0000时，仍能正常显示，显示器(2)显示0。而对其他输入代码，由于，译码器都可 以输出相应的电平驱动显示器。 根据上述分析可知，当输入8421BCD码时，显示器(1)显示的数码范围为1～9，显示器(2)显示的数码范围为0～9。 工作电压:5V
8位数码管动态显示电路设计.
电子课程设计 — 8位数码管动态显示电路设计 学院：电子信息工程学院 专业、班级： 姓名： 学号： 指导老师： 2014年12月
目录 一、设计任务与要求 (3) 二、总体框图 (3) 三、选择器件 (3) 四、功能模块 (9) 五、总体设计电路图 (10) 六、心得体会 (12)
8位数码管动态显示电路设计 一、设计任务与要求 1. 设计个8位数码管动态显示电路，动态显示1、2、3、4、5、6、7、8。 2. 要求在某一时刻，仅有一个LED 数码管发光。 3. 该数码管发光一段时间后，下一个LED 发光，这样8只数码管循环发光。 4. 当循环扫描速度足够快时，由于视觉暂留的原因，就会感觉8只数码管是在持续发光。 5、研究循环地址码发生器的时钟频率和显示闪烁的关系。 二、总体框图 设计的总体框图如图2-1所示。 图2-1总体框图 三、选择器件 1、数码管 数码管是一种由发光二极管组成的断码型显示器件，如图1所示。 U13 DCD_HEX 图1 数码管 数码管里有八个小LED 发光二极管，通过控制不同的LED 的亮灭来显示出 不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个 74LS161计数器 74LS138译码 器 数码管
LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。 2、非门 非门又称为反相器，是实现逻辑非运算的逻辑电路。非门有输入和输出两个端，电路符号如图2所示，其输出端的圆圈代表反相的意思，当其输入端为高电平时输出端为低电平，当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。其真值表如表1所示。 图2 非门 表1 真值表 输入输出 A Y 0 1 1 0 3、5V电源 5V VCC电源如图3所示。 图3 5V电源
实验三74ls139译码器实验
实验三 译码器实验 一、实验目的 1、掌握中规模集成电路译码器的工作原理及逻辑功能。 2、学习译码器的灵活应用。 二、实验设备 1、SAC-DS4数字逻辑电路实验箱 1个 2、74LS138 3-8线译码器 2片 3、74LS20 双四输入与非门 1片 三、实验内容与步骤 （一）测试74LS139的逻辑功能。 图1 74LS139集成电路引脚图 实验步骤： 1）． 接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器）， 1B 、1A 、1E 输入端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指示灯。 ２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。当E=0时，2—4译码器进入正常 工作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。 表1 2 —4译码器逻辑功能表 输 入 输 出 E B A Y 0 Y 1 Y 2 Y 3 输出逻辑关系式 1 Χ Χ 0 0 0 0 0 1 0 1 0 0 1 1 3)．利用74LS139译码器实现“同或”门电路 Y ＝30 Y Y ?＝30Y Y +＝B A B A ?+?＝A ⊙B 如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。 图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值 Y o Y 174LS139 Y 2 Y 3 & V cc E A B G Y
实验四 译码显示电路
实验四译码显示电路 The Standardization Office was revised on the afternoon of December 13, 2020
实验四译码显示电路 一、实验目的： 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验仪器及器件： 三、实验步骤及结果 1、按表（二）测试74LS1940 测试结果略 2、实现四节拍顺序脉冲发生器 （1）实验电路图及74LS194功能表 图（一）表（二）74LS194功能表
（2）实验结果 （3）实验波形（Q3 Q2 Q1 Q0分别代表Q D Q C Q B Q A） Q3 Q3与Q2 Q3与Q1 Q3与Q0
3、按图（四）实现四位扫描译码显示电路。采用内容(2)顺序脉冲作为D s 信号。8421BCD 码用逻辑模拟开关输入。自行设计伪码灭灯电路，使正常输入BCD 码时输出为“1"，伪码输入时灭灯。 (1) 设计伪码灭灯电路及其电路图 f(A)=(A3(A2’A1’)’)’ (2) 四位扫描译码显示电路原理图 A1A0 A3A2 00 01 11 10 00 1 1 1 1 01 1 1 1 1 11 0 0 0 0 10 1 1
（3）实验预期结果（LED显示）（由于实验箱损坏，实验时无法得到正确的LED数码管的显示数字，这里仅用预期结果表示） 4、自行设计电路在4联装LED数码管同时显示出4个不同的0-7的数字。 使用74LS48上的L1S(Gi)’（i=1，2，3，4）端口。要使第i个显示器显示i，接逻辑电路Yi，使得Yi只有在Ai表示i时为0，其他时候均为1，将之接为L1S(Gj)’=0（j=i，0表示有效），L1S(Gj)’=1（j≠i） 电路图如下：
计算机组成原理实验报告 指令译码器
河北大学计算机组成原理实验报告 实验项目指令译码器成绩 一、实验目的： （1）理解指令译码器的作用和重要性。 （2）学习设计指令译码器。 二、实验原理： 指令译码器是计算机控制器中最重要的部分。所谓组合逻辑控制器就是指指令译码电路是由组合逻辑实现的。 组合逻辑控制器又称硬连线控制器，是设计计算机的一种方法。这种控制器中的控制信号直接由各种类型的逻辑门和触发器等构成。这样，一旦控制部件构成后，除非重新设计和物理上对它重新连线，否则要想增加新的功能是不可能的。结构上这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。所以，硬连线控制器曾一度被微程序控制器所取代。但是随着新一代及其及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。 图6-42是组合逻辑控制器的方框图。逻辑网络的输入信号来源有3个：①指令操作码译 码器的输出I n ；②来自时序发生器的节拍电位信号T k ；③来自执行部件的反馈信号B j 。逻辑网 络的输出信号就是微操作控制信号，用来对执行部件进行控制。
图6-42 组合逻辑控制器的结构方框图 组合逻辑控制器的基本原理可描述位：某一微操作控制信号C m 是指令操作码译码器的输出I n 、时序信号（节拍电位信号T k ）和状态条件信号B j 的逻辑函数。即 C m =f(I n ,T k ,B j ) 用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制机器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。 三、实验步骤： （1）将试验台设置成FPGA-CPU 独立调试模式，REGSEL=0、CLKSEL=1、FDSEL=0。使用试验台上的单脉冲，即STEP_CLK 短路子短接，短路子RUN_CLK 断开。 （2）将设计在QuartusII 下输入，变异后下载到TEC-CA 上的FPGA 中。 （3）拨动试验台上的开关SD 5~SD 0，改变IR[15..12]、进位标志C 和结果为0标志Z ，观察指示灯R 10~R 0显示的控制信号，并填写表6-28。 四、实验现象及分析：
数字电路——2-4译码器设计
目录 1 绪论 (1) 1.1设计背景 (1) 2 电路分析 (2) 2.1 2-4功能分析 (2) 2.2 2-4译码器逻辑图 (3) 3 系统建模与仿真 (4) 3.1 建模 (4) 3.2 仿真波形 (5) 4 仿真结果分析 (7) 5 小结与体会 (8) 参考文献 (9)
1 绪论 1.1设计背景 在数字系统中，经常需要将一中代码转换为另一种代码，以满足特定的需求，完成这 种功能的电路称为码转化电路。译码器就属于其中一种。而译码就是编码的逆过程，它的功能是将具有特定含义的二进制码转换成对应的有效输出信号，具有译码功能的的逻辑电路称为译码器。而2-4译码器是唯一地址译码器，是将一系列的代码转换成与之一一对应有效的信号。常用于计算机中对存储单元地址的译码，因此，设计2-4译码器具有很强的现实意义。 1.2 matlab简介 MATLAB是由美国mathworks公司发布的主要面对科学计算、可视化以及交互式程序设计的高科技计算环境。它将数值分析、矩阵计算、科学数据可视化以及非线性动态系统的建模和仿真等诸多强大功能集成在一个易于使用的视窗环境中，为科学研究、工程设计以及必须进行有效数值计算的众多科学领域提供了一种全面的解决方案，并在很大程度上摆脱了传统非交互式程序设计语言（如C、Fortran）的编辑模式，代表了当今国际科学 计算软件的先进水平。它主要由 MATLAB和Simulin k两大部分组成。本设计主要采用simulink进行设计与仿真。Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。掌握这个软件的应用具有十分重要的意义。
数电实验--译码显示电路
译码显示电路 二、实验仪器及器件： 1、数字电路实验箱、数字万用表、示波器。 2、器件：74LS48X1, 74LS194X1, 74LS73X1, 74LS00X2 三、实验预习： 1、复习有关译码显示原理。 2、根据实验任务，画出所需的实验线路及记录表格。 四、实验原理： 1、数码显示译码器： (1)七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(C)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0--9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(2)BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴）， 段译码／驱动器。驱动共阴极LED数码管。 图（二）为74LS48引脚排列。其中A、B、C、D - BCD 码输入端，a、b、c、d、e、f、g——译码输出端，输出 “1"有效，用来驱动共阴极LED数码管。 - 灯测试输入端，=“0”时，译码输出全为“1” - 灭零输入端，=“0”时，不显示多余的零。 作为输出端使用时，灭零输出端。 2、扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出
的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码，如图（三）所示。图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反相后接相应LED的公共端。f(A)使数据输入是伪码（8421BCD中的1010-1111）时使f(A)=0，伪码灭灯。接译码器的灭灯I B端，使不显示伪码。 3、四节拍发生器 扫描显示要求数码管按先后顺序显示。这就要求如图（三）所示的选通信号。通常该类型的信号称为节拍信号。如果使用的数码管是共阴极型，则选通信号是图（三）的反相。如图（五）所示就是这种节拍信号发生器。
BCD七段数码管显示译码器电路
BCD七段数码管显示译码器电路 7段数码管又分共阴和共阳两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74LS48的相对应的驱动端上（也是abcdefg）！此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阳显示电路，那就需要选用74LS47译码驱动集成电路。共阳就是把abcdefg的7个发光二极管的正极连接在一起并接到5V电源上，其余的7个负极接到74LS47相应的abcdefg输出端上。无论共阴共阳7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了！限流电阻的选取是：5V电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8V--2.2V，为计算方便，通常选2V即可！发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏！对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数！ 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成8型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控制)，如图4 - 17(c)所示。 BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以F a~F g表示)，也称4—7译码器。若用它驱动共阴LED数码管，则输出应为高有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示，即要求同时点亮b、c、f、g段，熄灭a、d、e段，故译码器的输出应为F a~F g=0110011，这也是一组代码，常称为段码。同理，根据组成0~9这10个字形的要求可以列出8421BCD七段译码器的真值表，见表4 - 12(未用码组省略)。
2016译码显示电路实验报告
实验四译码显示电路 一、实验目的 1. 掌握中规模集成译码器的逻辑功能和使用方法 2. 熟悉数码管的使用 二、实验仪器及器件 1.器件：74LS48, 74LS194 , 74LS73，74LS00 ，74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门 三、实验预习 1. 复习有关译码显示原理。 2. 根据实验任务，画出所需的实验线路及记录表格。 四、实验原理 1. 数码显示译码器 （1）七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。（注：实验室实验箱上数码管为共阴四位数码管） 一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（寸和寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动）(b) 共阳连接（“0”电平驱动） (c) 符号及引脚功能 图（一）LED数码管 （2）BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。
图（二）为74LS48引脚排列。其中 A 0、A 1、A2、A 3— BCD 码输入端 a 、 b 、 c 、 d 、 e 、 f 、 g — 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 LT — 灯 测试输入端，LT ＝“0”时，译码输出全为“1” BI R — 灭 零 输入端，BI R ＝“0”时，不显示多余的零。 RBO /BI — 作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出端。 注：在实验箱上使用了两个4位数码管，对应已经连接好74LS48，如图（四），实验时无需再连线，74LS48只保留引出了A 0、A1、A 2、A 3四个引脚 。在实验箱左上角的P10、P11、P12、P13（P20、P21、P22、P23）代表第一（二）块数码管的BCD 码（即A 0、A 1、A 2、A 3端）输入，DIG1~DIG8分别代表8位数码管的位选端。 2. 扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD 码,如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1低电平送出千位数，Ds2低电平送出百位数，……一般Ds 的低电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED （共阴）的发光段并连接至译码器的相应端，把数据输入的相应端与系统输出端相连，把各位选通端反向后接相应LED 的公共端。
74LS47译码器原理
译码器原理（74LS47） 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二--十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器输出与输入代码有唯一的对应关系。 74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，表2.1列出了74LS47的真值表，表示出了它与数码管之间的关系。 表2.1 74LS47真值表 74LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字。74LS47为低电平作用。管脚图如2.3图所示。
图2.2 74LS47管脚图 2.2.2引角功能 (1)LT(——)：试灯输入，是为了检查数码管各段是否能正常发光而设置的。当LT(——)=0时，无论输入A3 ，A2 ，A1 ，A0为何种状态，译码器输出均为低电平，也就是七段将全亮,若驱动的数码管正常，是显示8。 (2)BI(—)：灭灯输入，是为控制多位数码显示的灭灯所设置的。当BI(—)=0时，不论LT(——)和输入A3 ，A2 ，A1，A0为何种状态，译码器输出均为高电平，使共阳极数码管熄灭。 (3)RBI(——)：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位A3= A2 =A1 =A0=0时，本应显示0，但是在RBI(——-)=0作用下，使译码器输出全为高电平。其结果和加入灭灯信号的结果一样，将0熄灭。 (4)RBO(———)：灭零输出，它和灭灯输入BI(—)共用一端，两者配合使用，可以实现多位数码显示的灭零控制。
七段显示译码器电路设计
题目：七段显示译码器电路设计专业：生产过程自动化专业 班级：生产过程0901 姓名： 学号： 指导老师：杨旭
目录 第一节绪论…………………………………………………………………………….. 1.1本设计的任务和主要内容……………………………………………………………….. 1.2基本工作原理及原理框图………………………………………………………………...第二节硬件电路的设计………………………………………………………………… 2.1BCD译码器选择与设计……………………………………………………………………. 2.2LED显示器的设计…………………………………………………………………………… 2.3总的设计……………………………………………………………………………………第四节设计总结………………………………………………………………………… 第一节绪论 本课程设计的七段译码器主要以BCD译码器或LED显示器为主要部件，应用集成门电路组成的一个具有译码和显示的装置。其中BCD 译码器采用8421BCD译码器，即----七段显示译码器（74LS48）型。LED显示器是由发光二极管组成的，LED显示器分共阴极和共阳极两种型号，共阴极LED显示器的发光二级管阴极接地，共阳极LED显示器的发光二极管阳极并联。最后把BCD译码器或LED显示器组成了的
装置就具有了显示和译码的功能。此七段译码器也就成功了。 1.1设计的任务和本主要内容 1）运用LED显示器或BCD译码器实现一定的功能 2）写出详细的实验报告 1.2基本工作原理及原理框图 基本工作原理及原理框图如下： 第二节硬件的设计 BCD译码器选择与设计 发光二极管(LED)由特殊的半导体材料砷化镓、磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。分段式显示器(LED数码管)由7条线段围成字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 LED数码管有共阳、共阴之分。图4 - 17(a)是共阴式LED数码管的原理图，图4-17(b)是其表示符号。使用时，公共阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动(控
计数译码显示电路实验
实验五计数、译码、显示电路 一、实验目的 掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能,掌握共阴极七段显示器的使用方法,熟悉用示波器测试计数器输出波形的方法。 二、实验原理 计数、译码、显示电路就是由计数器、译码器与显示器三部分电路组成的逻辑电路。下面分别加以介绍。 1.计数器:计数器就是一种中规模集成电路,其种类有很多。如果按照触发器翻转的次序分类,可分为同步计数器与异步计数器两种;如果按照计数数字的增减可分为加法计数器、减法计数器与可逆计数器三种;如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。 常用计数器均有典型产品,不须自 己设计,只要合理选用即可。 本实验选用四位二进制同步计数 器74LS161做计数器,该计数器外加适 当的反馈电路可以构成十六进制以内 的任意进制计数器。图5-1就是它的逻 辑图。这个电路除了具有二进制加法计 数功能外,还具有预置数、清零、保持的 功能。图中LD就是预置数控制端,D、 R就是 C、B、A就是预置数据输入端, D 清零端,EP、ET就是计数器使能控制 端,RCO就是进位信号输出端,它的主要 功能有: ①异步清零功能
R=0(输出低电平),则输出ＱDＱCＱBＱA=0000,除EP、ET信号外,与其它输入信号无若 D 关,也不需要CP脉冲的配合,所以称为“异步清零”。 ②同步并行置数功能 R=1,且LD=0的条件下,当CP上升沿到来后,触发器ＱDＱCＱBＱA同时接收D、C、在 D B、A输入端的并行数据。由于数据进入计数器需要CP脉冲的作用,所以称为“同步置数”,由于4个触发器同时置入,又称为“并行”。 ③保持功能 R=1,LD=1的条件下,EP、ET两个使能端只要有一个低电平,计数器将处于数据保在 D 持状态,与CP及D、C、B、A输入无关。 ④计数功能 R=1、LD=1、EP=1、ET=1的条件下,计数器对CP端输入脉冲进行计数,计数方式在 D 为二进制加法,状态变化在ＱDＱCＱBＱA=0000～1111间循环。74LS161的功能表详见表5-l 所示。 表5-1 74LS161的功能表 本实验所需计数器就是十进制计数器,必须对74LS161外加适当的反馈电路构成十进制计数器,状态变化在ＱDＱCＱBＱA=0000～1001间循环。 用反馈的方法构成十进制计数器一般有两种形式,即与反馈置数法。反馈置零法就是利用R构成,即:当Q D Q C Q B Q A=1010(十进制数10)时,通过反馈线强制计数器清零,如图 清除端 D 5-2(a)所示。由于该电路会出现瞬间1010状态,会引起译码电路的误动作,因此很少被采用。反
FPGA 显示译码电路实验报告
上海电力学院 实验报告 实验课程名称： FPGA应用开发实验实验项目名称：显示译码电路 班级： 姓名：学号： 成绩：________________
一、实验目的 1.实现常见英语字母显示。 2.实现十六进制计数显示。 3.加深PLD设计的过程，并比较原理图输入和文本输入的优劣。 二、实验原理 （1）显示简单字符 七段数码管显示电路如下图所示： 参考原理图： 图中包含一个七段解码器模块，c2～c0是解码器的3个输入，当输入值不同时，输出不同的字符。如表中所示，当输入值为100～111时，输出空格，即数码管全暗。七段数码管的不同段位用数字0～6表示，注意七段数码管是共阳极的，即各管段输入低电平时，数码管亮；否则数码管暗。 （2）显示0~9数字 在完成简单字符显示电路之后，设计一个用于显示0～9数字的七段数码管电路。电路图如下图所示，c3～c0是七段数码器的输入，当输入0000～1001时，则输出0～9，如表中所示；当输入1010～1111时，输出空格。 参考原理图：
（3）循环显示4个字符 电路的工作原理是，输入端U、V、W和X的输入值分别是000、001、010和011，通过s1和s0选择四个输入端其中一个作为七段解码器的输入值，从而显示H、L、E和O任一字符。 参考原理图： 三、实验步骤 （1）显示简单字符 <1>VHDL硬件描述语言为：
<2>功能仿真： <3>时序仿真： <4>引脚分配： <5>程序下载：
之后在DE2上验证，拨动开关，能显示对应的字母。（2）显示0~9数字 <1>VHDL硬件描述语言为： <2>功能仿真： <3>时序仿真：
完整word版EDA7段数码显示译码器设计精
EDA 技术实验报告 实验项目名称：7段数码显示译码器设计 实验日期：2012.06.04 实验成绩： 实验评定标准： 1）实验程序是否正确A（）B（）C（） 2）实验仿真、结果及分析是否合理A（）B（）C（） 3）实验报告是否按照规定格式A（）B（）C（） 一、实验目的 学习7段数码显示译码器设计，学习VHDL的CASE语句应用及多层次设计方法。 二、实验器材 QuartusII7.2软件 三、实验内容（实验过程） （一）． 1、首先设计一个2选1的数据选择器 （1）打开软件，选择菜单file—>new,在弹出的new对话框中选择Device Design Files 的VHDL File项，按OK键后进入VHDL文本编辑方式。 根据7段数码显示译码器的功能编辑相应的源程序。如下： library ieee; use ieee.std_logic_1164.all; entity decl7s is port (a:in std_logic_vector(3 downto 0; led7s:out std_logic_vector(6 downto 0; end decl7s; architecture one of decl7s is
begin process(a begin case a is when when when0=>led7s<=A1011; when1=>led7s<=@1111; when0=>led7s<=H0110; when1=>led7s<=H1101; when0=>led7s<=I1101; when1=>led7s<= when@0=>led7s<=I1111; when@1=>led7s<=H1111; whenA0=>led7s<=I0111; whenA1=>led7s<=I1100; whenH0=>led7s<=1001; whenH1=>led7s<=A1110; whenI0=>led7s<=I1001; whenI1=>led7s<=I1001; when others =>null; end case; end process; end one; 2、对该VHDL语言进行编辑后，无误后进行仿真。点击相应的编辑按钮用来检查源程序的正确性。 3.、编译和仿真 仿真前要新建波形文件：filenewother filesvector waveform file 点击OK后在出现的新建波形文件左边空白栏点击鼠标右键，选择insertinsert node or bus.在出现的对话框中直接点击node finder。之后，在出现的对话框中选择list。当左边的nodes found栏中出现设计文件的输入输出端口后，点击》加入到右边的selected node 中，点击OK。 在完成7段数码显示译码器源程序的编辑后，执行Processingstart compilation命令，对decl7s.vhd进行编译。 下图是7段数码显示译码器对应的仿真波形：