74LS161电子时钟设计
摘要
此次电子时钟的设计，是以同步加法计数器74LS161为基础的时序逻辑电路设计，其有较强的实际应用性。74LS161可以灵活的应用于各种数字电路的设计，实现各种功能。在本设计中，我使用74LS161的各种级联方式实现了多级多进制的计数并分级连接数码管，实现了电子时钟的功能。
关键词：数字时钟；计数器；级联；74LS161。
目录
第1章设计任务 (2)
1.1 内容及要求 (2)
1.2 用途 (2)
第2章设计方案 (2)
2.1设计思路 (2)
2.2 设计方案及其论证 (3)
2.3 元器件的选择 (4)
第3章电路设计 (7)
3.1输入 (7)
3.2计数器 (7)
3.3显示输出结果 (9)
3.4整体电路.......................................... . 9
第4 章整体电路的仿真测试及性能.................... .. (10)
4.1电路的安装调试（仿真） (11)
4.2性能指标测量及记录........... .................. ..11
总结 ..................... .................. .. (14)
参考文献 (15)
第1章设计任务
1.1内容及要求
电子时钟设计：设计一个具有时、分、秒的十进制数字显示的计数器。用MULTISIM软件实现，并用proteus画出PCB板。
1.2用途：
此设计可以应用于各种计时器，通过调节脉冲，可以构成秒表，电子时钟以及各种显示方案的计时/计数设备。
第2章设计方案
整体思路：
本题目的要求是做一个能显示时、分、秒的计数器，那么这个电路就用该包含3部分:第一部分提供周期的脉冲信号；第二部分是以第一部分为输入源的组
合计数器；第三部分是显示部分，把第二部分计数的结果按照一定的方式显示。
2.1设计思路
2.1.1信号源
信号源要求是有周期的脉冲输入才能够进行计数，应选择方波输入的脉冲信号。
2.1.2.计数器
计数器应该分为3部分，分别记录时、分、秒。
2.1.3计秒位
一分钟有60秒，故秒位应该用60进制的计数器。记秒位要显示2位数，并且没有集成的60进制计数器，所以级联的计数器应该可以实现两位输出。每计60秒秒位将会向分位进一并且本位清零。
2.1.4计分位
一小时有60分钟，故分位也应该用60进制的计数器。和记秒位一样，记分位同样要显示2位数，且没有集成60进制计数器，所以级联的计数器应该可以实现两位输出。每计60分分位将会向小时位进一并且本位清零。
2.1.5计小时位
一天有24小时（这里设计的是24小时制计数器），故秒位应该用24进制的计数器。记小时位要显示2位数，并且没有集成的24进制计数器，所以级联的计数器应该可以实现两位输出。每计满24小时本位将会进行一次清零。
2.1.6显示输出
小时、分钟、秒这3位每位都需要输出两位数，故总共会有6位数输出。将输出显示要使用显示译码器/数码管连接到每一个计数器的输出端。
2.1.7进位和清零
进位和清零应该是同步的，即当秒位计满60秒的瞬间，应该同时发出一个进位脉冲给下一级计数器和一个本位的清零脉冲进行清零。故可以用逻辑门在两级计数器之间进行连接以实现功能。
2.2设计方案及其论证
按照整体思路，设计方案如下：
使用同步加法计数器74LS161构成60进制加法计数器作为第一级（秒）计数器。在秒的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向本位发送一个清零信号，并同时向分位的个位发送一个进位脉冲。这样就构成了一个级联而形成的60进制带进位与清零的加法计数器。
按照同样的方法，可以构成分位的计数器。
小时位和分位、秒位不同，它是以10进制来显示24进制数，所以清零与计数的方式要有所改变。小时位有两个清零信号：
①在小时的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。
②在小时的十位计数到2并且个位计数到4的瞬间，向个位和十位同时发送一个清零信号。
2.3元器件的选择
2.3.1.电压源
考虑到74LS161的工作电压，仿真电路选用5V的电压源VCC。
2.3.2.脉冲信号
进过计算，60Hz的方波可以满足每秒一个脉冲输入的要求。
图2.1 输入元器件
2.3.3.计数器
本次设计采用同步加法计数器74LS161。
74LS161为可预置的4位二进制同步计数器,它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能其管脚图如下：
图2.2 74LS161
74LS161的清除端是异步的。当清除端CLEAR为低电平时，不管时钟端CLOCK状态如何，即可完成清除功能。
74LS161的预置是同步的。当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA－QD与数据输入端A－D 相一致。
74LS161的计数是同步的，靠CLOCK同时加在四个触发器上而实现的。当ENP、ENT均为高电平时，在CLOCK上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。在CLOCK出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。
74LS161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA 的高电平部分。
74LS161在不外加门电路的情况下，可级联成N 位同步计数器。
图2.3 74LS161功能表
2.3.4.译码器
显示计数结果需要用到显示译码器DCD_HEX
图2.4 两个正在工作的显示译码器DCD_HEX 2.3.5逻辑门
本设计需要用到非门（7405N）和与非门（7400N）
图2.5 非门（7405N）和与非门（7400N）
第3部分电路设计
3.1输入
A-D置位端接地（置零），ENT和ENP以及CLR接VCC(置1），CLK 接时钟输入的负极（因为是低电平有效）按照图示方法接线。
图3.1 输入端的连接
3.2计数器
初始方案：
本次试验设计要设计60和24进制加法计数器，其大于一个74LS161的计数范围需要进行级联。借助Cr对计数器清零，可以实现60进制的计数。当且仅当秒的个位计数到10的瞬间，即输出为1010时，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。改进方案：
由于74LS161直接清零方式为异步清零，这种清零方式会导致清零的不可靠。在使用这种方案的时候，必须要把脉冲调整到一个较低的周期，才会产生有效地清零和进位信号。故需要对清零进行一定的改进，使不可靠清零变成可靠清零。74LS161的预置是同步的，所以我利用预置端的ABCD四个端口来实现清零。把A-D接地（低电平）后，当置入控制器LOAD 为低电平时，在CLOCK上升沿作用下，输出端Q A－Q D会与数据输入端A－D相一致。通过采用预置的方式，可以确保清零的稳定。
再次改进：
在改进之后，仍存在一些问题。为了使清零和进位同步进行，我把清零的输出端引出一根线，加上非门引入下一级计数器的输入端（因为CLK 输入端是高电平有效，而预置、清零是低电平有效）。按照这种方法，可以实现多重清零方式，从而可以实现24
进制用10进制显示的计数方式，并且清零和进位的可靠性与同步性得到了极大地提高。
连接如图所示，其中A 端是连接下一级脉冲信号的输入端；B 端是用于清零的低电平信号，连接到置位端，当计数器输出为10（1010B ）时会通过与非门产生一个清零信号；C 是进位端，在清零端上加了一个非门形成。
图3.2 单级计数器
按照每位的进位/清零要求，把留个计数器进行级联：
图3.3 计数器的级联
3.3显示输出结果
A
C
B
每一级计数器的Q A－Q D为计数结果输出端，使用显示译码器DCD_HEX 连接其输出端，可以显示当位的计数状态。使Q A－Q D分别连接D0-D3即可显示。
图3.4 译码器连接
3.4整体电路
图3.5 整体电路连接
第4部分整体电路图的仿真测试及性能检测4.1电路的安装调试（仿真）
电路连接如图4.5所示，运行电路，开始测试。
4.2性能指标测量及记录
4.2.1秒位的计数测量
图4.1 9秒状态
图4.2 10秒的状态
4.2.2秒位向分位进位和清零
图4.3 59秒状态
图4.4 1分钟（60秒）状态4.2.3分位的计数测量
图4.5 9分状态
图4.6 10分状态
4.2.4分位向小时位进位和清零
图4.7 59分钟状态
图4.8 60分钟（一小时）状态4.2.5小时位的计数
图4.9 9小时状态
图4.10 10小时状态
4.2.6小时位的清零
图4.11 23小时59分59秒状态
图4.12 24小时整（0时）状态
总结
此次为期将近二周的课程设计到此告一段落，在此次课程设计中，我有很多感触。课程设计是我们专业课知识综合运用的实践训练，是对专业知识的总结与考察，是从事将来的工作前的一个不可或缺的过程。
刚拿到设计题目时，我还是比较迷茫的，感觉无从下手。所以我并没有急于下手，而是花了一天的时间去分析题目，设计出其大致运行原理，并进行一定的论证和改进。在方案确定之后，我再去查阅资料，选定芯片，通过所选芯片的参数和功能来重新改进设计方案。至此，我的思路已经非常清晰。所以在第二天，我在电脑上只用了一个小时就完成并进一步改进了我的设计，并且完成了验证。
在本次课程设计中，我发现了很多问题，虽然上学期也做过这样的课程设计，但是这次设计让我有了很大的长进。通过这次设计，我把理论和实际紧密的联系在了一起，感觉学习的深度在课本的基础上更深入了一层。有些事情，只有我们真正去做了，才能真正的掌握它，理解的更加深刻。光学理论知识是远远不够的。
总的来说，此次课程设计虽有挫折，但还是收获颇丰。
参考文献：
胡宴如主编.《模拟电子技术基础》.高等教育出版社.2011年
张克农主编.《数字电子技术. 高教出版社出版.第一版.2010年
彭介华主编.《电子技术课程设计指导》.高教出版社出版.第一版.2002年
《电子电工实验指导书》
电子电工实验室可以提供的主要仪器设备：
示波器型号规格VP-5220、电子学习机型号规格WL-V、万用表MF10；以及分立元件、或中规模集成芯片。
数字电子秒表课程设计
西安航空职业技术学院 电子技术实践课程设计报告 课设题目：数字电子秒表 所属系部：电子工程系 指导老师： 作者： 专业：电子信息工程技术 西安航空职业技术学院制 西安航空职业技术学院 课程设计任务书 题目：数字电子秒表 任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续 计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。 焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、 虚焊的现象。 6、调试电路。 时间：2010年11月29 日至 2010年12 月10 日共2周
所属系部：电子工程系 指导单位或教研室：电子信息教研室 西安航空职业技术学院制 摘要： 采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)
数字电子秒表课程设计报告
重庆机电职业技术学院课程设计说明书 设计名称：单片机原理设计 题目：数字电子秒表 学生姓名： X X 专业：电气自动化 班级： 1 班 学号： XXXXXXXXXXXXXXX 指导教师： X X X 日期： 2010 年 6 月 16 日
重庆机电职业技术学院 课程设计任务书 电气自动化专业2008 年级 1 班XX 一、设计题目 数字电子秒表设计 二、主要内容 利用独立式按键AN1(P0.0)启动定时器T0计时，AN2（P0.1）停止用于停止定 时器T0计时，使用2个八段数码管输出记时值，秒钟的计时时间范围在0~99秒内。 三、具体要求 3.1、实验电路连线 ①本实验中要把跳线JP1（板子右上角，LED灯正上方）跳到DIG上，J23（在黄色继电器右上方）接到右端；把跳线J9（紧贴51插座右方，蜂鸣器下方，RST复位键上方）跳到右端；把跳线J6跳到AN端，AN1（P0.0）~ AN4（P0.4），（J6在51插座右下方，4×4键盘左上方）。 3.2、实验说明 ①本实验中要将记时结果送2个数码管中显示，这可通过调用编写的显示子程序来实现，实现过程是：先将记时值一位一位的拆开，分别送到显示缓冲区（片内数据存储30H~35H设定为显示缓冲区用于存放段码数据, 其中32H~35H里面均存放0的段码0DFH）中去，然后调用显示子程序。②与定时器有关的寄存器有工作方式寄存器TMOD和控制寄存器TCON。TMOD用于设置定时器／计数器的工作方式0-3，并确定用于定时还是用于计数。TCON主要功能是为定时器在溢出时设定标志位，并控制定时器的运行或停止等。本实验中用定时器T0产生1秒钟基本时间单位，本系统fosc=11.0592MHz，当定时器T0工作在方式1（16位）时，最大定时时间为：216* 0.9216μs= 60397.9776μs；再利用软件记数,当T0中断17次时，所用时间为60397.9776*17=1026765.6192μs≈1s因此在T0中断处理程序中，要判断中断次数是否到17次，若不到17次，则只使中断次数加1，然后返回，若到了17次，则使电 子秒表记时值加1（十进制），请参考硬件实验四有关内容。③使用独立式按键 AN1(P0.0)~ AN2(P0.1)时要注意采用软件消抖动的方法，一般采用软件延时（10ms）的方法，即通过P0.0和P0.1的输入值的变化控制秒表的启动和停止。 3.3
数电课设 数字秒表的设计仿真
##大学 ##学院 数字电子技术课程设计 课程名称：数字电子技术基础 题目名称：数字电子秒表设计 学生系别：信息工程系 专业班级： 学号： 学生姓名： 指导教师： ..年..月..日
目录 一、设计要求 (3) 二、题目分析 (3) 三、总体方案 (3) 四、具体实现 (4) 1、总体方框图 (4) 2、原理图 (4) 如下图所示： (4) 五、各部分定性说明及定量计算 (5) 1、脉冲发生器（由555构成的多谐振荡器） (5) 2、计数器（74LS90） (7) 3、七段发光二极管（LED）数码管 (8) 4、BCD码七段译码驱动器——CC4511 (9) 六、实验仿真 (11) 七、元器件清单 (11) 八、设计心得体会 (12) 九、参考文献 (12)
数字秒表的设计与仿真 一、设计要求 设计并仿真一个数显电子秒表，要求： （1）能直接显示“分”、“秒”的电子秒表； （2）要求最大能显示9ˊ59〞； （3）能通过按键启动计时，并能通过按键停止计时，并保留显示计时时间； （4）能通过按键复位。 主要器件： 74LS00、555、74LS90、CC4511 二、题目分析 数字秒表是是一种常用的秒计时装置，它能实现手控记秒、停摆、清零功能，它的设计原理就是利用数字逻辑中的知识。 通过对该数字秒表的设计要求的分析，设计的此数字秒表主要由分频器、译码器、十进制计数器、六十进制计数器、控制电路组成。在整体秒表中最关键的如何获得一个精确的100HZ计时脉冲。除此之外，数字秒表还需要有清零控制端以及启动控制端，保持，以便数字时钟能随意、停止及启动。分频器用来产生100HZ计时脉冲；十进制计数器：对分进行计数；六十进制计数器是用来对秒进行计时，显示译码器是完成对7段数码管显示的控制。 按计数要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，需要三个数码管，超过最大显示的数字要重新从0开始计数。 复位开关用来使计时器清零，并做好清零准备，复位开关可以在任意情况下使用，即使在计数过程中，只要按一下复位开关，计时进程终止，并对计时器清零。 三、总体方案 数字秒表，必须有一个数字显示。按设计要求，须用数码管来做显示器，题目要求最大能显示9ˊ59〞，则需要三个数码管。计数分辨率为1s，需要相应的信号发生器，选择信号发生器有两种方案： Ⅰ用晶体振荡器； Ⅱ用集成电路555计时器与电阻电容组成的多谐振荡器。 两者都可以产生振荡频率，我们选用方案Ⅱ，因为其核心部分是使用三个74LS90计数器采用串联方式构成，并且这种连接方式简单，使用元器件数量少。
数字电子技术课程设计(数字秒表)
课程设计报告书 题目：数字秒表 系别：电子与信息工程分院 专业：电子信息与工程 作者：学号： 指导老师： 20 年月
目录 一、设计任务 (2) 二、设计框原理及整机概述 (2) 三、各单元电路的设计方案及原理说明 (2) 四、各单元电路的集成电路及使用说明 (3) 五、设计、安装及调试中的体会 (6) 六、对本次课程设计的意见及建议 (7) 附录 (8) 1
数字秒表 一、设计任务书 1．两个按钮，用1、2表示，在数字秒表计数时，开始，暂停和清零做用。 2．数码管显示计时时间。 3．微调电位器对秒表进行调试。 二、设计框图及整机概述 本电路是RS触发器，单稳态触发器，时针发生器及计时器，译码显示单元电路共同组合的应用。U1A，U1B构成基本RS触发器，其作用是启动和停止秒表工作，按动K2，U1A-3为高电平，U1B-6为低电平，计数停止。按动K1，计数清零并开始计数。 三、各单元电路的设计方案及原理说明 １、基本ＲＳ触发器 单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳太触发器的输入，另一跟路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输 出=1；门2输出Q=0，K2复位后Q 、状态保持不变。再按动按钮开关K1； 则Q由0变为1，门5 开启，为计数器启动作为准备。由1变0，启动单稳态 触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。２、单稳态触发器 图单元II为用集成与非门构成的微分型单稳态触发器，图17-2为各点波形图。 单稳态触发器的输入触发脉冲信号V1由基本RS 触发器端提供，输出负 脉冲V0通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROFF。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 3、时钟发生器 图中单元III为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器RW，使在输出端3获得频率为100HZ的矩形波信号，当基本RS 触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。 ４、计数及译码显示 十进制加法计数器74LS160构成电子秒表的计数单元，如图中单元IV所示。 2
基于单片机的秒表课程设计
摘要 本设计的数字电子秒表系统采用AT89S52单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合显示电路、LED数码管以及外部中断电路来设计计时器。将软、硬件有机地结合起来，使得系统能够实现LED显示，显示时间为0～99秒，计时精度为1秒，能正确地进行计时。其中软件系统采用C语言编写程序，包括显示程序，定时中断服务，外部中断服务程序，延时程序等，并在WAVE中调试运行，硬件系统利用PROTEUS强大的功能来实现，简单且易于观察，在仿真中就可以观察到实际的工作状态。 关键词:电子秒表；AT89S52单片机；C语言
目录 摘要.............................................................. I 1 系统原理介绍. (1) 1.1设计任务及功能要求说明 (1) 1.2数字式秒表的方案介绍及工作原理说明 (1) 2数字式秒表硬件系统的设计 (3) 2.1数字式秒表硬件系统各模块功能简要介绍 (3) 2.1.1 AT89S52简介 (3) 2.1.2时钟电路 (3) 2.1.3键盘电路 (4) 2.1.4复位电路 (4) 2.2 数字式秒表的硬件系统设计图 (5) 3 数字式秒表软件系统的设计 (6) 3.1 数字式秒表使用单片机资源情况 (6) 3.2 主程序流程图 (6) 3.3中断服务程序流程图 (7) 3.4显示程序流程图 (8) 3.5软件系统程序清单 (8) 按照流程图应用软件keil汇编语言编程实现秒表功能。程序见附录3。. 8 4 系统调试与仿真 (9) 4.1 数字式秒表的设计结论及使用说明 (9) 4.2 调试软件介绍 (9) 4.3 程序仿真与结果 (9) 4.4 误差分析及解决方法 (10) 总结 (11) 参考文献 (12) 致谢 (13) 附录1:系统原理图 (14) 附录2:程序清单 (15)
电子秒表课程设计..
电子秒表 摘要 电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。译码器由74LS48构成，显示器由数码管构成。清零,暂停功能由RS触发器构成防抖动开关。具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。 关键词：计时精度计数器显示器 Abstract Electronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter. Keyword:Timing accuracy counter display
数字式秒表课程设计
《数电设计》课程设计报告 题目数字式秒表 学院（部）理学院 专业电子信息科学与技术 学生姓名孟涛涛 学号2 前言 如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。 二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字
电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。 与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。 此次课设更是加深了我们对数字技术的理解和认识。 目录 一．前言 二．内容摘要 三．关键字 四．技术要求 五．方案论证与选择 1.方案论证 2.总框图 （一）控制电路 （二）0.01秒脉冲发生器 （三）复位电路 （四）译码显示电路 1.计数器74LS160 2.译码器7447 3.七段数码管（LED）
六．电路图及电路工作原理 元件清单 七．课设存在的问题及解决 八．心得体会 九．参考文献 二．内容摘要 本设计所实现的数字式秒表是电子设计技术中最基本的设计 实验之一。该数字计数系统的逻辑结构较简单，是由控制电 路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。 其中控制电路是由基本R-S触发器以及电阻，开关组成的电 路部分。 复位电路是由直流电源，电阻以及开关组成的电路部分。 多谐振荡器是由555定时器以及其外围电路组成的电路部分， 它和分频器一起用来产生0.01秒的脉冲。 三. 关键字 计数器，译码器，显示器，555定时器构成的多谐振荡器，基 本R-S触发器 四．技术要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。
EDA数字秒表课程设计报告
数字秒表设计 专业：自动化 班级学号：509 姓名： 2011年 6 月14日
目录 数字秒表设计实验任务书 (2) 一、设计实验目的： (2) 二、设计实验说明及要求： (2) 三、数字秒表组成及功能： (2) 四、系统硬件要求： (2) 五、设计内容及步骤： (3) 六、硬件实现 (3) 实验报告 (3) 一、数字秒表顶层设计 (3) 二、数字秒表内部设计 (4) 1、分频器 (4) 2、十进制计数器 (5) 3、六进制计数器 (6) 4、二十四进制计数器 (8) 5、数据选择和数码管选择模块 (9) 6、数码管驱动模块： (10) 三、数字秒表仿真波形 (12) 四、硬件验证 (12) 五、实验总结 (12)
数字秒表设计实验任务书 一、设计实验目的： 在MAX+plusII软件平台上，熟练运用VHDL语言，完成数字时钟设计的软件编程、编译、综合、仿真，使用EDA实验箱，实现数字秒表的硬件功能。 二、设计实验说明及要求： 1、数字秒表主要由：分频器、扫描显示译码器、一百进制计数器、六十进制计数器（或十进制计数器与6进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的100H Z 计时脉冲，除此之外，数字秒表需有清零控制端，以及启动控制端、保持保持，以便数字时钟能随意停止及启动。 2、数字秒表显示由时（12或24进制任选）、分（60进制）、秒（60进制）、百分之一秒（一百进制）组成，利用扫描显示译码电路在八个数码管显示。 3、能够完成清零、启动、保持（可以使用键盘或拨码开关置数）功能。 4、时、分、秒、百分之一秒显示准确。 三、数字秒表组成及功能： 1、分频率器：用来产生100H Z计时脉冲； 2、二十四进制计数器：对时进行计数； 3、六进制计数器：分别对秒十位和分十位进行计数； 4、十进制计数器：分别对秒个位和分个位进行计数； 5、扫描显示译码器：完成对7字段数码管显示的控制； 四、系统硬件要求： 1、时钟信号为10MHz； 2、FPGA芯片型号EPM7128LC84—15、EP1K30TC144—3或EP1K100QC208—3（根据实验箱上FPGA芯片具体选择）； 3、8个7段扫描共阴级数码显示管； 4、按键开关（清零、启动、保持）；
数字秒表课程设计报告
《电子技术》课程设计 题目：数字秒表设计 专业：电气工程系 班级：本电气自动化126 姓名：黎梓浩学号：11 指导老师：钟立华 小组成员：曾志辉麦照文黎梓浩成绩：
目录 摘要，关键词，引言 3 一．设计目的 3 二．设计总体框图4三．设计原理及说明 4 四．单元电路设计 5 五．器件选择9 六．设计电路图9 七．安装与调试9 八．设计心得与体会10 九．参考文献11十．附录（实物图、原理图）12
摘要：本文的数字秒表设计是利用数字电路，实现时、分、秒计时功能的装置。具有较长的使用寿命，因此得到了广泛的应用。 关键词：计时精确计数器显示器74LS160 引言：在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活中已逐渐崭露头角，大多数电子产品多是有计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验，他们对时间精确度达到了几纳秒级别。 一．设计目的 1.了解数字秒表的主体电路的组成及工作原理； 2.熟悉集成电路及有关电子原件的使用； 3.学习和掌握数字电路中的时钟发生器及计数、译码显示等单元电路的综合应 用； 4.掌握电子电路一般设计方法和设计流程； 5.掌握protel等绘图软件的使用。
二．设计总体框图 三．设计原理及说明 数字秒表具有操作方便、使用简单、计数精准等使用优点，在日常生活中的到了广泛认可和使用。 数字秒表的设计属于中规模集成芯片设计。本设计中CP脉冲采用555多谐振荡方波脉冲，频率为100Hz。如果需要更精确的计数条件，可以选择石英晶振输入。主计时电路采用3片74LS160构成的同步清零计数器，毫秒计数级为100进制，即毫秒计数100次向上进1，依此类推，秒计数为60进制。输出为3片7448芯片匹配3枚共阴极数码管。其中最小计时精度为0.01S（即10mS），能满足一般的计时场合使用。最大计时时长为59秒9，超过1分钟重新从0开始计数。暂停功能采用阻断CP脉冲输入设置，具有较高的优先级。清零功能用与非门并联计数器同步清零（清零时控制脉冲为高，计数器内部清零脉冲为无效的高状态，计数器被强制清零），由双向开关控制，在任意时间可以使用（不管暂停与否）。
简易数字秒表课程设计
《电子设计自动化》 课程设计报告 学校：湖北师范学院 专业：信息工程 班级：0703班 姓名：余娇、徐蜜、游薇、张志豪、黄文城指导教师：梅斌老师、陈琦老师 二00九年12 月16 日 目录
1.课程名称 (2) 2.设计任务和要求 (2) 2.1设计任务 (2) 2.2设计要求 (2) 3.方法选择与论证 (2) 3.1方案选择 (2) 3.2方案论证 (2) 4.方案的原理图 (3) 4.1方案原理图 (4) 4.2总体电路图，布线图以及说明 (5) 4.3单元电路设计及说明 (5) 5.电路调试 (8) 6.收获体会、存在问题和进一步的改进意见 (9)
简易数字秒表 1.课程名称：《简易数字秒表》 2.设计任务和要求 2.1设计任务： 数字式秒表实现简单的计时与显示，按下启动键开始清零计时，按下停止键，计时停止。具有“ 分”（00—59）“秒”( 00—59）数字显示，分辨率为1 秒。计时范围从 00分 00 秒到 59 分 59 秒。 2.2设计要求： 阅读相关科技文献，上网搜索相关资料，设计多种方案设计，予以论证，最终选择最佳方案。 1、将提供的1024hz的方波源转换成1hz 的方波源。 2、秒表的范围为0-59分59秒。 3、最后用数码管显示。 3. 方法选择与论证 3.1.方案选择 在设计之初，我们有两个方案，都实现了59分59秒的结果，不过经过小组成员的讨论，一致选定采用方案二，该方案是在Proteus软件环境下实现的秒表计时功能，就制作上较方案一还是很不错的。 3.2. 方案论证 我们主要采用74LS90芯片和555计时器，74LS90 是二 -- 五十进制计数器，根据进制转换，很好的实现了六进制的功能，参考了各相关书籍及网上的一些资料，我们做好了现在的电路图，经过仿真，我们达到了预期的结果。
EDA课程设计数字秒表
课程设计 题院目 系 数字秒表设计 信息工程学院 班级姓名指导教师
目录 第1章：系统设计要求 (3) 第2章：实验目的 (3) 第3章：实验原理 (3) 第4章：系统设计方案 (3) 第5章：主要VHDL源程序 (4) 1) 十进制计数器的VHDL 源程序. (4) 2) 六进制计数器的VHDL 源程序 (5) 3）蜂鸣器的VHDL源程序. (5) 4）译码器的VHDL源程序. (6) 5）控制选择器的VHDL源程序 (7) 6）元原件例化的VHDL源程序 (8) 第六章：系统仿真. (10) 第七章：系统扩展思路. (11) 第八章：设计心得总结. (11)
数字秒表的设计 1、系统设计要求 1.秒表共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、 分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便于和显示译码器的连接。当计时达60分钟后，蜂鸣器鸣响10声。 2.整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及 启动。 3.秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、 六进制计数器和报警器组成。在整个秒表中最关键的是如何获得一个精确的 100HZ计时脉冲。 2、实验目的 通过本次课设，加深对EDA技术设计的理解，学会用QuartusⅡ工具软件 设计基本电路，熟练掌握VHDL语言，为以后工作使用打下坚实的基础。 3、实验原理 秒表由于其计时精确，分辨率高（0.01秒），在各种竞技场所得到了广泛的应用。秒表的工作原理与数字时基本相同，唯一不同的是秒表的计时时钟信号，由 于其分辨率为0.01秒，所以整个秒表的工作时钟是在100Hz的时钟信号下完成。 当秒表的计时小于1个小时时，显示的格式是mm-ss-xx（mm 表示分钟：0～59；ss表示秒：0～59；xx表示百分之一秒：0～99），当秒表的计时大于或等于一个 小时时，显示的和多功能时钟是一样的，就是hh-mm-ss（hh表示小时：0～99），由于秒表的功能和钟表有所不同，所以秒表的hh 表示的范围不是0～23，而是 0～99，这也是和多功能时钟不一样的地方。在设计秒表的时候，时钟的选择为100Hz。变量的选择：因为xx（0.01 秒）和hh（小时）表示的范围都是0～99， 所以用两个4位二进制码（BCD码）表示；而ss（秒钟）和mm（分钟）表示的 范围是0～59，所以用一个3位的二进制码和一个4位的二进制码（BCD）码表示。显示的时候要注意的问题就是小时的判断，如果小时是00，则显示格式为 mm-ss-xx，如果小时不为00，则显示hh-mm-ss。 4、系统设计方案 秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、 六进制计数器和报警器组成。 四个10进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；分频器：用来产生100HZ计时脉冲；显示译码器：完成对显示的控制。
《数字式秒表》课程设计
前言 数字式秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用,本文介绍了利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是99分59.99秒，分辨率为0.01秒，由数码管显示，具有清零、启动计时、暂停及继续计数等控制功能。在本设计中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。由于需要比较稳定的信号，我们用555定时器与电阻和电容组成的多谐振荡器产生100Hz的信号，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。 二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。 与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。 在本次设计中，第一章进行了系统概述，对系统所需要的元件及系统组成进行了概述。第二章为单元电路与分析，我们着重分析了秒信号发生器、消抖电路、消抖电路、译码部分和数码管，对系统各个组成部分进行了细致的论述与方案对比，选出了最佳的系统组成方案。第三章我们附加了multisim环境下仿真的系统总电路图，仿真结果证明我们的系统设计方案合理，完成了设计的所有要求。 此次课设更是加深了我们对数字技术的理解和认识，使我们对所学知识有了进一步深刻的了解。
单片机简易秒表课程设计
单片机课程设计 题目：简易秒表 系部：机电工程系 专业：机电一体化 班级：0 9 4 班 姓名：张三 学号：2009044056 指导教师：杨富强
目录 一摘要 0 二绪论 (1) 2.1单片机的发展 (1) 2.2 MCS-51系列单片机介绍 (3) 三设计任务及要求 (4) 四工作原理 (4) 4.1 七段数码管概述 (4) 4.2 MCS--51的引脚及相关功能 (6) 五简易秒表电路图 (7) 六流程图 (8) 七源程序 (9) 八系统硬件设计 (11) 九总结 (12) 十课程设计心得 (12) 参考文献 (13)
一摘要 单片机自70年代问世以来得到蓬勃发展，目前单片机功能正日渐完善:单片机集成越来越多资源，内部存储资源日益丰富，用户不需要扩充资源就可以完成项目开发，不仅是开发简单，产品小巧美观，同时抗干扰能力加强,系统也更加稳定，使得它更 加适合工业控制领域，具有更加广阔的市场前景；提供在线编程能力，加速了产品的开发进程，为企业产品上市赢得宝贵时间。此外单片机具有性能高、速度快、体积小、价格低、稳定可靠、应用广泛、通用性强等突出优点。单片机的设计目标主要是增强“控制”能力，满足实时控制的需要。 本文的主要内容是掌握各种单片机的结构、接口、片上外设的特点，并利用自行制作的单片机最小系统，完成一个简单应用（简易秒表）的设计与软件及硬件设计制作，让读者掌握数字单片机最小系统的设计及单片机系统的应用方法。
二绪论 当前社会信息化建设在各地蓬勃发展，作为信息发布的终端显示设备，LE D显示屏己经广泛应用于工作和生活的各个方面，主要用于显示文字、图像、动画等。L E D显示屏的应用涉及社会的许多领域，主要包括：金融证券、体育场馆、道路交通、邮政电信、商场购物中心等服务领域的业务宣传及信息显示。L E D 是发光二极管的简称(L ig ht E m itt in g D i o d e)。由于它具有亮度高、响应速度快、低电压、功耗小、耐震动、寿命长等优点，使其成为室内外信息显示终端的主要发光器件。LE D显示屏是20世纪90年代出现的新型平板显示器件，由于其亮度高、画面清晰、色彩鲜艳，使它在公众多媒体显示领域一枝独秀，因此市场空间巨大。LE D显示屏的发展可分为以下几个阶段：第一阶段为1990年到1995年，主要是单色和16级双色图文屏。用于显示文字和简单图片，主要用在车站、金融证券、银行、邮局等公共场所，作为公共信息显示工具。第二阶段是1995年到1999年，出现了64级、256级灰度的双基色视频屏。视频控制技术、图像处理技术、光纤通信技术等的应用将LE D显示屏提升到了一个新的台阶。LE D显示屏控制专用大规模集成电路芯片也在此时由国内企业开发出来并得以应用。第三阶段从1999年开始，红、纯绿、纯蓝LE D大量涌入中国，同时国内企业进行了深入的研发工作，使用红、绿、蓝三原色LE D生产的全彩色显示屏被广泛应用，大量进入体育场馆、会展中心、广场等公共场所，从而将国内的大屏幕带入全彩时代。 2.1单片机的发展 单片机也被称为微控制器（M ic ro co nt ro l le r），是因为它最早被用在工业控制领域。单片机由芯片内仅有CP U的专用处理器发展而来。最早的设计理念是通过将大量外围设备和CP U集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对体积要求严格的控制设备当中。IN T E L的Z80是最早按照这种思想设计出的处理器，从此以后，单片机和专用处理器的发展便分道扬镳。单片机又称单片微控制器,它不是完成某一个逻辑功能的芯片,而
数字电子技术课程设计电子秒表
数字电子技术课程设计报告题目：电子秒表的设计 专业： 班级： 姓名： 指导教师： 课程设计任务书 学生班级：学生姓名：学号： 设计名称：电子秒表的设计 起止日期： 指导教师：周珍艮
目录 绪论- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 4 第一章、设计要求 1.1设计任务及目的- - - - - - - - - - - - - - - - - - - - - - -- - - - - - - - -5 1.2 系统总体框图- - - - - - - - - - - - - - - - - - - - - - - - - - - - -
- - - 5 1.3、设计方案分析- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -6 第二章、电路工作原理及相关调试 2.1 电路工作原理- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 7 2.1相关调试- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- 11 第三章、实验总结 附录A 电子秒表原理图 附录B 相关波形 元件清单 参考文献 绪论 随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一。 电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、二一五一十进制异步加法记数器、数据选择器和显示译码器等组成。整个秒表需有一个清零/ 启动信号和一个停止/保持信号装置，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。本次设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.我门设计的秒表，是以555定时器为核心，以分频、计数与译码显示模块为主要构成部分的电子秒表的设计方案，充分利用数
EDA数字秒表设计
北华航天工业学院 《EDA技术综合设计》 课程设计报告 报告题目：数字秒表设计 作者所在系部：电子工程系 作者所在专业：电子信息工程 作者所在班级： 作者姓名： 指导教师姓名： 完成时间：2010年12月12日
内容摘要 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制计数器、六进制计数器、12500的分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ 计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器连接。开关设置秒表报警器，每10秒钟，蜂鸣器鸣响1声，发光二极管闪烁。当计时达60分钟后，蜂鸣器鸣响10声。 关键词：VHDL、数据选择器、计数器、显示器
目录 一、系统组成框图 (5) 二、各模块原理及其程序 (5) 1、六进制计数器 (6) 2、十进制计数器 (6) 3、蜂鸣器 (7) 4、译码器 (8) 5、控制器 (9) 三、系统仿真 (10) 1、六进制计数器 (10) 2、十进制计数器 (10) 3、蜂鸣器 (10) 4、译码器 (10) 5、控制器 (10) 四、心得体会 (11)
课程设计任务书
设计过程 二．各模块及的原理及其程序 （1）六进制计数器 系统组成框图
数字秒表课程设计报告
数字电路课程设计报告 一、设计任务与技术指标： 设计数字秒表，以实现暂停、清零、存储等功能。设计精度为0.01秒。 二、设计使用器件： 74LS00 多片 74163 4片 4511 4片 NE555 1片 二极管1枚 LED 共阴极七段译码器 4 个 导线、电阻若干 三、数字秒表的构成： 利用555 设计一个 多谐振荡器，其产生的毫秒 脉冲触发74LS163计数，计 时部分的计数器由0.01s 位、0.1s 位、s 个位、和s 十位共四个计数器组成，最 后通过CD4511 译码在数 码管上显示输出。由“启动 和停止电路”控制启动和停止秒表。由“接地”控制四个计数器的清零。图 1 电子秒表的组成框图 四、实现功能及功能特点： （1）、在接通电源后秒表显示00：00，当接通计时开关时秒表开始计时。
（2）、清零可在计时条件下也可在暂停条件下进行。 （3）、解决了在使用163清零端和保持端时由于163默认的清零端优先级高于保持端造成的0.01秒位上无法保持到0.09的技术问题。 （4）、增加了数据溢出功能，由于是4位秒表，最多计到一分钟，当秒表到达一分钟时，秒表自动暂停显示在60：00秒处，此时二极管发亮，起警示灯作用。清零后则可继续计时。 （5）、由于条件有限，我们自己用导线制作了电源、清零、暂停等开关以减少导线的拔插造成的面板的不美观。 下图为完整课程设计的实物图： 五、课程设计原理： 本课程设计由模6000计数器和其控制电路组成，模6000计数器功能由同步加法计数器74163和与非门74LS00组成。 74163的功能及用法： 74163同步加法计数器具有以下功能：
毕业课程设计报告数字秒表的设计
(此文档为word格式，下载后您可任意编辑修改！) 目录 1 引言 (1) 1.1 课程设计的目的 (1) 1.2 课程设计的内容 (1) 2 EDA、VHDL简介 (1) 2.1 EDA技术 (1) 2.2 硬件描述语言——VHDL (2) 3设计过程 (4) 3.1 设计规划 (4) 3.2 各模块的原理及其程序 (4) 3.2.1控制模块 (5) 3.2.2时基分频模块 (5) 3.2.3计时模块 (6) 3.2.4显示模块 (7) 4系统仿真 (9) 结束语 (13) 致谢 (14) 参考文献 (15) 附录 (16)
1 引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 1.1 课程设计的目的 本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 1.2 课程设计的内容 利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该数字秒表能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。 2 EDA、VHDL简介 2.1 EDA技术 EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的最新成果而开发出的电子CAD通用软件包，它根据硬件描述语言HDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目