数电模拟试题及答案001
1．已知维持阻塞结构D 触发器各输入端的电压波形如图所示，试画出Q 、Q 端对应的电压波形。
Q
Q
2.为了使74LS138译码器的第十脚（
Y 5）输出为低电平，试标出各输入端应置的逻辑电平。
3.分析图示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说
明
电
路
能
否
自
启动。
Y
4. 试用下降沿触发的D 触发器设计一同步时序电路，其状态图如图（a ）所示，S0、S1、S2的编码如图（b ）所示。
5. 由555定时器构成的锯齿波发生器如图所示，三极管T 和电阻R 1、R 2、R e 构成恒流源，给定时电容C 充电。画出当触发输入端输入负脉冲后，电容电压v C 及555输出端
v O 的波形，并计算电路的输出脉宽。
v v V CC
000C P J
K
Q
6.已知主从结构JK 触发器J 、K 、CP 设触发器
的初始状。
Q
Q
J
Y
7. 分析图示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
Q 1
8. 上升沿触发和下降沿触发的D 触发器逻辑符号及时钟信号CP （CP ）和D 的波形如图题所示。分别画出它们的Q 端波形。设触发器的初始状态为0。
)
(CP CP D
Q
Q
Q
Q
9. 用JK 触发器设计一同步时序电路，其状态如表题所示.
10. 10位倒T 形电阻网络D/A 转换器如图题所示。
O
（1）试求输出电压的取值范围。
（2）若要求电路输入数字量为100H 时输出电压v O =5V ，试问V REF 应取何值？
11．若主从结构JK 触发器CP 、D S 、D R 、J 、K 的电压波形如图所示, 试画出Q 、Q 端对应的电压波形。
Q
Q CP R S D
D S
D R
J
K
C P
12. 用译码器74LS138和适当的逻辑门实现函数F=ABC C AB C B A C B A +++。
13. 电路如图所示，设各触发器的初始状态为0，画出在CP脉冲作用下Q端波形。
14. .回差电压可调的施密特电路如图题所示，它是利用射极跟随器的射极电阻来调节回差的。（1）分析电路的工作原理
CP
（2）当Re1在50~100Ω的范围内变动时，试计算回差的变化范围。
v O
o1
o2
v I
15. .在下图所示的倒T形电阻网络D/A转换器中，设R
f
=R，外接参考电压V
REF
=-10V，为保证V
REF
偏离标准
值所引起的误差小于LSB/2，试计算V
REF
的相对稳定度应取多少？
16、试分析如图所示的时序电路（写出方程组，状态表，状态转移图，时序电路图），分析电路的功能，电
路初始状态00
1
Q
Q，画出Q1Q0的输出变化.
1．
11
000C P
D R
D 1
D 2
0Q
0Q
2． A2、A0、E3接高电平、A1、2E 、1E 接低电平，电源输入端16号脚接+5V ，8脚接地。 3．
113231
3
1233n+1
1313131
n 1
2121221n+1
3
321
3
J =K =Q J
=K =Q J =Q Q ;K =Q
Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Y Q +??
????=+=?=+=⊕??=?=
状态转换图如图，电路能自启动。 4.（1）状态转换真值表
（2）激励信号和输出信号的卡诺图 （3）最简激励方程组： ??
?==1
001Q A D Q A D ，输出方程：Y=AQ 1
（4）逻辑电路图：
（5）电路的完全状态图：
n n Q A Q 01
1
=+ n
n Q A Q 11
=+
5.（1）波形图：
v I v C v O
（2）输出脉宽 1
213)(2R C
R R R t e W +=
6.
C P
J
K
Q
Q
CP
Q1
1
v0
7
1231
21213
31232
n+1
1231
n+1
212132
n+1
312323 23
;1
;
;
J Q Q K
J Q K Q Q
J Q Q K Q
Q Q Q Q
Q Q Q Q Q Q Q Q Q Q
Q
Q
Y
Q Q
?==
??
==
?
?==
??
?=?
??
=+
?
?
=+
??
=
状态转换图如图，电路能自启动。
8.波形如图：设CP触发的触发器输出波形为Q1，CP
CP
Q1
Q2
D
Y
9.（1）列状态转换真值表和激励表
（2）激励方程组为：
1
1
1
Q
A
K
J
K
J
⊕
=
=
=
=，输出方程为：Y=Q
1
Q
.
（3）根据上述方程可得电路图如下：
10.（1）取值范围：-V
REF
—0V （2）V
REF
=-10V
《数字电路》期末模拟试题及答案
. 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
佛山科学技术学院(佛山大学)-兽医学硕士生导师—马春全简介
佛山科学技术学院导师信息采录表姓 名 马春全贴相片（登记照）性 别 男 出生年月 1962年10月 院系名称 生命科学学院动物医学系 专业职称 兽医教授 最高学历/学位 硕士研究生、博士 导师类别 硕导 研究方向 动物免疫病理学 导师说明 （主要简介个人重大事项，如二级教授岗位、国务院特殊津贴、全国优秀教师、省部级成果奖等） 导师简介一、著作 1. 《猪病混合感染鉴别诊断与防治彩色图谱》中国农业大学出版社2009.5 主编 2.《猪病学》（第三版）中国农业出版社2010.3主编 3.《猪病类症鉴别诊断与防治彩色图谱》中国农业出版社2011.5主编.二、论文 1. 雉鸡自然感染高致病性禽流感的病理组织学观察, 中国预防兽医学报, 2010,32(5): 379-382. 通讯作者 2. 双重PCR检测猪产肠毒素性大肠埃希菌耐热肠毒素基因, 黑龙江畜牧兽医2010,11:123-124. 通讯作者 3 .同位素检测卵黄抗体抑制猪大肠杆菌粘附试验 畜牧与兽医2011-5通讯作者 三、研究项目 1. 主持2010广东省生猪现代产业技术创新体系猪病防控岗位专家项目。经费30万元 2. 主持2011广东省生猪现代产业技术创新体系猪病防控岗位专家项目.经费30万元 3. 主持2012广东省生猪现代产业技术创新体系猪病防控岗位专家项目.经费30万元 4.主持广东高校畜禽疾病诊断防控技术开发中心”项目。经费70万元 四、科研奖励 1.主持《DataProc畜禽诊断及检测预警信息平台》 2010年1月经广东省科学技术厅组织专家鉴定为“国内同类研究领先水平”；2011年获得佛山市科学技术奖励二等奖 联系方式手机： E-mail：个人网页： 注：此表内容对外公布，业绩、获奖情况请填写有代表性项目，一般应为近五年（2007年1月之后）成果。
数电实验考试 verilogHDL语言及参考程序
题目一：表决器电路设计 一、设计任务及原理：所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。 二、具体要求： 本实验就是利用实验系统中的拨动开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。拨动开关模块中的K1～K7表示七个人，当拨动开关输入为‘1’时，表示对应的人投同意票，否则当拨动开关输入为‘0’时，表示对应的人投反对票；LED模块中LED1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。 在此实验中数码管、LED、拨动开关与FPGA的连接电路和管脚连接使用模块 信号 对应FPGA 管脚 说明
在以前的实验中都做了详细说明，这里不在赘述。端口名 S1 按键开关 S1 R16 表示1号抢 答者 S2 按键开关 S2 P14 表示2号抢 答者 S3 按键开关 S3 P16 表示3号抢 答者 S4 按键开关 S4 P15 表示4号抢 答者 S5 按键开关 S5 M15 表示5号抢 答者 S6 按键开关 S6 N16 表示6号抢 答者 S7 按键开关 S7 N15 表示7号抢 答者 DOUT0 LED模块D1 L14 表决结果 亮为通过 LEDAG0 数码管模 块A段N4 抢答成功 者 号码显示 LEDAG1 数码管模 块B段 G4
数字电子技术期末试题库
【数字电子技术】【试题库】 一、填空题 1.电子电路中的信号可分为两大类，即模拟信号和。 2.数字信号是时间上和上都不连续的信号。 3.十进制数176转换成二进制数为。 4.二进制数11010011转换成十进制数为。 5.所谓二-十进制编码，就是用若干位二进制码元按一定的规律排列起来表示十进制数的过程，也称为码。 6.目前，国际最通用的处理字母、专用符号和文字的二进制代码就是美国标准信息交换码，即码。 ?+?=。 7.二进制数的逻辑运算0111 8. 二进制数的逻辑运算11=。 ⊕=。 9. 二进制数的逻辑运算11 +?=。 10.利用逻辑代数公式，对右式进行化简，A A B ++?=。 11.利用逻辑代数公式，对右式进行化简，A B A B 12.逻辑代数的三条重要规则分别是代入规则、反演规则和。 13.由n个逻辑变量组成的不同最小项个数为个。 14.由n个变量组成的“与或”逻辑表达式，若其中每一项均是关于n个逻辑变量的最小项，则称这一表达式为。 15.利用卡诺图求解最简逻辑表达式时，需要画方格圈，其中有三条要求：将2n个值为1的方格划为一个方格圈，方格圈的数量应（越少/越多）越好，方格圈所含的方格数应（越少/越多）越好。 16.三极管作为开关元件，通常工作在截止区和。 17.集成门电路主要有TTL门电路和。 18.三态门电路的输出有高电平、低电平和共3种状态。 19.TTL集成门电路是由半导体构成的，由于它工作速度快，带负载和抗干扰能力强，因而在数字电路中应该广泛。 20.根据逻辑功能的不同特点，数字逻辑电路可以分为两大类：组合逻辑电路和。 21.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现干扰脉冲，从而导致逻辑电路产生错误输出的现象，称为。 22.触发器有两种稳定状态，即0状态和。 23.RS触发器由两个门电路首尾相连构成。 24.为了避免基本RS触发器输出存在不确定的情况，对其输入端设置了相应的约束条件是。
《数字电路》期末模拟试题及答案
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
数电实验答案
实验一、常用电子仪器的使用 一、实验目的 1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。 2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。 电路实验箱的结构、基本功能和使用方法。 二、实验原理 在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。 1．信号发生器 信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。输出信号电压幅度可由输出幅度调节旋钮进行连续调节。 操作要领： 1）按下电源开关。 2）根据需要选定一个波形输出开关按下。 3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在 频率显示屏上显示所需频率即可。 4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。 注意：信号发生器的输出端不允许短路。 2．交流毫伏表 交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。 操作要领： 1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。 2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。 3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。 3．双踪示波器 示波器是用来观察和测量信号的波形及参数的设备。双踪示波器可以同时对两个输入信号进行观测和比较。 操作要领： 1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。 2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。 3）示波器的显示方式示波器主要有单踪和双踪两种显示方式，属单踪显示的有“Y1”、“Y2”、“Y1+Y2”，作单踪显示时，可选择“Y1”或“Y2”其中一个按钮按下。属双踪显示的有“交替” 和“断续”，作双踪显示时，为了在一次扫描过程中同时显示两个波形，采用“交替”显示方式， 当被观察信号频率很低时（几十赫兹以下），可采用“断续”显示方式。 4）波形的稳定为了显示稳定的波形，应注意示波器面板上控制按钮的位置：a）“扫描速率”（t/div）
数字电子技术基础期末考试试卷及答案
数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。
数电期末模拟题及答案
《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（ ） A 、 A ⊕1=A B 、 A ⊙0=A C 、A+AB=A D 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ） A 、F=∑m(1,3,4,7,12) B 、F=∑m(0,4,7,12) C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。 A 、寄存器 B 、ROM C 、加法器 D 、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（ ） A 、没有触发器 B 、没有统一的时钟脉冲控制 C 、没有稳定状态 D 、输出只与内部状态有关，与输入无关 5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。 A 、 16 B 、2 C 、4 D 、8 6．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ） 。 A 、 B 、 C 、 D 、 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是： （ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需选用 （ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） （ ）1、在二进制与十六进制的转换中，有下列关系： （1001110111110001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ）5、OC 与非门的输出端可以并联运行，实现“线与”关系，即L=L 1+L 2 （ ）6、CMOS 门电路中输入端悬空作逻辑0使用。 （ ）7、数字电路中最基本的运算电路是加法器。 （ ）8、要改变触发器的状态，必须有CP 脉冲的配合。
数字电路 实验考试内容 西北农林科技大学
西北农林科技大学 数字电路 实验考试内容 实验八（一） 时序逻辑电路设计 一、设计内容 1．用JK 触发器设计一个8421码十进制同步加法计数器。 时钟信号CP 由实验箱的“单次”或1Hz 自动秒脉冲提供，计数器输出状态用实验箱上的LED 数码管检测，记录实验结果。 用实验箱上的1kHz 时钟信号作为计数器的计数脉冲CP ，用示波器观察并记录CP 及计数器各输出端的对应波形。 2．用D 或JK 触发器设计一个110串行序列信号检测器。 输入信号由电平输出器提供，时钟信号CP 接逻辑实验箱的“单次” 时钟信号。当连续输入信号110时，该电路输出1，否则输出0。设依次送入的信号为001101110。 3．用D 触发器设计一个同步四相时钟发生器，其输入时钟CP 及各输出波形如图实验8.1所示。 输入时钟CP 为1kHz 时钟信号，用示波器观察时钟信号CP 与各输出端对应的波形。 二、设计要求 1．用Mutisim2001进行电路仿真。 2．画出时序逻辑电路原理图。 3．叙述集成触发器的逻辑功能和使用。 4．写出设计过程，并记录实验结果。 Q 1 Q 2 Q 3 Q 4 CP Q 1 Q 2 Q 3 Q 4 图实验8.1 四相时钟发生器输入、输出波形
三、设计过程 1. 用JK 触发器设计一个8421码十进制同步加法计数器。 (1).状态真值表： , （3）电路图： 2．用D 或JK 触发器设计一个110串行序列信号检测器。 （1）状态图： >C1 >C1 >C1 >C1
(2)原始状态表： A:00 B:10 C:11 现态 ( （6）激励方程：, （7）电路图：
四川大学期末考试试题(A卷).doc
四川大学期末考试试题（A卷） （2013——2014 学年第一学期） 课程号：303066030课序号：课程名称：计算机基础及C程序设计语言 任课教师：刘亚梅刘洋任瑞玲曾晓东余勤罗伟王茂宁王忠邓丽华成绩： 适用专业年级：2012级学生人数：印题份数：学号：姓名： 考试须知 四川大学学生参加由学校组织或由学校承办的各级各类考试，必须严格执行《四川大学考试工作管理办法》和《四川大学考场规则》。有考试违纪作弊行为的，一律按照《四川大学学生考试违纪作弊处罚条例》进行处理。 四川大学各级各类考试的监考人员，必须严格执行《四川大学考试工作管理办法》、《四川大学考场规则》和《四川大学监考人员职责》。有违反学校有关规定的，严格按照《四川大学教学事故认定及处理办法》进行处理。 一、单项选择题（每题1.5分，共45分）（注：本题及以下各题均以VC++6.0为软件编程平台） 1.一个C程序总是从_______开始执行的。 A）main函数B）程序的第一行 C）程序的第一个函数D）不固定位置 2.以下对C语言的描述正确的是。 A）函数允许嵌套定义B）编译时不检查语法 C）用户所定义的标识符必须以字母开头D）转义字符以“\”开头 3.下列C语言中运算对象必须是整型的运算符是。 A) %= B) && C) = D) *= 4.若有以下程序段：int c1, c2=3, c3=2; c1=（float）c2/c3;则执行后，c1、c2的值分别是。 A)0，3.0 B) 1，3.0 C) 0，3 D) 1，3 5.下列变量定义中合法的是。 A）short_a=0xda; B）double b=1+5e2.5; C）int a=‘A’; D）float 2_and=1-e-3; 6.若变量已正确定义并赋值，符合C语言语法的表达式是。 A）++(a+1) B）a=7+b/c=a++ C）a=a+7=c+b D）a=’\0’ 7.设int a=1,b=2,c=3,m=4,n=5,p=3;，则执行表达式(a=m
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
数字电路实验考试参考题目
数字电路实验考试参考题目 1.请采用两种方法（分别用与非门器件和数据选择器）设计一个三人表决器。 2.请采用两种方法（分别用与非门器件和数据选择器）设计一个四人表决器。 3.采用数据选择器（74LS151）设计完成下列逻辑函数： F1=A BC+A B D+B C D+AC D； F2=ABC+BCD+ACD+ABD 4.利用JK触发器设计一个异步四进制计数器（可采用74LS73），并用示波器观测电路输 入、输出波形。 5.设计一个模21的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 6.设计一个模22的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 7.设计一个模23的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 8.设计一个模24的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 9.设计一个模25的计数器（可采用74LS390或74LS192等），用发光二极管观察并记录 电路的所有有效计数状态。 10.设计一个模20的计数器（可采用74LS390或74LS192等），用发光二极管观察电路的 所有有效计数状态；并用示波器观测计数器的输入输出端波形。 11.采用移位寄存器设计一个具有自启动功能的四位环形计数器，记录电路所有状态（包括 由偏离态进入有效循环的过程），并画出状态转移图。 12.设计一个具有自启动功能的、有效状态分别为1000，0100，0010，0001的四位右移环 形计数器。 13.设计一个具有自启动功能的、有效状态分别为0001，0010，0100，1000的四位左移环 形计数器。 14.设计一个具有自启动功能的、有效状态分别为1110，1101，1011，0111的四位左移环 形计数器。 15.设计一个具有自启动功能的、有效状态分别为1110，0111，1011，1101的四位右移环 形计数器。 16.设计一个具有自启动功能的、有效状态分别为1100，1001，0011，0110的四位左移环 形计数器。 17.设计一个具有自启动功能的、有效状态分别为1100，0110，0011，1001的四位右移环 形计数器。 18.采用2MHZ的晶体振荡器、与非门、电阻等器件设计一个晶体稳频多谐振荡电路，经 分频后，电路输出脉冲信号频率为1MHZ。 19.采用555定时器设计电路，要求输出一个频率为1KHZ的脉冲信号，并用示波器观测电 路输出波形。 20.采用大规模集成存储器、编程器、计数器等元件和设备，设计完成一个八路彩灯控制电 路。 （可能还有小范围调整，请大家继续关注网站通知）
数电期末试卷
天津理工大学考试试卷 2013～2014学年度第一学期 《高频电子线路》 期末考试 答案 课程代码： 0562010 试卷编号： 5-A 命题日期： 2013 年 11 月 5 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 四 五 一、单项选择题（从4个备选答案中选择最适合的一项，每小题1分，共10分） 得分 1. 下图所示抽头式并联谐振回路中，接入系数为p ，则把电容C1折合到LC 回路两端后的值为 A 。 A 12C p B 11 2C p C 1pC D 11C p 2. 某丙类高频功率放大器原工作于在欠压状态，现欲调整使它工作在临界状态，可采用办法 B 。 A CC V 增加、 bm V 减小、 p R 减小
B C C V 减小、bm V 增加、p R 增加 C CC V 减小、 bm V 减小、p R 减小 D CC V 增加、 bm V 增加、 p R 增加 3. 给一个振荡器附加AFC 系统，是为了 D 。 A 尽量保持输出电平恒定； B 使振荡器的输出与参考信号完全同步（同频同相）； C 使振荡器输出的频率与参考信号频率相等，但初相位相对于参考信号初相位有一定的剩余误差； D 使振荡频率比不加时稳定。 4. 为了保证调幅波的包络能够较好地反映调制信号， C 。 A 集电极被调功率放大器和基极被调功率放大器都应工作在欠压状态 B 它们都应工作在过压状态 C 集电极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 D 基极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 5. 下面属于非线性元件特性的是 C 。 A 只有直流电阻，且阻值随静态工作点的改变而改变 B 只有动态电阻，且阻值随静态工作点的改变而改变 C 具有频率变换的作用 D 满足叠加原理 6. 某一调谐放大器，假设输入信号的频率为2MHz 、5MHz 、10MHz ，12MHz ，当谐振回路的谐振频率为10MHz 时，频率为 C 的信号在输出信号中最强。 A 2MHz B 5MHz C 10MHz D 12MHz 7. 若调制信号的频率范围为n F F -1时，用来进行标准调幅，则形成已调波的带宽为 A 。 A n F 2 B ()12F F n - C 12F D ()n f F m 12+ 8. 多级单调谐回路谐振放大器与单级单调谐回路放大器比较，叙述正确的是 C 。
东南大学数字电路实验考试——教务考试监考装置
数字电路期末考题二 一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟，用两个数码管分别显示分钟的十位和小时的个位。当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场，在场的考生可以交卷离开。当到1小时50分时，黄灯亮持续10分钟后灭，提醒监考老师考试时间将到，准备收卷。 要求： 1．简单写出设计过程，画出逻辑电路图（30分） 2．根据设计搭试电路（15分） 3．用单脉冲验证电路（由老师检查）（25分） 4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形。（10分） 二、简答 几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？ OC门的输出端是否允许短接，结果是什么？（20分） 页脚内容1
数字电路期末考题四（答案及评分标准） 1．简单写出设计过程，画出逻辑电路图（30分） 由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器，整个监考装置是模12计数器，其功能见下表 页脚内容2
80001000100 90001001000 100001001100 110001010000 120001010101 130000000000逻辑电路图： 页脚内容3
评分：a、设计过程15分 b、逻辑电路图15分 2．电路接线符合基本规范，电源连接正确（15分）； 3．用单脉冲验证电路（由老师检查）（25分） 4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出）：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分 CLK Qm2 Qm1 Qm0 二、简答题： 几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。(10分) OC门的输出端允许短接，但要在输出端接一个合适的上拉电阻和电源才能正常工作，结果是将各个OC门的输出相与。（10分） 页脚内容4
数字电子技术期末考试试题含答案
《数字电子技术》考试试卷（第一套） 课程号2904025035 考试时间100分钟 适用专业年级（方向）：应用物理、电信科技2010级 考试方式及要求：闭卷笔试 （注：集成电路CD4532、74HC138、74HC151的功能见附表） 一、填空题（共28分） 1、（2 分）（5E.8）H =（94.5 ）D=（ 10010100.0101 ）8421BCD。 2、（2 分）逻辑函数L =亠-：「-：+ A+ B+ C +D = （ 1 ）。 3、（2 分）由传输门构成的电路如下图所示，当A=0时，输出L= B 4、（2分）三态门可能输出的三种状态是低电平、高电平和高阻态_。
西南石油大学试卷第2页共13页5、（3分）A/D转换器一般要经过_采样_、保持、量化和_编码—这4 个步骤，A/D转换器的转换速度主要取决于转换类型。对双积分型A/D 1 i 转换器、并行比较型A/D转换器和逐次比较型A/D转换器的相对速度进| 行比较，转换速度最快的是―并行比较型A/D转换器__。I 6、（2分）集成优先编码器CD4532 （功能表见后）正常接电源和地，且| 待编码信号输入端I o =I2 = I6 = I7 = 1，输入使能端EI = 1，其余输入端为0，其输出丫2丫1丫0为111 。I 7、（3分）集成数据选择器74HC151构成的电路如下图所示，则其输I 出I ___ I Y= A B C ABC ABC。（注：不需化简） 丫 1 0 T E 丫 A —S2 74HC151 B —S1 S0 D 0 D1 D2 D 3 D4 D5 D6 D7 0 — JLU 1 ------i J ------- ?--------------------- 8、（3分）某PLA电路如下图所示，其输出逻辑函数表达式X= | ABC AB C ABC 。 ABC X Y 9、（2分）某单极性输出的8位D/A转换器正常工作，当输入数字量为
(完整版)佛山科学技术学院-期末总复习-学长整理-终极版-操作系统
什么是进程？什么是线程？进程与线程有何区别? 答： （1）进程是具有独立功能程序在某个数据集合上的一次执行过程。（2分） （2 ）线程是进程内的一个执行实体或执行单元。（2分） （3）进程和线程的区别： （a）不同进程的地址空间是独立的，而同一进程内的线程共享同一地址空间。一个进 程的线程在另一个进程内是不可见的。 （b）在引入线程的操作系统中，进程是资源分配和调度的单位，线程是处理机调度和分配的单位，资源是分配给进程的，线程只拥有很少资源，因而切换代价比进程切换低。（2 分） 1）请叙述分段式存储管理的基本原理，通过绘制地址变换原理图说明分段式存储管理中逻 辑地址到物理地址的变换过程。（10分） 2）请叙述SPOOLING系统的概念和组成。（10分） 1）请叙述段式存储管理的基本原理，结合动态段式管理说明地址变换过程。 答：段式存储管理的基本思想是：把程序按照内容或过程（函数）关系分成段，每个段由自 己的名字。一个用户作业或进程所包含的段对应一个二维线性虚拟空间，即一个二维虚拟存 储器。段式存储管理程序以段为单位分配内存，然后通过地址映射机构把段式虚拟存储器地 址转换成实际的内存物理地址。段式存储管理把那些机场访问的段驻留内存，而把那些不经 常访问的段存放到外存，需要的时候再调到内存。 段式管理技术通过段表实现内存分配和回收工作。下面以进程某条指令访问数据为例说明地 址变换过程。 当进程的某条指令发出数据访问指令，系统根据指令中给定的虚拟地址，虚拟地址中包括段号和段内偏移，首先通过段表地址寄存器查找该段号的内存物理起始地址，如果该段不在内 存则将该段调入内存，然后将得到的段的内存起始地址加上指令中的页内偏移，至此得到该 指令访问数据的物理地址。参见下图。 2）请叙述SPOOLING系统的概念和组成。 答：为了缓和CPU的高速与I/O设备的低速之间的矛盾，引入了脱机输入、脱机输出，使外 围设备操作与CPU数据处理同时进行，实现了联机情况下的同时外围设备操作的技术称为SPOOLING其组成主要有三部分：1）输入输出井：在磁盘上开辟的用于缓存进程数据的输入、输出存储空间；2）输入、输出缓冲区：在内存开辟的用于缓和CPU与磁盘速度不匹配的矛 盾；3）输入、输出处理进程：用于处理输入、输出过程。组成如下图：
北京理工大学数电期末试卷(含答案)
课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。
A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++ = 2．CD B BCD A C B A D C AB F 2+++=，约束条件： 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 VL 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 1 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分）
数字电路期末试题及答案(绝密)
《数字电子技术基础》期终考试试题（110分钟）一、填空题：（每空1分，共15分） 1．逻辑函数Y A B C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
佛山科学技术学院校级科研成果奖励及评选办法
佛科院科…2004? 8号 佛山科学技术学院 校级科研成果奖励及评选办法 （试行） 第一条：为了促进我校教师及专业技术人员开展科研活动，促进我校科研水平和效益的提高，为地方经济建设和社会发展多作贡献，参照有关文件精神，结合我校的实际，特制定我校科研成果奖励及评选办法。 第二条：奖励类别、等级、名额、时限 1.类别：校级科研成果奖分为优秀学术论著、优秀学术论文、优秀自然科学应用成果、优秀社会科学应用成果四个类别。 2.等级和名额：各类别校级科研成果奖均设一、二、三等奖。分为自然科学优秀论著（50～60篇）、社会科学优秀论著（40～50篇）、优秀自然科学应用成果（12～18项）、优秀社会科学应用成果（12～15项）等四类。实行精神奖励与物质奖励相结合，以精神奖励为主的原则，对获奖项目授予奖状、证书和奖金。 3.时限：校级科研成果奖由原每两年评选一次调整为每三年评选一次（一般在学校每三年一次的科研大会上奖励）。 第三条：奖励范围和申报条件
1．奖励范围：项目第一完成单位（或第一完成人）必须为我校（教职工），论文、著作必须署名我校；成果必须是调入我校后完成的，并经科研主管部门立项，项目经费进入学校财务管理（自然科学类入账经费五万元以上，人文社科类五千元以上，校级课题经费不受此限制）；教材和教研成果不列入科研成果奖的评选范围。 2．申报条件 所有参评成果，必须是遵循坚持为社会主义服务、为地方经济建设和科技发展服务的方针，具有较好的科学性、创新性，并符合下列条件之一的成果： （一）科研成果通过科研主管部门鉴定（或结题）、自然科学类取得“国内先进”以上评价。 （二）科研成果取得较大的经济效益，并具有广阔的应用前景（有相关财务部门证明）。 （三）科研成果应用取得较大的社会效益（具有县级以上党政主管部门的证明）。 （四）在国内外权威以上刊物上发表的论文，或被SCI、EI、SSCI、ISTP、ISSHP索引，或新华文摘摘录、人大复印资料全文转载。 （五）由国内外权威出版社出版的学术专著，达到一定发行量，并多次被其他作者引用（肯定性地引用或作为参考文献）。 （六）已技术转让的专利，其转让金已按规定上交学校。 （七）有较大社会影响的艺术作品，并入选省级以上创作竞赛成果。 第四条：等级评定方式及条件 学校届时组织专家评审小组对申报奖项进行评审。 专家评审小组将严格遵循全面地、公正地评价申报项目的科学性、学术性、先进性、创新性及其经济效益和社会效益等的原则评审各审报奖项，各等级奖项的基本条件如下：
哈工大数电实验预考核
Read me： 1.用法，出现在题干里的选项是正确选项，出现在选项下面的选项是错误选项。 2.大部分题看看实验视频就可以得出结果，考前一定看视频别过分依赖这机经。 3.题库不全，有些题只排除部分错误答案，没得出正确答案，因为在那之后我已经通过预考核，没法遇上同样的题，错过了就错过了。 4.祝PRC 65周年生日快乐。 ·实验一组合数字电路基础实验 (开放时间：2014/10/8至2014/10/18) 试题2、本次实验芯片的供电电源电压为_A___。 A：+5V B：+12V C：±12V D：±5V 试题3、搭接本次组合数字电路实验时，应将芯片插在_D_。 A：单级放大电路子板 B：集成运算放大电路子板 C：面包板 D：EEL-69实验平台右侧芯片座 试题1、74LS00芯片的每个与非门为几输入与非门？ A：1个输入 B：2个输入 C：3个输入 D：4个输入 bd 试题2、做本次数字电路实验，在EEL—69实验箱上选哪一路接线柱？C A：12V、GND B：+5V、-5V C：+5V、GND D：-5V、GND 试题3、74LS151芯片是： D A：与非门 B：8选1数据选择器 C：4选1数据选择器
D：双4选1数据选择器 试题4、 C A：1) B：2) C：3) 试题1、74LS00芯片包含几个与非门？ D A：1个与非门 B：2个与非门 C：3个与非门 D：4个与非门 试题5、74LS20芯片包含几个与非门？ B A：1个与非门 B：2个与非门 C：3个与非门 D：4个与非门 试题3、C A：1) B：2) C：3) 试题3、组合数字电路的输出采用下面何种设备测试？D A：信号发生器 B：万用表 C：示波器 D：EEL-69实验平台发光二极管
- 数字电路期末试题及答案
- 桂电数电期末试卷及答案
- 数电期末试卷及答案(共4套)
- 数字电子技术基础期末试题及答案
- 数电期末试卷
- (完整版)数字电路的期末试题及答案
- 数字电子技术基础期末考试试卷及答案1(绝密)
- 数字电路期末试题及答案(绝密)
- 数字电子技术-期末考试试题
- 数电期末练习题
- 最新数电期末试卷及答案(共4套)
- 《数字电路》期末模拟试题及答案
- 数字电子技术基础期末考试试卷及答案
- 数字电子技术基础期末考试试卷及答案
- 数电期末试卷与答案(共4套)
- 数电期末试卷及答案(共4套)
- 数电期末试卷及答案
- 数字电子技术基础期末试题及答案
- 数字电子技术期末考试试题含答案
- 数字电子技术试题库及答案-期末考试秘籍word版本